JP2946875B2 - セラミックパッケージ - Google Patents

セラミックパッケージ

Info

Publication number
JP2946875B2
JP2946875B2 JP26985791A JP26985791A JP2946875B2 JP 2946875 B2 JP2946875 B2 JP 2946875B2 JP 26985791 A JP26985791 A JP 26985791A JP 26985791 A JP26985791 A JP 26985791A JP 2946875 B2 JP2946875 B2 JP 2946875B2
Authority
JP
Japan
Prior art keywords
bottom plate
brazing material
stud
substrate
brazing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26985791A
Other languages
English (en)
Other versions
JPH05109949A (ja
Inventor
雅仁 広沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Integrated Microtechnology Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Integrated Microtechnology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Integrated Microtechnology Ltd filed Critical Fujitsu Ltd
Priority to JP26985791A priority Critical patent/JP2946875B2/ja
Publication of JPH05109949A publication Critical patent/JPH05109949A/ja
Application granted granted Critical
Publication of JP2946875B2 publication Critical patent/JP2946875B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミックパッケージに
係わり、特にQFPを組み立てるために行うろう接の際
に、ろう材が流れ過ぎてろう接箇所にろう材不足が生じ
ないようにすることを目的とする。
【0002】近年、半導体素子を封止してなる半導体装
置の進展は目覚ましいが、この素子の高機能化や高密度
化の傾向がますます増しており、それに伴って素子から
の発熱も大きくなっている。こうした発熱の大きな半導
体装置のパッケージには、耐熱性がよく熱伝導性の優れ
たセラミックが用いられる。
【0003】ところで、セラミックパッケージを構成す
るには、セラミックと高耐熱性の金属で構成された個別
の部材をろう接して組み上げることが必要である。とこ
ろが、ろう接に用いる銀ろうなどのろう材は、元が固形
のろう材を加熱溶融させて接合させるので、ろう材の量
や溶融した後のろう材が流れる振る舞いなどは制御が厄
介である。そのために、接合面がろう材に対して濡れる
か濡れないかを制御して、効果的なろう接を行うために
一工夫が必要である。
【0004】
【従来の技術】半導体装置は、素子が形成されたチップ
を保護したり、プリント板に搭載したり、ハンドリング
を容易にしたりする目的で、いろいろなパッケージ形態
で封止されている。簡単な封止にはポッティングなども
用いられるが、通常の半導体装置では、チップを樹脂モ
ールドによって封止したいわゆるプラスチックパッケー
ジが多い。しかし、集積度が高く高機能なチップをパッ
ケージする場合には、チップからの発熱が無視できなく
なる。そこで、耐熱性がよく熱伝導性に優れたセラミッ
クパッケージが用いられる。そして、チップの発熱がパ
ッケージからの自然放熱だけでは賄い切れなくなると、
パッケージの見かけの表面積を拡大して放熱能力を増大
させるために、パッケージの上に放熱フィンが取り付け
られる。
【0005】セラミックパッケージには、例えば、パッ
ケージの下方に垂直にリードが突出しているPGA(pin
grid array)とか、パッケージの四方から水平方向にリ
ードが突出しているQFP(quad flatpackage) などの
パッケージ形態がよく用いられる。そして、PGAは、
リードベースと呼ばれるセラミックの基板にピンを格子
状にろう接した構成になっている。ところが、QFPの
場合には、いろいろな金属部材を枠状のセラミック基板
にろう接した構成になっている。
【0006】図3はQFPの一例の一部切欠き斜視図、
図4は図3の要部の拡大断面図で、図4(A)は底板と
スタッドのろう接状態、図4(B)は底板と基板のろう
接状態である。図において、1は基板、1aはキャビテ
ィ、1bは接続導体、1cはリード、2はステージ、3はス
タッド、4は底板、5はチップ、6は放熱フィン、6aは
取付け孔、6bはフィン、7はろう材、9は蓋、10はQF
Pである。
【0007】図3において、こゝで例示したパッケージ
はQFP10であり、基板1は中央部がくり抜かれたキャ
ビティ1aを具えた枠状の多層セラミック製である。この
基板1のキャビティ1aには例えばMoの薄板が敷かれて
ステージ2となっており、このステージ2にチップ5が
マウントされる。
【0008】ステージ2の回りの基板1からは多層セラ
ミックの構成になる多数の接続導体1bが露出しており、
チップ5とワイヤボンディングなどによって接続され
る。また、基板1の周壁からは接続導体1bにろう接され
たリード1cが横方向に突出しており、QFP10が半導体
装置としてプリント板などに実装される際、表面実装で
きるようになっている。
【0009】ところで、基板1とステージ2は底板4の
一方の面にろう接されて支持されている。この底板4は
耐熱性があって熱伝導性のよい材料からなり、例えば、
Cuを含浸させたWの焼結体とか、MoをCuで挟持し
たクラッド材などの薄板が用いられている。さらに、底
板4の他方の面には、放熱フィン6を固着するためにス
タッド3がろう接されている。
【0010】この放熱フィン6は、例えばAlなどの熱
伝導性のよい金属の10〜30mmφ程度の薄い円板からな
るフィン6bを3枚とか7枚とか適宜間隔を空けて積み上
げた構成になっており、液冷はもちろん空冷に対しても
効率よく放熱できるようになっている。また、放熱フィ
ン6の底部には取付け孔6aが設けられており、ステージ
2にチップ5をマウントして蓋9を被せた後の工程で、
放熱フィン6は、この取付け孔6aにスタッド3を挿入し
て熱硬化性の接着材で固着される。
【0011】このように、QFP10はセラミック製の基
板1と、金属製のステージ2とスタッド3と底板4など
が、ろう接によって組み立てられている。そして、それ
ぞれのろう接部がろう材7に濡れてろう接ができるよう
に、セラミック製の基板1は、例えばWなどでメタライ
ズしてNiめっきが施されている。また、ろう材7が濡
れずに弾かれるステージ2やスタッド3、底板4なども
Niめっきを施してろう材7によく濡れてろう接できる
ようにしている。
【0012】
【発明が解決しようとする課題】こうして構成されたQ
FP10は、正常にろう接された状態では、ろう接部、つ
まり、底板4と基板1、底板4とステージ2、底板4と
ステージ2などのそれぞれのろう接部において、ろう材
7が過不足なく接合に寄与している。
【0013】ところで、ろう接の良否は、ろう材7の量
やろう接温度、時間などによって影響されるが、溶融し
たろう材7の流れを予め制御することは厄介である。そ
のために、底板4全体がNiめっきされてろう材7によ
く濡れると、溶融したろう材7が流れ過ぎてしまうこと
が間々起こる。
【0014】そして、底板4とスタッド3のろう接に対
しては、図4(A)に示したように、底板4とスタッド
3の側壁で点線で示した好ましいろう材7の肉盛りが得
られずに流れてしまい、ろう材7が不足してしまう。ま
た、底板4と基板1のろう接に対しては、図4(B)に
示したように、底板4の側壁でろう材7が這い上がっ
て、点線で示した好ましいろう材7の肉盛りが得られ
ず、やはりろう材7が不足してしまう。そして、それぞ
れのろう接箇所で所定のろう接強度が得られない問題が
あった。
【0015】そこで本発明は、スタッドをろう接する底
板の周縁部をろう材レジスト膜で被い、スタッドからの
ろう材の流れ落ちと、底板の側壁からのろう材の這い上
がりを防止してなるセラミックパッケージを提供するこ
とを目的としている。
【0016】
【課題を解決するための手段】上で述べた課題は、
【0017】基板と、ステージと、スタッドと、底板を
有し、前記基板は、中央部にキャビティが貫通した枠状
のセラミック材料からなり、前記ステージは、前記キャ
ビティに内嵌して支持されて、チップがマウントされる
ものであって、耐熱性の金属材料からなり、前記スタッ
ドは、放熱フィンの取付け孔が挿入されて接着されるも
のであって、耐熱性の金属材料からなり、前記底板は、
一方の面に前記基板とステージが、他方の面に前記スタ
ッドがそれぞれろう材によってろう接されるものであっ
て、耐熱性の金属材料からなり、前記底板は、他方の面
の、前記スタッドがろう接される中央部を除く周囲部に
ろう材レジスト膜が被着されているものであるように構
成されたセラミックパッケージによって解決される。
【0018】
【作用】QFPは、底板に基板やステージ、スタッドな
どをろう接して構成するが、本発明においては、ろう材
の異常な流れによってろう材不足が起こるのを防ぐよう
にしている。
【0019】すなわち、基板やステージをろう接する底
板の一方の面と背向する他方の面に対して、スタッドの
ろう接箇所を除いてろう材レジスト膜を被着するように
している。そして、このろう材レジスト膜によって、ろ
う材の異常な流れを遮るようにしている。
【0020】そうすると、ろう材レジスト膜がダムの役
目をなして、スタッドの側壁と底板との間、および底板
の側壁と基板との間に好ましいろう材の肉盛りが形成さ
れるので、ろう材不足が防止でき所定のろう接強度を得
ることができる。
【0021】
【実施例】図1は本発明の実施例の一部切欠き斜視図、
図2は図1の要部の拡大断面図で、図2(A)は底板と
スタッドのろう接部、図2(B)は底板と基板のろう接
部である。図において、1は基板、1aはキャビティ、1c
はリード、2はステージ、3はスタッド、4は底板、5
はチップ、6は放熱フィン、6aと取付け孔、7はろう
材、8はろう材レジスト膜、10はQFPである。
【0022】図1において、こゝで例示したパッケージ
はリード1cが側壁から横方向に突出したQFP10であ
る。基板1は枠状の多層セラミック基板からなり中央部
がくり抜かれたキャビティ1aになっている。この基板1
のキャビティ1aには、Mo製の薄板が敷かれてステージ
2になっており、このステージ2にチップ5がマウント
される。そして、基板1とステージ2は、底板4の一方
の面にろう接される。
【0023】一方、底板4の他方の、ステージ2に背向
する面にはMo製のスタッド3がろう接される。このス
タッド3には、後工程で放熱フィン6の取付け孔6aが挿
入されて接着される。
【0024】基板1とステージ2、スタッド3などを底
板4にろう接するには、それぞれの部材がろう材7に濡
れるようにする必要があり、Niめっきを施す。基板1
のろう接箇所には、例えばWのスパッタなどでメタライ
ズし、その上にNiめっきを施す。また、Mo製のスタ
ッド3もNiめっきを施す。
【0025】底板4は、従来どおりCuを含浸させたW
の焼結体とかMoをCuで挟んだクラッド材などの薄板
などからなる。そして、まず全面にバレルめっきなどに
よってNiめっきを施す。次いで、基板1とステージ2
がろう接される一方の全面と、スタッド3がろう接され
る他方の面の中央部を除いたろう材7に濡れて欲しくな
い周囲にろう材レジスト膜8を被着する。
【0026】このろう材レジスト膜8は、CrやMo、
Wといった6族の高融点金属を、めっきまたはスパッタ
を施したものである。すなわち、めっきの場合にはめっ
きを被着しない箇所に、例えば、めっきレジストを塗着
したりマスキングテープを貼着して行う。また、スパッ
タの場合にはめっきを被着しない箇所に例えばホトレジ
ストを塗着して行う。
【0027】こうして、底板4に対して、ろう材7に濡
れないようにろう材レジスト膜8を被着すると、底板4
とスタッド3のろう接に対しては、図2(A)に示した
ように、ろう材レジスト膜8がダムとなってろう材7を
流れを遮るので、底板4とスタッド3の側壁の間に好ま
しいろう材7の肉盛りが得られる。また、底板4と基板
1のろう接に対しては、図2(B)に示したように、ろ
う材7が底板4の側壁を這い上がるのをろう材レジスト
膜8が遮るので、底板4の側壁と基板1の間に好ましい
ろう材7の肉盛りが得られる。
【0028】こうして、本発明になるQFP10において
は、底板4の所定の箇所にろう材レジスト膜8を被着す
ることによって、基板1やスタッド3のろう接に対し
て、ろう材7が流れ過ぎてろう材不足になることを防ぐ
ことができる。
【0029】
【発明の効果】本発明によれば、底板に基板やステー
ジ、スタッドなどをろう接して構成するQFPに対し
て、底板にろう材の異常な流れを遮るダムとなるろう材
レジスト膜を被着することによって、底板とスタッドの
側壁の間や底板の側壁と基板の間に好ましいろう材の肉
盛りを形成させることができる。
【0030】その結果、QFPの組立工程において、ろ
う材不足による不具合品が生じることを防ぐことができ
る。従って、半導体装置の高集積化、高機能化に伴って
今後ますます需要の増大が見込めるQFPの組立工程の
生産性の向上に対して、本発明は寄与するところが大で
ある。
【図面の簡単な説明】
【図1】 本発明の実施例の一部切欠き斜視図である。
【図2】 図1の要部の拡大断面図で、(A)は底板と
スタッドのろう接部、(B)は底板と基板のろう接部で
ある。
【図3】 QFPの一例の一部切欠き斜視図である。
【図4】 図3の要部の拡大断面図で、(A)は底板と
スタッドのろう接状態、(B)は底板と基板のろう接状
態である。
【符号の説明】
1 基板 1a キャビティ 1c
はリード 2 ステージ 3 スタッド 4 底板 5 チップ 6 放熱フィン 6a 取付け孔 7 ろう材 8 ろう材レジスト膜 10 QFP
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 23/34 H01L 23/40

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板(1) と、ステージ(2) と、スタッド
    (3) と、底板(4) を有し、 前記基板(1) は、中央部にキャビティ(1a)が貫通した枠
    状のセラミック材料からなり、 前記ステージ(2) は、前記キャビティ(1a)に内嵌して支
    持されて、チップ(5)がマウントされるものであって、
    耐熱性の金属材料からなり、 前記スタッド(3) は、放熱フィン(6) の取付け孔(6a)が
    挿入されて接着されるものであって、耐熱性の金属材料
    からなり、 前記底板(4) は、一方の面に前記基板(1) とステージ
    (2) が、他方の面に前記スタッド(3) がそれぞれろう材
    (7) によってろう接されるものであって、耐熱性の金属
    材料からなり、 前記底板(4) は、他方の面の、前記スタッド(3) がろう
    接される中央部を除く周囲部にろう材レジスト膜(8) が
    被着されているものであることを特徴とするセラミック
    パッケージ。
  2. 【請求項2】 前記ステージ(2) とスタッド(3) は、M
    oにNiめっきを施したものである請求項1記載のセラ
    ミックパッケージ。
  3. 【請求項3】 前記ろう材レジスト膜(8) は、Crまた
    はMoまたはWを、めっきまたはスパッタを施したもの
    である請求項1記載のセラミックパッケージ。
JP26985791A 1991-10-18 1991-10-18 セラミックパッケージ Expired - Fee Related JP2946875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26985791A JP2946875B2 (ja) 1991-10-18 1991-10-18 セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26985791A JP2946875B2 (ja) 1991-10-18 1991-10-18 セラミックパッケージ

Publications (2)

Publication Number Publication Date
JPH05109949A JPH05109949A (ja) 1993-04-30
JP2946875B2 true JP2946875B2 (ja) 1999-09-06

Family

ID=17478170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26985791A Expired - Fee Related JP2946875B2 (ja) 1991-10-18 1991-10-18 セラミックパッケージ

Country Status (1)

Country Link
JP (1) JP2946875B2 (ja)

Also Published As

Publication number Publication date
JPH05109949A (ja) 1993-04-30

Similar Documents

Publication Publication Date Title
US6049125A (en) Semiconductor package with heat sink and method of fabrication
US5804872A (en) Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof
KR100342455B1 (ko) 반도체장치및그제조방법
US6288444B1 (en) Semiconductor device and method of producing the same
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
JPH05206338A (ja) ヒートシンクを備えた半導体装置アセンブリ
JPH08130273A (ja) 半導体装置およびその製造方法
US20060007661A1 (en) Circuit board
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
KR19990029971A (ko) 반도체 디바이스
JP2946875B2 (ja) セラミックパッケージ
JPH09326450A (ja) 半導体装置およびその製造方法
JP3520764B2 (ja) 半導体装置およびその製造方法
JPH11163197A (ja) 半導体実装用基板
JPH09330994A (ja) 半導体装置
JPH0685427A (ja) 半導体パッケージ搭載基板
JP2000340896A (ja) 配線基板モジュール
JP2000286378A (ja) 樹脂封止型半導体装置
JP3684517B2 (ja) 半導体装置
JPH0358455A (ja) 半導体パッケージ
JP2946873B2 (ja) セラミックパッケージ
JP2002164482A (ja) 半導体装置
JP3733181B2 (ja) 半導体搭載用基板及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990601

LAPS Cancellation because of no payment of annual fees