JP2944494B2 - フエーズロックループ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はフエーズロックルー
プ（ＰＬＬ）回路に関し、特にフエーズロックループを
デジタル回路で構成したデジタル型フエーズロックルー
プ（デジタルＰＬＬ）回路に関する。

【０００２】

【従来の技術】デジタルＰＬＬ回路は、近年数多くの方
式が発表されており、アナログＰＬＬ回路に比べて使用
する部品による特性のばらつきが小さいこと、無調整で
所望特性が得られることなどの利点がある。この反面、
デジタルＰＬＬ回路は一般的に固定発振器の出力を分周
して、入力信号との位相比較を行い、分周比を変化させ
ループの維持を行うが、安定したＰＬＬ出力を得るため
追従対象の中心周波数対応のセンター分周周波数に対し
分周比の最小可変ステップによる周波数変化すなわちス
テップ周波数を余り大きくすることができないため、追
従可能な入力周波数と上記中心周波数との差であるキャ
プチャレンジを余り大きくできないという問題点があ
る。

【０００３】従来の第１のデジタルＰＬＬ回路を示す図
１６を参照すると、この従来の第１のフエーズロックル
ープ回路は、基準発振周波数Ｒを出力する発振器１と、
判定信号Ｃの値に応答して基準発振周波数Ｒを分周しセ
ンター分周比対応の所望中心周波数のセンター分周信号
Ｄｂ，低分周比対応の中心周波数より高い高周波分周信
号Ｄａ，高分周比対応の中心周波数より低い低周波分周
信号Ｄｃの各々の分周信号Ｄを出力する分周器２と、入
力信号Ｆのエッジを検出しエッジ検出信号ＦＥを出力す
るエッジ検出器３と、信号ＦＥ，Ｄの位相比較を行い位
相差信号Ｐを出力する位相比較器４と、位相差信号Ｐの
位相を判定し判定信号Ｃを出力する位相差判定器５とを
備える。

【０００４】次に、図１６および各部動作波形をタイム
チャートで示す図１７を参照して、従来の第１のフエー
ズロックループ回路の動作について説明すると、まず、
発振器１は基準発振周波数Ｒを出力し分周器２に供給す
る。分周器２は、基準発振周波数Ｒを判定信号Ｃの値に
したがって分周比を制御しセンター分周信号Ｄｂ，高周
波分周信号Ｄａ，低周波分周信号Ｄｃ，のいずれかの分
周信号Ｄを出力する。一方、エッジ検出器３は入力信号
Ｆの立上りエッジを検出し、エッジ検出信号ＦＥを位相
比較器４に供給する。位相比較器４は、エッジ検出信号
ＦＥと分周信号Ｄとの位相比較を行い位相差信号Ｐを位
相差判定器５に供給する。位相差判定器５は、位相差信
号Ｐの進み、遅れに対応する判定信号Ｃを出力し分周器
２に供給し分周比を制御する。すなわち、信号ＦＥに対
し分周信号Ｄが低い場合には位相差信号Ｐは進みとなり
判定信号Ｃは分周比を低下させしたがって分周信号Ｄを
高くするよう制御する。また、分周信号ＤはこのＰＬＬ
回路の出力信号Ｏとして出力する。

【０００５】この第１の従来のＰＬＬ回路は、分周器２
のセンター分周信号Ｄｂの周波数と入力信号Ｆの周波数
との差が小さい場合でも、位相差判定器５の判定信号Ｃ
により分周比を切替えてしまい、出力信号Ｏの周波数と
入力信号Ｆの周波数数との差が大きくなるため中々安定
しない場合が生ずる。

【０００６】この問題点の解決を図った特開平１−１２
３５２５号公報記載の従来の第２のフエーズロックルー
プ回路を図１６と共通の構成要素には共通の参照文字／
数字を付して同様にブロック示す図１８を参照すると、
この従来の第２のＰＬＬ回路の従来の第１のＰＬＬ回路
との相違点は、位相の判定信号Ｃの供給に応答して最初
は分周器２の分周比切替を第１のＰＬＬ回路と同様に行
い予め設定した分周比切替回数に達すると予め設定した
分周比に固定するよう制御する分周器制御回路７を備え
ることである。

【０００７】この分周器制御回路７は、位相差信号Ｐに
位相差が生じたときには分周器２に位相位相差判定器５
からの位相判定信号Ｃを直接制御信号ＣＣとして供給す
るとともに判定信号Ｃの回数すなわち切替頻度を計数す
る。この切替頻度が所定値例えば１０回に達したとき、
設定分周比たとえばセンター分周比に固定するよう制御
する。これにより、短時間でループが安定する。

【０００８】従来の第１，第２のＰＬＬ回路は、ＰＬＬ
の追従範囲であるキャプチャレンジが狭いという問題点
がある。このキャプチャレンジは上述のように高，セン
ター，低各分周信号Ｄａ，Ｄｂ，Ｄｃの３つの周波数の
各分周信号Ｄａ，ＤｂおよびＤｂ，Ｄｃの周波数の差で
あるステップ周波数に依存する。

【０００９】しかし、上記ステップ周波数を大きくする
と、入力信号Ｆと分周信号Ｄとの瞬時周波数差が大きく
なり、安定したＰＬＬ出力が得られない。したがって、
上記ステップ周波数を支障の無い程度に出来るだけ小さ
く設定している。一般的には安定に動作させるために
は、センタ分周信号周波数に対して±３％以下に設定す
る。そのため、キャプチャレンジも±３％以上は確保出
来ない。

【００１０】例えば、この従来のＰＬＬ回路をＣＤ（コ
ンパクトディスク）プレーヤーのように、一定入力周波
数の保持用に用いると、ＰＬＬループが安定するまです
なわちＣＤ再生可能となるまでの時間がかかる。

【００１１】

【発明が解決しようとする課題】上述した従来のフエー
ズロックループ回路は、高低各分周信号とセンター分周
信号との周波数差であるステップ周波数を大きくするこ
とが困難であるため、ＰＬＬの追従範囲であるキャプチ
ャレンジが狭いという欠点があった。

【００１２】また、キャプチャレンジが狭いことによ
り、応用可能な分野が限定されるという欠点があった。

【００１３】本発明の目的は、キャプチャレンジを拡大
したフエーズロック回路を提供することにある。

【００１４】

【課題を解決するための手段】第１の発明のフエーズロ
ック回路は、予め定めた基準周波数の基準周波数信号を
発生する発振手段と、前記基準周波数信号を設定された
分周比で分周してフエーズロック信号である分周信号を
発生する分周手段と、前記分周信号と入力信号との位相
差を検出し位相差信号を出力する位相比較手段と、前記
位相差信号の供給に応答して前記分周比を設定する分周
比制御信号を発生する分周器制御手段とを備えるフエー
ズロックループ回路において、前記発振手段が、周波数
切替信号の供給に応答して前記基準周波数を予め定めた
中心周波数である第２の周波数と、追従可能な前記入力
信号の周波数と前記基準周波数との差であるキャプチャ
レンジ以内の所定周波数間隔分前記第２の周波数より高
くほぼこの周波数間隔で設定したＮ（Ｎは１以上の正の
整数）波の第１の周波数の１つと、前記第２の周波数よ
りほぼ前記周波数間隔分低くほぼこの周波数間隔で設定
したＮ波の第３の周波数の１つとのうちのいずれか１つ
に設定可能であり、 初期設定として前記第２の周波数を
選択するよう設定する前記周波数切替信号を出力し、供
給を受けた前記位相差信号の位相差が大きくフエーズロ
ックループがロックしない場合はこの位相差の正負を判
定しこの判定結果に対応して前記第１及び第３の周波数
のいずれか一方を選択するよう設定する前記周波数切替
信号を出力する発振周波数切替判定手段を備えて構成さ
れている。

【００１５】第２の発明のフエーズロック回路は、基準
周波数信号を発生する発振手段と、前記基準周波数信号
を設定された分周比で分周してフエーズロック信号であ
る分周信号を発生する分周手段と、前記分周信号と入力
信号との位相差を検出し位相差信号を出力する位相比較
手段と、前記位相差信号の供給に応答して前記分周比を
設定する分周比制御信号を発生する分周器制御手段とを
備えるフエーズロックループ回路において、前記分周手
段が、前記基準発振信号を分周して中心の第２の分周周
波数を生成する第２の分周比と前記第２の分周周波数よ
り第１の周波数間隔分高い第１の分周周波数を生成する
第１の分周比と前記第２の分周周波数よりほぼ前記第１
の周波数間隔分低い第３の分周周波数を生成する第３の
分周比とにそれぞれ設定し第１の分周信号を出力する第
１の分周回路と、前記基準発振信号を分周して前記第２
の分周比と前記第２の分周周波数に対し前記第１の周波
数間隔より広い第２の周波数間隔分高い第４の分周周波
数を生成する第４の分周比と前記第２の分周周波数に対
しほぼ前記第２の周波数間隔分低い第６の分周周波数を
生成する第６の分周比とにそれぞれ設定し第２の分周信
号を出力する第２の分周回路と、選択信号の供給に応答
して前記第１，第２の分周信号のいずれか一方を選択す
るセレクタとを備え、前記分周器制御手段が、初期設定
として前記第２の分周信号を選択する前記選択信号を発
生し、フエーズロック動作を実行させ、所定期間フエー
ズロックループがロックした場合に前記第１の分周信号
を選択する前記選択信号を発生する分周器切替制御手段
を備えて構成されている。

【００１６】

【発明の実施の形態】次に、本発明の実施の形態を図１
６と共通の構成要素には共通の参照文字／数字を付して
同様にブロックで示す図１を参照すると、この図に示す
本実施の形態のフエーズロック（ＰＬＬ）回路は、従来
と共通の分周器２と、エッジ検出器３と、位相比較器４
と、位相差判定器５とに加えて、発振器１の代わりに切
替制御信号Ｓの供給に応答して基準発振周波数Ｒを設定
する発振器１Ａと、位相差信号Ｐの供給に応答して切替
制御信号Ｓを生成する発振器切替判定器６とを備える。

【００１７】発振器１Ａは、発振周波数が相互に異なる
複数の発振器を有するものでもよいし、あるいは、公知
の電圧制御発振器（ＶＣＯ）でもよい。

【００１８】次に、図１，発振器１Ａの基準周波数Ｒを
高い方からＲ１，Ｒ２，Ｒ３の３波とした場合のＰＬＬ
回路の追従範囲すなわちキャプチャレンジを模式的に示
す図２および制御フローをフローチャートで示す図３を
参照して本実施の形態の動作について説明すると、ま
ず、分周器２の分周比をセンター分周比に固定し、第１
の処理として、発振器切替判定器６を動作させ切替制御
信号Ｓを出力して発振器１Ａの基準発振周波数Ｒを設定
する。次に、第２の処理として、従来と同様に位相差判
定器５の出力する分周比制御信号Ｃにより分周器２を最
適分周比に設定する。

【００１９】第１の処理では、まず、発振器１Ａは中心
値である基準発振周波数Ｒ２を出力し分周器２に供給す
る（ステップＳ１）。分周器２は、基準発振周波数Ｒ２
を分周し分周信号Ｄを出力する。一方、エッジ検出器３
は入力信号Ｆ対応のエッジ検出信号ＦＥを位相比較器４
に供給する。位相比較器４は、エッジ検出信号ＦＥと分
周信号Ｄとの位相比較を行い位相差信号Ｐを位相差判定
器５と発振器切替判定器６とに供給する。

【００２０】位相判定器５は位相差信号Ｐに応答して制
御信号Ｃを出力し分周器２の分周比を制御することによ
りＰＬＬ動作を行う。この状態でロックしない場合に
は、発振器切替判定器６は位相差信号Ｐの進み，遅れに
対応する切替制御信号Ｓを出力する（ステップＳ２）。
従来と同様に信号ＦＥが信号Ｄより周波数が高い場合に
信号Ｐが進みとなるとすると、信号Ｐが進みの場合に
は、基準発振周波数Ｒ２が低すぎることを示す。したが
って発振器１Ａの発振周波数を上昇させ高周波の基準発
振周波数Ｒ１に設定するよう切替制御信号Ｓを生成する
（ステップＳ３）。逆に信号Ｐが遅れの場合には、発振
周波数を低下させ低周波の基準発進周波数Ｒ３に設定す
る（ステップＳ５）。

【００２１】発振器１Ａの基準発振周波数Ｒの設定後
も、切替制御信号Ｓにより発振周波数制御を行うことに
より、図示のキャプチャレンジを確保出来る（ステップ
Ｓ４，Ｓ６）。

【００２２】発振周波数切替に加えてさらに分周器２の
分周比切替動作を行う場合の分周信号の波形をタイムチ
ャートで示す図４を参照すると、基準発振周波数Ｒ１〜
Ｒ３の各々毎にセンター分周信号Ｄｂ，高周波分周信号
Ｄａ，低周波分周信号Ｄｃ対応のキャプチャレンジを有
するので、従来のＰＬＬ回路に比較して３倍程度のキャ
プチャレンジにて安定動作が可能である。

【００２３】次に、発振器１Ａの切替周波数を５種類と
した本発明の第２の実施の形態のキャプチャレンジを模
式的に示す図５を参照すると、基準発振周波数Ｒ３をセ
ンター周波数として周波数Ｒ１〜Ｒ５の範囲で切替る。
この切替方法として、１段階ずつ周波数を上昇あるいは
降下させる第１の周波数切替方法と、周波数上昇の場
合、まず最っとも高い周波数に設定し以後順次一段階ず
つ下降させ、逆に周波数下降の場合はまず最っとも低い
周波数に設定し以後順次一段階ずつ上昇させる第２の周
波数切替方法とがある。

【００２４】上記第１の周波数切替方法の制御のフロー
をフローチャートで示す図６を参照すると、まず、発振
器１Ａは中心値である基準発振周波数Ｒ３を出力し分周
器２に供給する（ステップＳ１１）。分周器２は、基準
発振周波数Ｒ３を分周し分周信号Ｄを出力し、位相比較
器４でエッジ検出信号ＦＥと分周信号Ｄとの位相比較を
行い位相差信号Ｐを位相差判定器５と発振器切替判定器
６とに供給する。位相判定器５は位相差信号Ｐに応答し
た制御信号Ｃにより分周器２の分周比を制御することに
よりＰＬＬ動作を行う。この状態でロックしない場合に
は、発振器切替判定器６は位相差信号Ｐの進み，遅れに
対応する切替制御信号Ｓを出力する（ステップＳ１
２）。信号Ｐが進みの場合は、この進み対応の発振周波
数上昇を指示する切替制御信号Ｓに応答して発振器１Ａ
は発振周波数を上昇し基準発振周波数Ｒ２を出力する
（ステップＳ１３）。ここでＰＬＬ動作結果、さらに信
号Ｐが進みの場合は（ステップＳ１４）、発振器１Ａは
発振周波数を上昇し基準発振周波数Ｒ１を出力する（ス
テップＳ１５）。ここで、ＰＬＬ動作させ、信号Ｐの判
定結果（ステップＳ１６）、今度は遅れすなわち発振周
波数の下降の指示の場合は、発振器１Ａの発振周波数を
下降させ基準発振周波数Ｒ２に設定するよう切替制御信
号Ｓを生成する（ステップＳ１３）。

【００２５】ステップＳ１２の判定結果、信号Ｐが遅れ
の場合には、発振器１Ａの発振周波数を下降させ基準発
振周波数Ｒ４に設定し（ステップＳ１７）、ＰＬＬ動作
させ、この判定結果（ステップＳ１８）、さらに信号Ｐ
が遅れの場合には、発振器１Ａの発振周波数を下降させ
基準発振周波数Ｒ４（ステップＳ１９）に、さらに次の
判定結果、遅れの場合には基準発振周波数Ｒ５（ステッ
プＳ２０）にと一段階ずつ順次切替設定する。

【００２６】上記第２の周波数切替方法の制御のフロー
をフローチャートで示す図７を参照すると、まず、ステ
ップＳ１１，Ｓ１２の判定までは、第１の周波数切替方
法と共通である。次に、信号Ｐが進みの場合は、この進
み対応の発振周波数上昇を指示する切替制御信号Ｓに応
答して発振器１Ａは発振周波数を上昇し最高の基準発振
周波数Ｒ１を出力する（ステップＳ２３）。ここでＰＬ
Ｌ動作結果、今度は遅れすなわち発振周波数の下降の指
示の場合は（ステップＳ２４）、発振器１Ａの発振周波
数を下降させ基準発振周波数Ｒ２に設定するよう切替制
御信号Ｓを生成する（ステップＳ２５）。次のＰＬＬ動
作後の判定結果（ステップＳ２６）、信号Ｐが進みの場
合は、発振器１Ａは発振周波数を上昇し基準発振周波数
Ｒ１を出力する（ステップＳ２３）。また、信号Ｐが遅
れの場合は、発振器１Ａは発振周波数を下降させ基準発
振周波数Ｒ３を出力する（ステップＳ１１）。

【００２７】ステップＳ１２の判定結果、信号Ｐが遅れ
の場合には、発振器１Ａの発振周波数を下降させ最低の
基準発振周波数Ｒ５に設定し（ステップＳ２７）、ＰＬ
Ｌ動作させ、この判定結果（ステップＳ２８）、信号Ｐ
が進みの場合には、発振器１Ａの発振周波数を上昇させ
基準発振周波数Ｒ４（ステップＳ２９）に、さらに次の
判定結果（ステップＳ３０）、遅れの場合には基準発振
周波数Ｒ５（ステップＳ２７）に、進みの場合には基準
発振周波数Ｒ３（ステップＳ１１）にと順次切替設定す
る。

【００２８】上述の例は基準発振周波数が３および５つ
の場合であるが、さらに、基準発振周波数を７，９と設
定することも可能である。

【００２９】次に、本発明の第３の実施の形態を図１と
共通の構成要素は共通の文字を付して同様にブロックで
示す図８を参照すると、この図に示す本実施の形態の上
述の第１の実施の形態との相違点は、発振器１Ａの代り
に従来と共通の発振器１と、同一の分周制御信号Ｃによ
り制御され分周器２とセンター周波数の分周比は同一で
あるが上下の分周比の変化率（分周比率）を大きくし分
周信号Ｅを出力する第２の分周器１２と、選択信号Ｔの
供給に応答して分周器２，１２のいずれか一方を選択す
るセレクタ１１と、発振器切替判定器６の代りに位相差
信号Ｐの供給に応答して分周器２，１２の選択信号Ｔを
出力する分周器切替判定器１６とを備えることである。

【００３０】図８および処理手順をフローチャートで示
す図９を参照して本実施の形態の動作について説明する
と、まず、第１の処理として、ＰＬＬ動作の初期段階で
は、発振器１からの基準周波数Ｒを分周器１２により分
周し（ステップＳ３１）、分周信号Ｅと入力信号Ｆ対応
のエッジ検出信号ＦＥとの位相差を位相比較器４にて検
出し、位相差信号Ｐを生成する。位相差判定器５はこの
信号Ｐ対応の分周制御信号Ｃにより分周器１２の分周比
を制御することにより、ＰＬＬ動作を行う。

【００３１】ある程度第１の処理の実行後、第２の処理
として、分周器切替判定器１６は位相差信号Ｐの供給に
応答して選択信号Ｔを出力してセレクタ１１を制御し分
周器２を選択する（ステップＳ３２，Ｓ３３）。以降は
分周信号Ｄ，信号ＦＥとの位相比較によりＰＬＬ動作を
行う（ステップＳ３４）。

【００３２】分周器切替判定器１６の上記分周器切替は
カウント機能、例えば、入力信号Ｆの立上がりエッジを
カウントし設定値に達すれば切替動作を行うことにより
容易に実現出来る。また、入力信号Ｆが不安定で、分周
器２の分周信号ＤでのＰＬＬ動作が維持出来ない場合
は、位相差信号Ｐの変動に応答して分周器切替判定器１
６は選択信号Ｔをセレクタ１１に供給し分周器１２から
の信号Ｅに切替ることにより、ＰＬＬの引き込み能力を
向上させる。

【００３３】本実施の形態のキャプチャレンジの一例を
示す図１０（Ａ）を参照すると、この図に示すようにＰ
ＬＬ動作の初期段階では、設定期間中は、分周器１２に
よる広いキャプチャレンジを実現させ、ＰＬＬ動作のロ
ック後分周器２に切替へることにより安定なＰＬＬ動作
の実現が可能である。

【００３４】分周器２，１２の各出力の分周信号Ｄａ〜
Ｄｃ，Ｅａ〜Ｅｃと出力Ｏとをタイムチャートで示す図
１１を参照すると、ＰＬＬ動作の初期段階では、（Ａ）
に示すように、位相差判定器５は制御信号Ｃを分周器１
２に供給し、この制御信号Ｃの供給に応答して分周器１
２は分周信号Ｅｂをセンターとして分周信号Ｅａ，Ｅｃ
の切替を行い、出力Ｏの周波数を平均的に入力信号Ｆの
周波数と等しくするようにＰＬＬ動作を行う。ここで、
上述のように分周信号Ｄｂ，Ｅｂは同一周波数であり、
信号Ｅａ，Ｄａ，Ｅｂ＝Ｄｂ，Ｄｃ，Ｅｃの順で周波数
が低下する。

【００３５】ＰＬＬ動作の安定後は、図１１（Ｂ）に示
すように位相差判定器５は制御信号Ｃを分周器２に供給
し、この制御信号Ｃの供給に応答して分周器２は分周信
号Ｄｂをセンターとして分周信号Ｄａ，Ｄｃの切替を行
い、ＰＬＬ動作を行う。

【００３６】図１１（Ｃ）は入力信号Ｆの２クロックの
間は分周器１２でＰＬＬ動作をさせ、３クロック目から
は、分周信号ＥａからＤａへ，分周信号ＥｃからＤｃへ
切替動作させた例である。

【００３７】しかしながら、本実施の形態では、分周器
１２，２との分周比率を大きくすると、分周器１２，２
間の切替時時間が短い場合に分周器２によるＰＬＬ引込
みができずロックしないこともある。

【００３８】この改善を図った本発明の第４の実施の形
態を図８と共通の構成要素は共通の文字を付して同様に
ブロックで示す図１２を参照すると、この図に示す本実
施の形態のＰＬＬ回路の上述の第２の実施の形態との相
違点は、分周比率が分周器１２よりさらに大きく分周信
号Ｇを出力する第３の分周器２２をさらに備え、セレク
タ１１の代りに選択信号Ｔに応答して分周信号Ｄ，Ｅ，
Ｇのいずれか１つを選択するセレクタ１１Ａを備えるこ
とである。

【００３９】これにより、図１０（Ｂ）に示すように、
第２の実施の形態と同一キャプチャレンジの場合には隣
接分周信号間の周波数差すなわちステップ周波数を小さ
くできるので、ＰＬＬ動作の応答速度を改善できる。

【００４０】詳細な動作については、第３の実施の形態
の反復であるので省略する。

【００４１】次に、本発明の第５の実施の形態を図１，
図８と共通の構成要素は共通の文字を付して同様にブロ
ックで示す図１３を参照すると、この図に示す本実施の
形態のＰＬＬ回路は、第１，第３の各実施の形態を組合
せた構成であり、これら実施例と共通の発振器１Ａと、
分周器２，１２と、セレクタ１１と、エッジ検出器３
と、位相比較器４と、位相差判定器５と、発振器切替判
定器６と、分周器切替判定器１６とを備える。

【００４２】発振器１Ａの設定基準発振周波数Ｒを第１
の実施の形態の２番目の例と同様Ｒ３を中心周波数ｆ０
として高い方からＲ１〜Ｒ５の５波とし基準周波数Ｒ３
のとき分周器１２の各々の分周信号Ｅａ，Ｅｃの周波数
を周波数Ｒ２，Ｒ４をカバーするように設定した場合の
本実施の形態のキャプチャレンジの一例を示す図１４お
よび動作のフローチャートを示す図１５を参照すると、
この図に示すようにＰＬＬ動作の初期段階では、基準周
波数Ｒ３，分周器２でＰＬＬ動作させ、ＰＬＬのロック
が外れると分周器１２に切替え、この状態でＰＬＬがロ
ックすると、信号Ｐにしたがい基準周波数Ｒ２，または
Ｒ４に切替る。さらにロックが外れた状態のときは、信
号Ｐにしたがい基準周波数Ｒ１，またはＲ５に切替る。
ここでロックすれば分周器２に切替え安定なＰＬＬ動作
を実現させる。

【００４３】

【発明の効果】以上説明したように、本発明のフエーズ
ロック回路は、周波数切替信号の供給に応答して基準周
波数を中心周波数である第２の周波数を中心として所定
周波数間隔で設定した各々Ｎ波の第２の周波数より高い
第１及び低い第３の周波数のうちのいずれか１つに設定
可能な発振手段と、初期設定として上記第２の周波数を
選択するよう設定する周波数切替信号を出力し、供給を
受けた位相差信号の位相差が大きくフエーズロックルー
プがロックしない場合はこの位相差の正負を判定しこの
判定結果に対応して各々Ｎ波の第１及び第３の周波数の
いずれか一つを選択するよう設定する周波数切替信号を
出力する発振周波数切替判定手段を備えていることによ
り、入力信号周波数に応じて、発振器の基準発振周波数
の最適化を行うことにより、広いキャプチャレンジを安
定に確保できるという効果がある。

【００４４】また、分周器の分周比を初期動作時にはス
テップ周波数を大きくするように切替ることによりキャ
プチャレンジを拡大し、ＰＬＬロック時はステップ周波
数を小さくするように切替ることにより高性能なＰＬＬ
動作特性を確保できるという効果がある。

【図面の簡単な説明】

【図１】本発明のフエーズロック回路の第１の実施の形
態を示すブロック図である。

【図２】本実施の形態のフエーズロック回路におけるキ
ャプチャレンジを模式的に示す図である。

【図３】本実施の形態のフエーズロック回路における動
作の一例を示すフローチャートである。

【図４】本実施の形態のフエーズロック回路における動
作の一例を示すタイムチャートである。

【図５】本発明のフエーズロック回路の第２の実施の形
態のキャプチャレンジを模式的に示す図である。

【図６】本実施の形態のフエーズロック回路における第
１の基準発振周波数の切替動作を示すフローチャートで
ある。

【図７】本実施の形態のフエーズロック回路における第
２の基準発振周波数の切替動作を示すフローチャートで
ある。

【図８】本発明のフエーズロック回路の第３の実施の形
態を示すブロック図である。

【図９】本実施の形態のフエーズロック回路における動
作の一例を示すフローチャートである。

【図１０】本実施の形態および第４の実施の形態のフエ
ーズロック回路におけるキャプチャレンジをそれぞれ模
式的に示す図である。

【図１１】本実施の形態のフエーズロック回路における
動作の一例を示すタイムチャートである。

【図１２】本発明のフエーズロック回路の第４の実施の
形態を示すブロック図である。

【図１３】本発明のフエーズロック回路の第５の実施の
形態を示すブロック図である。

【図１４】本実施の形態のフエーズロック回路における
キャプチャレンジを模式的に示す図である。

【図１５】本実施の形態のフエーズロック回路における
動作の一例を示すフローチャートである。

【図１６】従来の第１のフエーズロック回路を示すブロ
ック図である。

【図１７】従来の第１のフエーズロック回路における動
作の一例を示すタイムチャートである。

【図１８】従来の第２のフエーズロック回路を示すブロ
ック図である。

【符号の説明】

１，１Ａ 発振器 ２，１２，２２ 分周器 ３ エッジ検出器 ４ 位相比較器 ５ 位相差判定器 ６ 発振器切替判定器 ７ 分周器制御回路 １１ セレクタ １６ 分周器切替判定器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−166618（ＪＰ，Ａ) 特開 昭62−108619（ＪＰ，Ａ) 特開 昭58−46729（ＪＰ，Ａ) 特開 平１−188026（ＪＰ，Ａ) 実開 平４−12029（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03L 7/06 - 7/199

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 予め定めた基準周波数の基準周波数信号
   を発生する発振手段と、前記基準周波数信号を設定され
   た分周比で分周してフエーズロック信号である分周信号
   を発生する分周手段と、前記分周信号と入力信号との位
   相差を検出し位相差信号を出力する位相比較手段と、前
   記位相差信号の供給に応答して前記分周比を設定する分
   周比制御信号を発生する分周器制御手段とを備えるフエ
   ーズロックループ回路において、 前記発振手段が、周波数切替信号の供給に応答して前記
   基準周波数を予め定めた中心周波数である第２の周波数
   と、追従可能な前記入力信号の周波数と前記基準周波数
   との差であるキャプチャレンジ以内の所定周波数間隔分
   前記第２の周波数より高くほぼこの周波数間隔で設定し
   たＮ（Ｎは１以上の正の整数）波の第１の周波数の１つ
   と、前記第２の周波数よりほぼ前記周波数間隔分低くほ
   ぼこの周波数間隔で設定したＮ波の第３の周波数の１つ
   とのうちのいずれか１つに設定可能であり、 初期設定として前記第２の周波数を選択するよう設定す
   る前記周波数切替信号を出力し、供給を受けた前記位相
   差信号の位相差が大きくフエーズロックループがロック
   しない場合はこの位相差の正負を判定しこの判定結果に
   対応して前記第１及び第３の周波数のいずれか一方を選
   択するよう設定する前記周波数切替信号を出力する発振
   周波数切替手段を備え、 前記発振周波数切替手段が、ロックしない場合には前記
   位相差信号の正負に応答して前記第２の周波数から最も
   離れた前記第１又は第３の周波数に設定し、次に降順又
   は昇順に周波数設定動作を反復することにより周波数設
   定することを特徴とするフエーズロックループ回路。
2. 【請求項２】 基準周波数信号を発生する発振手段と、
   前記基準周波数信号を設定された分周比で分周してフエ
   ーズロック信号である分周信号を発生する分周手段と、
   前記分周信号と入力信号との位相差を検出し位相差信号
   を出力する位相比較手段と、前記位相差信号の供給に応
   答して前記分周比を設定する分周比制御信号を発生する
   分周器制御手段とを備えるフエーズロックループ回路に
   おいて、 前記分周手段が、前記基準発振信号を分周して中心の第
   ２の分周周波数を生成する第２の分周比と前記第２の分
   周周波数より第１の周波数間隔分高い第１の分周周波数
   を生成する第１の分周比と前記第２の分周周波数よりほ
   ぼ前記第１の周波数間隔分低い第３の分周周波数を生成
   する第３の分周比とにそれぞれ設定し、前記第１の分周
   比、前記第２の分周比及び前記第３の分周比のうちの一
   つに基づく第１の分周信号を出力する第１の分周回路
   と、 前記基準発振信号を分周して前記第２の分周比と前記第
   ２の分周周波数に対し前記第１の周波数間隔より広い第
   ２の周波数間隔分高い第４の分周周波数を生成する第４
   の分周比と前記第２の分周周波数に対しほぼ前記第２の
   周波数間隔分低い第６の分周周波数を生成する第６の分
   周比とにそれぞれ設定し、前記第２の分周比、第４の分
   周比、及び第６の分周比のうちの一つに基づく第２の分
   周信号を出力する第２の分周回路と、 選択信号の供給に応答して前記第１，第２の分周信号の
   いずれか一方を選択するセレクタとを備え、 前記分周器制御手段が、初期設定として前記第２の分周
   信号を選択する前記選択信号を発生し、フエーズロック
   動作を実行させ、所定期間フエーズロックループがロッ
   クした場合に前記第１の分周信号を選択する前記選択信
   号を発生する分周器切替制御手段を備えることを特徴と
   するフエーズロックループ回路。
3. 【請求項３】 基準周波数信号を発生する発振手段と、
   前記基準周波数信号を設定された分周比で分周してフエ
   ーズロック信号である分周信号を発生する分周手段と、
   前記分周信号と入力信号との位相差を検出し位桐差信号
   を出力する位相比較手段と、前記位相差信号の供給に応
   答して前記分周比を設定する分周比制御信号を発生する
   分周器制御手段とを備えるフエーズロックループ回路に
   おいて、 前記分周手段が、前記基準発振信号を分周して中心の第
   ２の分周周波数を生成する第２の分周比と前記第２の分
   周周波数より第１の周波数間隔分高い第１の分周周波数
   を生成する第１の分周比と前記第２の分周周波数よりほ
   ぼ前記第１の周波数間隔分低い第３の分周周波数を生成
   する第３の分周比とにそれぞれ設定し第１の分周信号を
   出力する第１の分周回路と、 前記基準発振信号を分周して前記第２の分周比と前記第
   ２の分周周波数に対し前記第１の周波数間隔より広い第
   ２の周波数間隔分高い第４の分周周波数を生成する第４
   の分周比と前記第２の分周周波数に対しほぼ前記第２の
   周波数間隔分低い第６の分周周波数を生成する第６の分
   周比とにそれぞれ設定し第２の分周信号を出力する第２
   の分周回路と、 選択信号の供給に応答して前記第１，第２の分周信号の
   いずれか一方を選択するセレクタとを備え、 前記分周器制御手段が、初期設定として前記第２の分周
   信号を選択する前記選択信号を発生し、フエーズロック
   動作を実行させ、所定期間フエーズロックループがロッ
   クした場合に前記第１の分周信号を選択する前記選択信
   号を発生する分周器切替制御手段を備え、 前記発振手段が、周波数切替信号の供給に応答して前記
   基準周波数を予め定めた中心周波数である第２の周波数
   と、追従可能な前記入力信号の周波数と前記基準周波数
   との差であるキャプチャレンジ以内の所定周波数間隔分
   前記第２の周波数より高くほぼこの周波数間隔で設定し
   たＮ（Ｎは１以上の正の整数）波の第１の周波数の１つ
   と、前記第２の周波数よりほぼ前記周波数間隔分低くほ
   ぼこの周波数間隔で設定したＮ波の第３の周波数の１つ
   とのうちのいずれか１つに設定可能であり、 初期設定として前記第２の周波数を選択するよう設定す
   る前記周波数切替信号を出力し、供給を受けた前記位相
   差信号の位相差が大きくフエーズロックループがロック
   しない場合はこの位相差の正負を判定しこの判定結果に
   対応して前記第１及び第３の周波数のいずれか一方を選
   択するよう設定する前記周波数切替信号を出力する発振
   周波数切替判定手段を備えることを特徴とするフエーズ
   ロックループ回路。