JP2934674B2 - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法Info
- Publication number
- JP2934674B2 JP2934674B2 JP655190A JP655190A JP2934674B2 JP 2934674 B2 JP2934674 B2 JP 2934674B2 JP 655190 A JP655190 A JP 655190A JP 655190 A JP655190 A JP 655190A JP 2934674 B2 JP2934674 B2 JP 2934674B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- film
- resistive
- linear
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、表示装置、光シャッター、プロジェクター
などの電気光学装置の製造方法に関する。
などの電気光学装置の製造方法に関する。
本発明は、液晶と非線形抵抗素子と抵抗素子を直列に
接続し、過電流防止対策として抵抗素子を各画素ごと、
または各引きだし電極に形成した電気光学装置の製造方
法において、抵抗素子用抵抗体膜と駆動電極用導体膜を
連続的に積層形成し、次に必要な場所の抵抗素子を、導
体膜を部分的にエッチング除去することによって形成す
るものである。
接続し、過電流防止対策として抵抗素子を各画素ごと、
または各引きだし電極に形成した電気光学装置の製造方
法において、抵抗素子用抵抗体膜と駆動電極用導体膜を
連続的に積層形成し、次に必要な場所の抵抗素子を、導
体膜を部分的にエッチング除去することによって形成す
るものである。
第２図は、２端子アクティブマトリクス電気光学装置
のパネル部の等価回路図であり、特に各画素部および、
各電極ごとに過電流防止対策用抵抗素子を形成した状態
を示す。このような抵抗素子を形成する手段として、画
素電極ITO（In,Sn酸化物）の抵抗を高抵抗とする。また
ITOパターンを引き回す、非線形抵抗素子の中に高抵抗
膜を形成する、などが知られている。
のパネル部の等価回路図であり、特に各画素部および、
各電極ごとに過電流防止対策用抵抗素子を形成した状態
を示す。このような抵抗素子を形成する手段として、画
素電極ITO（In,Sn酸化物）の抵抗を高抵抗とする。また
ITOパターンを引き回す、非線形抵抗素子の中に高抵抗
膜を形成する、などが知られている。
抵抗素子の抵抗Roは、液晶がON動作するときの非線形
抵抗素子の抵抗をRne（ON）とすると、Roは、 RoRne（ON）・・・・ （１） 程度であること。また、Roは、電気光学装置面内におい
てRoのバラつきが少ないことが要求される。一方、透明
電極ITO膜を高抵抗化することは比較的容易であるが、
高抵抗化することにより、パターン形成が困難になるこ
と、また、対角10インチ以上の大画面の場合、Roのバラ
つきが、場合によっては、１ケタ以上となる、などの欠
点があった。また、非線形抵抗素子に高抵抗膜を組み込
んだ一体形の場合は、面積約100μm2、距離数千Åで、
約10MΩの抵抗を形成する必要があり、高抵抗材料の比
抵抗値管理が、実質的に困難であった。
抵抗素子の抵抗をRne（ON）とすると、Roは、 RoRne（ON）・・・・ （１） 程度であること。また、Roは、電気光学装置面内におい
てRoのバラつきが少ないことが要求される。一方、透明
電極ITO膜を高抵抗化することは比較的容易であるが、
高抵抗化することにより、パターン形成が困難になるこ
と、また、対角10インチ以上の大画面の場合、Roのバラ
つきが、場合によっては、１ケタ以上となる、などの欠
点があった。また、非線形抵抗素子に高抵抗膜を組み込
んだ一体形の場合は、面積約100μm2、距離数千Åで、
約10MΩの抵抗を形成する必要があり、高抵抗材料の比
抵抗値管理が、実質的に困難であった。
本発明は、上記欠点を解決するために、抵抗体材料と
して、抵抗値の管理の容易な低抵抗材料を、電極材料と
同じ工程で、積層形成し、電極パターン形成後に、抵抗
素子形成部分のみ電極材料を選択エッチして除去するこ
とによって抵抗素子を形成した。
して、抵抗値の管理の容易な低抵抗材料を、電極材料と
同じ工程で、積層形成し、電極パターン形成後に、抵抗
素子形成部分のみ電極材料を選択エッチして除去するこ
とによって抵抗素子を形成した。
抵抗素子の抵抗値Roのバラつきを大巾に減少させ、し
かも製造工程が簡単である。
かも製造工程が簡単である。
第１図は、本発明による電気光学装置の製造方法を示
す一実施例であり、非線形抵抗素子部と外部回路との接
続パッド部の断面を基板製造工程順に示した、フロー図
である。第１図（ａ）は、透明基板１の上に、透明導電
膜２を形成した図。
す一実施例であり、非線形抵抗素子部と外部回路との接
続パッド部の断面を基板製造工程順に示した、フロー図
である。第１図（ａ）は、透明基板１の上に、透明導電
膜２を形成した図。
（ｂ）は前記透明導電膜をフォトリソグラフィにより、
画素電極部３と、非線形抵抗素子の電極４とにパターニ
ングした状態。なお画素電極３と、電極４は電気的に接
続している。（Ｃ）は、非線形抵抗膜５を形成した図、
非線形抵抗膜としては、プラズマCVD（Chemical Vapov
Deposition）や、スパッターなどによって、SiNx、SiC
x、SiOx、SiOxNyなどの非線形抵抗膜、また、Ta2O5、Al2
O3などの酸化物等を使用することができる。（ｄ）は、
抵抗体膜６と導体膜７を連続形成した状態を示す図。抵
抗体膜６は比抵抗率の高いCr、Ni、NiCr、doped PolySi
等を50〜500Å形成し、次に導体膜７は、Cr、Al、Pt、
Ｗ、Ta、Cu、Au、などの比抵抗率の低い金属を1000〜50
00Åの厚さで、蒸着法、スパッター法、CVDなどによっ
て形成する。（ｅ）は、電極ラインを形成した状態を示
す図であり、１回のフォトリソ工程で、導体膜、抵抗体
膜、非線形抵抗線をエッチング除去し、同時に、導体／
抵抗体／非線形抵抗膜／電極構造からなる非線形抵抗素
子８を形成する。なお、９は引き出し電極である。
（ｆ）は、導体電極７の抵抗素子形成部のみ、フォトリ
ソ工程で選択エッチングした図である。抵抗素子10は、
画素電極５、非線形抵抗素子８と直列に、各画素に形成
され、抵抗値Ro1は、式（１）を満足するように、ライ
ン巾、長さを決定する。電極ライン上に形成した抵抗素
子11の抵抗値Ro2は、ライン上の画素数がｎ個あるとす
ると、 を満足するように、ライン巾、長さを決定すれば良い。
なお、液晶セル組み立て工程等は、通常の電気光学装置
の製造工程と変わらないので省略した。
画素電極部３と、非線形抵抗素子の電極４とにパターニ
ングした状態。なお画素電極３と、電極４は電気的に接
続している。（Ｃ）は、非線形抵抗膜５を形成した図、
非線形抵抗膜としては、プラズマCVD（Chemical Vapov
Deposition）や、スパッターなどによって、SiNx、SiC
x、SiOx、SiOxNyなどの非線形抵抗膜、また、Ta2O5、Al2
O3などの酸化物等を使用することができる。（ｄ）は、
抵抗体膜６と導体膜７を連続形成した状態を示す図。抵
抗体膜６は比抵抗率の高いCr、Ni、NiCr、doped PolySi
等を50〜500Å形成し、次に導体膜７は、Cr、Al、Pt、
Ｗ、Ta、Cu、Au、などの比抵抗率の低い金属を1000〜50
00Åの厚さで、蒸着法、スパッター法、CVDなどによっ
て形成する。（ｅ）は、電極ラインを形成した状態を示
す図であり、１回のフォトリソ工程で、導体膜、抵抗体
膜、非線形抵抗線をエッチング除去し、同時に、導体／
抵抗体／非線形抵抗膜／電極構造からなる非線形抵抗素
子８を形成する。なお、９は引き出し電極である。
（ｆ）は、導体電極７の抵抗素子形成部のみ、フォトリ
ソ工程で選択エッチングした図である。抵抗素子10は、
画素電極５、非線形抵抗素子８と直列に、各画素に形成
され、抵抗値Ro1は、式（１）を満足するように、ライ
ン巾、長さを決定する。電極ライン上に形成した抵抗素
子11の抵抗値Ro2は、ライン上の画素数がｎ個あるとす
ると、 を満足するように、ライン巾、長さを決定すれば良い。
なお、液晶セル組み立て工程等は、通常の電気光学装置
の製造工程と変わらないので省略した。
以上説明より明らかに、本発明発明による電気光学装
置の、非線形抵抗素子を形成する基板の工程は、３回の
フォトリソエ工程である。
置の、非線形抵抗素子を形成する基板の工程は、３回の
フォトリソエ工程である。
また、上記実施例においては、第１工程が、透明導電
膜の形成、次にパターニングの順であるが、これを、逆
工程にして、第１工程を、抵抗体膜、導体膜の形成から
行っても良い。ただしこの場合は、パッド部の非線形抵
抗膜を除去する必要から、４回のフォトリソ工程とな
る。
膜の形成、次にパターニングの順であるが、これを、逆
工程にして、第１工程を、抵抗体膜、導体膜の形成から
行っても良い。ただしこの場合は、パッド部の非線形抵
抗膜を除去する必要から、４回のフォトリソ工程とな
る。
以上説明してきたように、本発明による電気光学装置
の製造方法によれば、過電流防止用抵抗素子として、通
常の比較的比抵抗値の高い金属を使用することができ、
そのために、抵抗値の管理が容易となり、抵抗値のバラ
つきをおさえることができ、しかも、製造工程は、３回
のフォトリソ工程で良く、低コスト、高歩留まりの製造
が可能となるすぐれた効果を有するものである。
の製造方法によれば、過電流防止用抵抗素子として、通
常の比較的比抵抗値の高い金属を使用することができ、
そのために、抵抗値の管理が容易となり、抵抗値のバラ
つきをおさえることができ、しかも、製造工程は、３回
のフォトリソ工程で良く、低コスト、高歩留まりの製造
が可能となるすぐれた効果を有するものである。
第１図（ａ）〜（ｆ）は、本発明による電気光学装置の
製造工程を示すフロー図、第２図は従来公知である、過
電流防止用抵抗素子を挿入した電気光学装置の等価回路
図である。 １……基板 ２……透明電極 ３……画素電極 ５……非線形抵抗膜 ６……抵抗体膜 ７……導体膜 ８……非線形抵抗素子 ９……引き出し電極 10,11……抵抗素子
製造工程を示すフロー図、第２図は従来公知である、過
電流防止用抵抗素子を挿入した電気光学装置の等価回路
図である。 １……基板 ２……透明電極 ３……画素電極 ５……非線形抵抗膜 ６……抵抗体膜 ７……導体膜 ８……非線形抵抗素子 ９……引き出し電極 10,11……抵抗素子
Claims (1)
- 【請求項１】液晶と非線形抵抗素子と抵抗素子を直列に
接続したドットマトリクス電気光学装置の製造方法であ
って、 透明基板上に、透明導電膜を形成し、パターニングして
画素電極と前記非線形抵抗素子の電極を形成する第一工
程と、 前記透明基板上に非線形抵抗膜を形成する第二工程と、 前記非線抵抗膜上に、比抵抗率の高い50〜500Åの抵抗
体膜と、前記抵抗体膜より比抵抗率の低い1000〜5000Å
の導体膜とを連続的に堆積させる第三工程と、 前記導体膜、前記抵抗体膜、および、前記非線形抵抗膜
を同時に選択的にエッチングして、前記画素電極を露出
させるとともに、引出し電極パターンを形成する第四工
程と、 前記引出し電極パターンの導体膜のみを部分的にエッチ
ングすることにより、前記非線形抵抗素子と直列に形成
される第１の抵抗素子と、前記引出し電極パターン中に
形成される第２の抵抗素子を設ける第５工程と、を備え
るとともに、 前記第五工程において、前記第１の抵抗素子の抵抗が、
液晶がON動作する時の非線形抵抗素子の抵抗値より小さ
くなるように前記導体膜がエッチングされ、 前記第２の抵抗素子の抵抗が、液晶がON動作する時の非
線形抵抗素子の抵抗値を前記引出し電極上の画素数で除
した値より小さくなるように前記導体膜がエッチングさ
れることを特徴とする電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP655190A JP2934674B2 (ja) | 1990-01-16 | 1990-01-16 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP655190A JP2934674B2 (ja) | 1990-01-16 | 1990-01-16 | 電気光学装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03210535A JPH03210535A (ja) | 1991-09-13 |
| JP2934674B2 true JP2934674B2 (ja) | 1999-08-16 |
Family
ID=11641470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP655190A Expired - Fee Related JP2934674B2 (ja) | 1990-01-16 | 1990-01-16 | 電気光学装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2934674B2 (ja) |
-
1990
- 1990-01-16 JP JP655190A patent/JP2934674B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03210535A (ja) | 1991-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0460747B1 (en) | Methods of fabricating MIM type device arrays and display devices incorporating such arrays | |
| TWI321361B (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| WO2005078790A1 (en) | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
| JP4516518B2 (ja) | 薄膜トランジスタを用いた液晶表示装置及びその製造方法 | |
| JP2934674B2 (ja) | 電気光学装置の製造方法 | |
| EP0182484B1 (en) | Liquid crystal display device | |
| US5539549A (en) | Active matrix substrate having island electrodes for making ohmic contacts with MIM electrodes and pixel electrodes | |
| JP2000305104A (ja) | 液晶表示装置及びその製造方法 | |
| EP0461648B1 (en) | Metal-insulator-metal type matrix liquid cristal display free from image sticking | |
| KR101397444B1 (ko) | 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법 | |
| JP2893924B2 (ja) | 薄膜トランジスタマトリックスの製造方法および表示装置 | |
| US5739547A (en) | Reflection type display | |
| JPH07175419A (ja) | 表示装置並びに非線形スイッチング素子及びその製造方法 | |
| JP3052361B2 (ja) | アクティブマトリクス液晶表示装置とその製造方法 | |
| JP2879746B2 (ja) | 半導体パネル | |
| JPH0210924B2 (ja) | ||
| JP2995335B2 (ja) | 二端子素子 | |
| KR20050096306A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP3196986B2 (ja) | アレイ基板の製造方法 | |
| JPH01120539A (ja) | 液晶表示装置 | |
| JPH11142885A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| GB2244858A (en) | MIM type devices for displays | |
| JPH07119914B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH0519302A (ja) | マトリツクスアレイ基板の製造方法 | |
| JPH0349274A (ja) | ２端子型非線形素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |