JP2932998B2 - プリント基板部品配置処理方式 - Google Patents
プリント基板部品配置処理方式Info
- Publication number
- JP2932998B2 JP2932998B2 JP8028628A JP2862896A JP2932998B2 JP 2932998 B2 JP2932998 B2 JP 2932998B2 JP 8028628 A JP8028628 A JP 8028628A JP 2862896 A JP2862896 A JP 2862896A JP 2932998 B2 JP2932998 B2 JP 2932998B2
- Authority
- JP
- Japan
- Prior art keywords
- length
- wiring
- component
- pin
- stroke
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板部品
配置処理方式に関し、特に高速動作回路を搭載するプリ
ント基板の部品配置処理方式に関する。
配置処理方式に関し、特に高速動作回路を搭載するプリ
ント基板の部品配置処理方式に関する。
【０００２】
【従来の技術】従来、この種の高速動作回路を搭載する
プリント基板の部品配置処理方式においては、目視及び
人手計算により部品配置位置が仮想配線長で配線条件に
違反しているか否かを検出し、配線条件に違反している
部品の配置位置を変更するようにしている。
プリント基板の部品配置処理方式においては、目視及び
人手計算により部品配置位置が仮想配線長で配線条件に
違反しているか否かを検出し、配線条件に違反している
部品の配置位置を変更するようにしている。
【０００３】また、例えば特開平４−２４３４８４号公
報には、配線長制限ネットを含む基板の部品配置を効率
よく行うことを目的として、配置対象部品が配線長制限
ネットを有している場合に、その部品の配線長制限ネッ
トに関して仮想配線長が制限値を越えないための目安と
なる配線長制限エリアを表示する部品配置決定方式が提
案されている。
報には、配線長制限ネットを含む基板の部品配置を効率
よく行うことを目的として、配置対象部品が配線長制限
ネットを有している場合に、その部品の配線長制限ネッ
トに関して仮想配線長が制限値を越えないための目安と
なる配線長制限エリアを表示する部品配置決定方式が提
案されている。
【０００４】さらに、特開平４−１１１１７０号公報に
は、ブロック配置修正のための操作性をよくし工数を削
減することを目的として、インタラクティブな配置修正
においてブロックの重なりが生じた場合に自動的に重な
りを回避すると共に、既配置ブロックを配置条件や線長
制限等を満たすように移動する回路基板レイアウト設計
装置が提案されている。
は、ブロック配置修正のための操作性をよくし工数を削
減することを目的として、インタラクティブな配置修正
においてブロックの重なりが生じた場合に自動的に重な
りを回避すると共に、既配置ブロックを配置条件や線長
制限等を満たすように移動する回路基板レイアウト設計
装置が提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、前述し
た従来のプリント基板部品配置処理方式では、部品配置
位置が配線条件に違反しているか否かを人手に依存して
検出するため、検出もれが生じ易く、配線処理時に検出
された場合には部品の再配置を行うことによって設計の
後戻りが発生し、また配線処理時に検出されずに基板が
製造された場合には反射ノイズ等の誤動作が起きるとい
う問題がある。
た従来のプリント基板部品配置処理方式では、部品配置
位置が配線条件に違反しているか否かを人手に依存して
検出するため、検出もれが生じ易く、配線処理時に検出
された場合には部品の再配置を行うことによって設計の
後戻りが発生し、また配線処理時に検出されずに基板が
製造された場合には反射ノイズ等の誤動作が起きるとい
う問題がある。
【０００６】なお、前記特開平４−２４３４８４号公報
及び前記特開平４−１１１１７０号公報のそれぞれに提
案されている従来の方式は、本発明のように部品の配置
処理時に配置条件の違反を自動的に検出するものではな
いため、前述した問題点を解決することはできない。
及び前記特開平４−１１１１７０号公報のそれぞれに提
案されている従来の方式は、本発明のように部品の配置
処理時に配置条件の違反を自動的に検出するものではな
いため、前述した問題点を解決することはできない。
【０００７】従って、本発明は前記問題点に鑑みてなさ
れたものであり、部品配置時に配線条件の違反をもれな
く検出することにより、設計の後戻りや配線条件の違反
による誤動作を防止して設計品質を保証するプリント基
板部品配置処理方式を提供することを目的とする。
れたものであり、部品配置時に配線条件の違反をもれな
く検出することにより、設計の後戻りや配線条件の違反
による誤動作を防止して設計品質を保証するプリント基
板部品配置処理方式を提供することを目的とする。
【０００８】なお、本発明のプリント基板部品配置処理
方式によれば、後述するように、従来の方式と比べて信
頼性、操作性及び生産性が格段に向上する。
方式によれば、後述するように、従来の方式と比べて信
頼性、操作性及び生産性が格段に向上する。
【０００９】具体的には、従来の方式では、人手に依存
するためミスや検出もれが発生し易く、配置配線結果の
品質保証が完全ではないが、本発明によれば、部品配置
時に部品配置位置の妥当性が自動的にチェックされるた
め、設計品質が保証されて信頼性が格段に向上する。
するためミスや検出もれが発生し易く、配置配線結果の
品質保証が完全ではないが、本発明によれば、部品配置
時に部品配置位置の妥当性が自動的にチェックされるた
め、設計品質が保証されて信頼性が格段に向上する。
【００１０】また、従来の方式では、人手に依存して部
品配置位置をチェックしなければならず、またエラー箇
所の表示もなされないため操作性が悪いが、本発明によ
れば、部品配置時に自動的にチェックがなされると共に
エラー箇所が適切に表示されるため、操作性が格段に向
上する。
品配置位置をチェックしなければならず、またエラー箇
所の表示もなされないため操作性が悪いが、本発明によ
れば、部品配置時に自動的にチェックがなされると共に
エラー箇所が適切に表示されるため、操作性が格段に向
上する。
【００１１】さらに、従来の方式では、人手に依存する
ためミスや検出もれが発生し易く、設計の後戻り等によ
り生産性が悪いが、本発明によれば、配置処理の段階で
配線条件を保証するため、生産性が格段に向上する。
ためミスや検出もれが発生し易く、設計の後戻り等によ
り生産性が悪いが、本発明によれば、配置処理の段階で
配線条件を保証するため、生産性が格段に向上する。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、回路部品の接続ピン間の論理的接続を示
す回路図情報と回路部品の外形及び接続ピン位置を含む
部品情報とを基にしてプリント基板に搭載する回路部品
の配置を行うプリント基板部品配置処理方式において、
前記回路図情報と前記部品情報とから一筆配線条件を抽
出する手段と、該手段により抽出された一筆配線条件の
指定されているネットにおける所定のピン間の長さを回
路部品の配置位置を基にしてそれぞれ仮想配線長で算出
し、該算出された仮想配線長が配線条件に違反している
か否かを検出する手段と、該手段により検出された違反
区間のラットネストと該違反区間の当該部品外形をエラ
ー表示する手段と、を含むことを特徴とするプリント基
板部品配置処理方式を提供する。
め、本発明は、回路部品の接続ピン間の論理的接続を示
す回路図情報と回路部品の外形及び接続ピン位置を含む
部品情報とを基にしてプリント基板に搭載する回路部品
の配置を行うプリント基板部品配置処理方式において、
前記回路図情報と前記部品情報とから一筆配線条件を抽
出する手段と、該手段により抽出された一筆配線条件の
指定されているネットにおける所定のピン間の長さを回
路部品の配置位置を基にしてそれぞれ仮想配線長で算出
し、該算出された仮想配線長が配線条件に違反している
か否かを検出する手段と、該手段により検出された違反
区間のラットネストと該違反区間の当該部品外形をエラ
ー表示する手段と、を含むことを特徴とするプリント基
板部品配置処理方式を提供する。
【００１３】また、本発明は、回路部品の接続ピン間の
論理的接続を示す回路図情報と回路部品の外形及び接続
ピン位置を含む部品情報と回路部品の配置位置情報とを
記憶するデータ記憶装置と、該データ記憶装置に記憶さ
れた前記各情報を基にしてプリント基板に搭載する回路
部品の配置を行う配置処理手段と、表示部と、前記デー
タ記憶装置に記憶された前記各情報を前記表示部に所定
の形式で表示する入出力装置と、を含み、前記配置処理
手段が、前記回路図情報と前記部品情報を基にして一筆
配線条件を抽出する一筆配線条件抽出手段と、前記一筆
配線条件抽出手段で抽出された一筆配線条件の指定され
ているネットにおける所定のピン間の長さを回路部品の
配置位置を基にしてそれぞれ仮想配線長で算出すると共
に、該算出された仮想配線長が配線条件に違反している
か否かを検出する配線条件違反検出手段と、前記配線条
件違反検出手段で検出された配置エラー箇所を、前記入
出力装置を介して前記表示部に表示する配置エラー表示
手段と、を備えたことを特徴とするプリント基板部品配
置処理方式を提供する。
論理的接続を示す回路図情報と回路部品の外形及び接続
ピン位置を含む部品情報と回路部品の配置位置情報とを
記憶するデータ記憶装置と、該データ記憶装置に記憶さ
れた前記各情報を基にしてプリント基板に搭載する回路
部品の配置を行う配置処理手段と、表示部と、前記デー
タ記憶装置に記憶された前記各情報を前記表示部に所定
の形式で表示する入出力装置と、を含み、前記配置処理
手段が、前記回路図情報と前記部品情報を基にして一筆
配線条件を抽出する一筆配線条件抽出手段と、前記一筆
配線条件抽出手段で抽出された一筆配線条件の指定され
ているネットにおける所定のピン間の長さを回路部品の
配置位置を基にしてそれぞれ仮想配線長で算出すると共
に、該算出された仮想配線長が配線条件に違反している
か否かを検出する配線条件違反検出手段と、前記配線条
件違反検出手段で検出された配置エラー箇所を、前記入
出力装置を介して前記表示部に表示する配置エラー表示
手段と、を備えたことを特徴とするプリント基板部品配
置処理方式を提供する。
【００１４】なお、本発明のプリント基板部品配置処理
方式は、好ましくは、前記一筆配線条件の指定されてい
るネットにおける所定のピン間の長さが、ソースピンか
ら終端抵抗ピンまでの長さ、前記ソースピンに最も近い
最近端ロードピンから前記終端抵抗ピンまでの長さ、及
び前記ソースピンから最も遠い最遠端ロードピンから前
記終端抵抗ピンまでの長さであることを特徴とする。
方式は、好ましくは、前記一筆配線条件の指定されてい
るネットにおける所定のピン間の長さが、ソースピンか
ら終端抵抗ピンまでの長さ、前記ソースピンに最も近い
最近端ロードピンから前記終端抵抗ピンまでの長さ、及
び前記ソースピンから最も遠い最遠端ロードピンから前
記終端抵抗ピンまでの長さであることを特徴とする。
【００１５】本発明のプリント基板部品配置処理方式に
よれば、配置処理手段が、一筆配線条件抽出手段と、配
線条件違反検出手段と、配置エラー表示手段と、を含
み、部品配置位置が配線条件に違反しているか否を自動
的に判断し、配線処理の前段階である配置処理時に配線
条件を満足した部品配置位置を求めるようにするため、
従来の方式のように人手に依存して非効率的に部品配置
位置をチェックすることなく、設計の後戻りや配線条件
違反によって起こる反射ノイズ等の誤動作を防止するこ
とができる。
よれば、配置処理手段が、一筆配線条件抽出手段と、配
線条件違反検出手段と、配置エラー表示手段と、を含
み、部品配置位置が配線条件に違反しているか否を自動
的に判断し、配線処理の前段階である配置処理時に配線
条件を満足した部品配置位置を求めるようにするため、
従来の方式のように人手に依存して非効率的に部品配置
位置をチェックすることなく、設計の後戻りや配線条件
違反によって起こる反射ノイズ等の誤動作を防止するこ
とができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１７】図１は、本発明の一実施形態に係るプリン
ト基板部品配置処理方式の構成を示すブロック図であ
る。
ト基板部品配置処理方式の構成を示すブロック図であ
る。
【００１８】図１を参照すると、本実施形態に係るプリ
ント基板部品配置処理方式は、プリント基板に搭載する
回路部品の外形及び接続ピン位置等の部品情報、回路部
品の接続ピン間の論理的（回路的）接続を示す回路図情
報、及び回路部品の配置位置情報を記憶するデータ記憶
装置１１と、表示部１２と、データ記憶装置に記憶され
たデータ及び配置エラーに関するデータを表示部１２に
表示するための入出力処理を行う入出力装置１３と、プ
リント基板の部品配置処理を容易かつ迅速に実行する配
置処理機構１４と、全体の動作制御を行うと共に配置処
理や配線条件違反検出処理等に関する演算を行う中央演
算処理装置１５と、から構成される。
ント基板部品配置処理方式は、プリント基板に搭載する
回路部品の外形及び接続ピン位置等の部品情報、回路部
品の接続ピン間の論理的（回路的）接続を示す回路図情
報、及び回路部品の配置位置情報を記憶するデータ記憶
装置１１と、表示部１２と、データ記憶装置に記憶され
たデータ及び配置エラーに関するデータを表示部１２に
表示するための入出力処理を行う入出力装置１３と、プ
リント基板の部品配置処理を容易かつ迅速に実行する配
置処理機構１４と、全体の動作制御を行うと共に配置処
理や配線条件違反検出処理等に関する演算を行う中央演
算処理装置１５と、から構成される。
【００１９】配置処理機構１４は、回路図情報と部品
（デバイス）情報とを基にして一筆配線条件を抽出する
一筆配線条件抽出手段２１と、回路部品の配置位置を基
にして一筆配線条件が指定されているネットのソースピ
ンから終端抵抗ピンまでの長さ（主幹長）、ソースピン
に最も近い最近端ロードピンから終端抵抗ピンまでの長
さ（分岐長）、及びソースピンから最も遠い最遠端ロー
ドピンから終端抵抗ピンまでの長さ（終端抵抗分岐長）
をそれぞれ仮想配線長で算出し、算出された仮想配線長
が配線条件に違反しているか否かを検出する配線条件違
反検出手段２２と、検出された違反区間のラットネスト
と違反区間の当該部品外形とをエラー表示する配置エラ
ー表示手段２３と、を備えている。
（デバイス）情報とを基にして一筆配線条件を抽出する
一筆配線条件抽出手段２１と、回路部品の配置位置を基
にして一筆配線条件が指定されているネットのソースピ
ンから終端抵抗ピンまでの長さ（主幹長）、ソースピン
に最も近い最近端ロードピンから終端抵抗ピンまでの長
さ（分岐長）、及びソースピンから最も遠い最遠端ロー
ドピンから終端抵抗ピンまでの長さ（終端抵抗分岐長）
をそれぞれ仮想配線長で算出し、算出された仮想配線長
が配線条件に違反しているか否かを検出する配線条件違
反検出手段２２と、検出された違反区間のラットネスト
と違反区間の当該部品外形とをエラー表示する配置エラ
ー表示手段２３と、を備えている。
【００２０】次に、図１及び図２を参照して、本実施形
態に係るプリント基板部品配置処理方式の動作を説明す
る。図２は、本発明の一実施形態に係るプリント基板部
品配置処理方式の動作を説明するためのフローチャート
である。
態に係るプリント基板部品配置処理方式の動作を説明す
る。図２は、本発明の一実施形態に係るプリント基板部
品配置処理方式の動作を説明するためのフローチャート
である。
【００２１】入出力装置１３を介して回路図情報等を入
力した後（ステップＳ１）、回路部品の配置や移動等を
行うと（ステップＳ２）、配置処理機構１４の一筆配線
条件抽出手段２１は、データ記憶装置１１に記憶されて
いる回路図情報と部品情報とを基にして一筆配線条件を
抽出する（ステップＳ３）。
力した後（ステップＳ１）、回路部品の配置や移動等を
行うと（ステップＳ２）、配置処理機構１４の一筆配線
条件抽出手段２１は、データ記憶装置１１に記憶されて
いる回路図情報と部品情報とを基にして一筆配線条件を
抽出する（ステップＳ３）。
【００２２】図３は、本発明の一実施形態に係るプリン
ト基板部品配置処理方式における一筆配線条件を説明す
るための回路図例を示す図である。
ト基板部品配置処理方式における一筆配線条件を説明す
るための回路図例を示す図である。
【００２３】図３に示すように、配置処理機構１４の一
筆配線条件抽出手段２１は、一筆配線条件としてソース
ピンから終端抵抗ピンまでの主幹長Ｌについての制限、
最近端ロードピンから終端抵抗ピンまでの分岐長Ｌａに
ついての制限、及び最遠端ロードピンから終端抵抗ピン
までの終端抵抗分岐長Ｌｒについての制限をそれぞれ抽
出する。
筆配線条件抽出手段２１は、一筆配線条件としてソース
ピンから終端抵抗ピンまでの主幹長Ｌについての制限、
最近端ロードピンから終端抵抗ピンまでの分岐長Ｌａに
ついての制限、及び最遠端ロードピンから終端抵抗ピン
までの終端抵抗分岐長Ｌｒについての制限をそれぞれ抽
出する。
【００２４】その後、配置処理機構１４の配線条件違反
検出手段２２は、一筆配線条件が指定されているネット
のソースピンから終端抵抗ピンまでの配線長Ｌ、最近端
ロードピンから終端抵抗ピンまでの配線長Ｌａ、及び最
遠端ロードピンから終端抵抗ピンまでの配線長Ｌｒをそ
れぞれ仮想配線長（マンハッタン距離）で算出し（ステ
ップＳ４）、算出された仮想配線長が前述したステップ
Ｓ３で抽出された配線条件に違反しているか否かを検出
する（ステップＳ５）。
検出手段２２は、一筆配線条件が指定されているネット
のソースピンから終端抵抗ピンまでの配線長Ｌ、最近端
ロードピンから終端抵抗ピンまでの配線長Ｌａ、及び最
遠端ロードピンから終端抵抗ピンまでの配線長Ｌｒをそ
れぞれ仮想配線長（マンハッタン距離）で算出し（ステ
ップＳ４）、算出された仮想配線長が前述したステップ
Ｓ３で抽出された配線条件に違反しているか否かを検出
する（ステップＳ５）。
【００２５】なお、後述する図４を参照すれば、ソース
ピンから終端抵抗ピンまでの配線長Ｌは、区間ａ−ｂ
（部品Ａのソースピンａから部品Ｂのロードピンｂまで
の区間、以下同様に表記する）、区間ｂ−ｃ１、区間ｃ
１−ｃ２及び区間ｃ２−ｄのそれぞれの区間のマンハッ
タン距離の和によって求めることができる。また、最近
端ロードピンから終端抵抗ピンまでの配線長Ｌａは、区
間ｂ−ｃ１、区間ｃ１−ｃ２及び区間ｃ２−ｄのそれぞ
れの区間のマンハッタン距離の和によって求めることが
でき、最遠端ロードピンから終端抵抗ピンまでの配線長
Ｌｒは、区間ｃ２−ｄのマンハッタン距離として求める
ことができる。
ピンから終端抵抗ピンまでの配線長Ｌは、区間ａ−ｂ
（部品Ａのソースピンａから部品Ｂのロードピンｂまで
の区間、以下同様に表記する）、区間ｂ−ｃ１、区間ｃ
１−ｃ２及び区間ｃ２−ｄのそれぞれの区間のマンハッ
タン距離の和によって求めることができる。また、最近
端ロードピンから終端抵抗ピンまでの配線長Ｌａは、区
間ｂ−ｃ１、区間ｃ１−ｃ２及び区間ｃ２−ｄのそれぞ
れの区間のマンハッタン距離の和によって求めることが
でき、最遠端ロードピンから終端抵抗ピンまでの配線長
Ｌｒは、区間ｃ２−ｄのマンハッタン距離として求める
ことができる。
【００２６】ステップＳ５で仮想配線長が配線条件に違
反していることが検出された場合（ステップＳ５でＹＥ
Ｓの場合）には、配置処理機構１４の配置エラー表示手
段２３が、検出された違反区間のラットネストと違反区
間の当該部品外形とをエラー表示する（ステップＳ６、
Ｓ７）。
反していることが検出された場合（ステップＳ５でＹＥ
Ｓの場合）には、配置処理機構１４の配置エラー表示手
段２３が、検出された違反区間のラットネストと違反区
間の当該部品外形とをエラー表示する（ステップＳ６、
Ｓ７）。
【００２７】図４は、本発明の一実施形態に係るプリン
ト基板部品配置処理方式における回路部品の部品配置及
び部品ピン間の接続を示すラットネストの表示例を示す
図である。
ト基板部品配置処理方式における回路部品の部品配置及
び部品ピン間の接続を示すラットネストの表示例を示す
図である。
【００２８】図４を参照すると、部品Ｃの配置位置に起
因してロードピンｃ２（最遠端ロードピン）から終端抵
抗ピンｄまでの配線長Ｌｒが終端抵抗分岐長についての
制限に違反することとなる場合には、表示部１２上で部
品Ｃの部品外形と区間ｃ２−ｄのラットネストとがエラ
ー表示される。
因してロードピンｃ２（最遠端ロードピン）から終端抵
抗ピンｄまでの配線長Ｌｒが終端抵抗分岐長についての
制限に違反することとなる場合には、表示部１２上で部
品Ｃの部品外形と区間ｃ２−ｄのラットネストとがエラ
ー表示される。
【００２９】以上、本発明の一実施形態について説明し
てきたが、本発明はこのような実施の形態に限定される
ことなく、本発明の原理に準ずる各種の実施の形態を含
む。
てきたが、本発明はこのような実施の形態に限定される
ことなく、本発明の原理に準ずる各種の実施の形態を含
む。
【００３０】
【発明の効果】以上説明したように、本発明のプリント
基板部品配置処理方式によれば、一筆配線条件を満足さ
せての配置配線を容易に行うことができ、かつ部品配置
時に配線条件違反の検出もれを防止できるため、配線処
理時に配線条件を満足させるための部品配置位置の変更
を行う設計の後戻りや、配線条件違反による誤動作を防
止して設計品質を保証することができる。
基板部品配置処理方式によれば、一筆配線条件を満足さ
せての配置配線を容易に行うことができ、かつ部品配置
時に配線条件違反の検出もれを防止できるため、配線処
理時に配線条件を満足させるための部品配置位置の変更
を行う設計の後戻りや、配線条件違反による誤動作を防
止して設計品質を保証することができる。
【図１】本発明の一実施形態に係るプリント基板部品配
置処理方式の構成を示すブロック図である。
置処理方式の構成を示すブロック図である。
【図２】本発明の一実施形態に係るプリント基板部品配
置処理方式の動作を説明するためのフローチャートであ
る。
置処理方式の動作を説明するためのフローチャートであ
る。
【図３】本発明の一実施形態に係るプリント基板部品配
置処理方式における一筆配線条件を説明するための回路
図例を示す図である。
置処理方式における一筆配線条件を説明するための回路
図例を示す図である。
【図４】本発明の一実施形態に係るプリント基板部品配
置処理方式における回路部品の部品配置及び部品ピン間
の接続を示すラットネストの表示例を示す図である。
置処理方式における回路部品の部品配置及び部品ピン間
の接続を示すラットネストの表示例を示す図である。
１１ データ記憶装置 １２ 表示部 １３ 入出力装置 １４ 配置処理機構 １５ 中央演算処理装置 ２１ 一筆配線条件抽出手段 ２２ 配線条件違反検出手段 ２３ 配置エラー表示手段
Claims (4)
- 【請求項１】回路部品の接続ピン間の論理的接続を示す
回路図情報と回路部品の外形及び接続ピン位置を含む部
品情報とを基にしてプリント基板に搭載する回路部品の
配置を行うプリント基板部品配置処理方式において、 前記回路図情報と前記部品情報とから一筆配線条件を抽
出する抽出手段と、前記抽出 手段により抽出された一筆配線条件の指定され
ているネットにおける所定のピン間の長さを回路部品の
配置位置を基にしてそれぞれ仮想配線長で算出し、該算
出された仮想配線長が配線条件に違反しているか否かを
検出する検出手段と、前記検出 手段により検出された違反区間のラットネスト
と該違反区間の当該部品外形をエラー表示する手段と、 を含むことを特徴とするプリント基板部品配置処理方
式。 - 【請求項２】回路部品の接続ピン間の論理的接続を示す
回路図情報と回路部品の外形及び接続ピン位置を含む部
品情報と回路部品の配置位置情報とを記憶するデータ記
憶装置と、 該データ記憶装置に記憶された前記各情報を基にしてプ
リント基板に搭載する回路部品の配置を行う配置処理手
段と、 表示部と、 前記データ記憶装置に記憶された前記各情報を前記表示
部に所定の形式で表示する入出力装置と、 を含み、 前記配置処理手段が、前記回路図情報と前記部品情報を
基にして一筆配線条件を抽出する一筆配線条件抽出手段
と、前記一筆配線条件抽出手段で抽出された 一筆配線条件の
指定されているネットにおける所定のピン間の長さを回
路部品の配置位置を基にしてそれぞれ仮想配線長で算出
すると共に、該算出された仮想配線長が配線条件に違反
しているか否かを検出する配線条件違反検出手段と、前記配線条件違反検出手段で 検出された配置エラー箇所
を、前記入出力装置を介して前記表示部に表示する配置
エラー表示手段と、を備えた ことを特徴とするプリント基板部品配置処理方
式。 - 【請求項３】回路部品の接続ピン間の論理的接続を示す
回路図情報と回路部品の外形及び接続ピン位置を含む部
品情報とを基にしてプリント基板に搭載する回路部品の
配置を行うプリント基板部品配置処理方式において、前記回路図情報と前記部品情報とから一筆配線条件を抽
出する抽出手段と 、前記抽出手段により抽出された 一筆配線条件の指定され
ているネットにおける所定のピン間の長さとして、ソー
スピンから終端抵抗ピンまでの長さ、前記ソースピンに
最も近い最近端ロードピンから前記終端抵抗ピンまでの
長さ、及び前記ソースピンから最も遠い最遠端ロードピ
ンから前記終端抵抗ピンまでの長さを、回路部品の配置
位置を基にしてそれぞれ仮想配線長で算出し、該算出さ
れた仮想配線長が配線条件に違反しているか否かを検出
する検出手段と、前記検出手段により検出された違反区間のラットネスト
と該違反区間の当該部品外形をエラー表示する手段と 、を含む ことを特徴とするプリント基板部品配置処理方
式。 - 【請求項４】前記配線条件違反検出手段が、回路部品の
配置位置を基にして一筆配線条件が指定されているネッ
トのソースピンから終端抵抗ピンまでの長さである主幹
長、ソースピンに最も近い最近端ロードピンから終端抵
抗ピンまでの長さである分岐長、及び、ソースピンから
最も遠い最遠端ロードピンから終端抵抗ピンまでの長さ
である終端抵抗分岐長を、それぞれ仮想配線長で算出
し、算出された仮想配線長が配線条件に違反しているか
否かを検出する、ことを特徴とする請求項２記載のプリ
ント基板部品配置処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8028628A JP2932998B2 (ja) | 1996-01-23 | 1996-01-23 | プリント基板部品配置処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8028628A JP2932998B2 (ja) | 1996-01-23 | 1996-01-23 | プリント基板部品配置処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09198429A JPH09198429A (ja) | 1997-07-31 |
| JP2932998B2 true JP2932998B2 (ja) | 1999-08-09 |
Family
ID=12253827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8028628A Expired - Fee Related JP2932998B2 (ja) | 1996-01-23 | 1996-01-23 | プリント基板部品配置処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2932998B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5807687B2 (ja) * | 2014-01-08 | 2015-11-10 | 富士通株式会社 | 設計支援装置、設計支援方法及びプログラム |
-
1996
- 1996-01-23 JP JP8028628A patent/JP2932998B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09198429A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2932998B2 (ja) | プリント基板部品配置処理方式 | |
| US20080313584A1 (en) | Logic verification method | |
| JPH0561931A (ja) | シミユレーシヨン装置 | |
| CN107449385A (zh) | 一种零件位号的间距检测方法及装置 | |
| JP2000020573A (ja) | プリント基板配線処理システム及び方法 | |
| CN101499137B (zh) | 一种诊断胶片的打印方法和装置 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JP3605822B2 (ja) | プリント配線基板のジャンパ布線方法および装置 | |
| CN108896548A (zh) | 图文检测设备，方法及装置，存储介质，电子装置 | |
| CN110688036B (zh) | 一种web界面缺陷关联内容位置变化的展示方法 | |
| JP3000715B2 (ja) | 対話形部品配置設計方式 | |
| JPH0736953A (ja) | 論理シミュレーション結果解析装置 | |
| US20210031629A1 (en) | Evaluation apparatus for display arbitration control and generation apparatus for rule definition file | |
| JP2720799B2 (ja) | 回路図のｃａｄ入力システムにおける空きゲート処理方法 | |
| JP2795332B2 (ja) | ループ処理誤り検出装置 | |
| JPH118313A (ja) | レイアウト検証装置及びレイアウト検証方法 | |
| CN116301679A (zh) | 一种故障检测方法、装置、设备及介质 | |
| JP3179388B2 (ja) | 情報処理装置の診断回路および診断方法 | |
| JPH039476A (ja) | プルアップ素子洩れ検出方式 | |
| JPH039479A (ja) | 会話型印刷配線板設計装置 | |
| JPS6195457A (ja) | 診断処理方式 | |
| JP3428235B2 (ja) | 自己監視装置並びに自己監視方法 | |
| JP4008643B2 (ja) | プリント配線板設計装置の動作方法 | |
| JPH09218285A (ja) | 原子力プラントの監視装置および運転データ設定方法 | |
| CN117556306A (zh) | 一种多类型号码格式检验方法、系统、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |