JP2932968B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2932968B2
JP2932968B2 JP7121133A JP12113395A JP2932968B2 JP 2932968 B2 JP2932968 B2 JP 2932968B2 JP 7121133 A JP7121133 A JP 7121133A JP 12113395 A JP12113395 A JP 12113395A JP 2932968 B2 JP2932968 B2 JP 2932968B2
Authority
JP
Japan
Prior art keywords
layer
type
cladding layer
semiconductor device
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7121133A
Other languages
English (en)
Other versions
JPH08316219A (ja
Inventor
健太郎 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7121133A priority Critical patent/JP2932968B2/ja
Publication of JPH08316219A publication Critical patent/JPH08316219A/ja
Application granted granted Critical
Publication of JP2932968B2 publication Critical patent/JP2932968B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に2段メサ構造あるいは複数の段メサ構造を有
する半導体装置の製造方法に関する。
【0002】
【従来の技術】従来の2段メサ構造を持つ半導体装置の
製造方法を図3を用いて説明する。Si基板30上の所
定の位置に保護膜31を設けて窓開けを行う(図3
(a))。次にエッチング液を用いてSi基板30を所
定の深さまでエッチングを行う(図3(b))。この
後、2段メサにする場所の保護膜31のストライプ幅を
部分的に狭くして残りの保護膜31を取り除く(図3
(c))。再びエッチング液でエッチングを行うことに
より保護膜31直下の部分以外がエッチングされ2段メ
サ形状が得られる。
【0003】
【発明が解決しようとする課題】従来の2段メサを有す
る半導体装置の製造方法では、保護膜形成、露光、現
像、保護膜除去を2回にわけておこなわなければなら
ず、工程が複雑化していた。また保護膜除去をフォトリ
ソグラフィでおこなう場合には1回目の除去と2回目の
除去での位置合わせのズレなどからメサが左右対称にな
らないという問題点があった。
【0004】本発明の目的は、2段メサ構造を有する半
導体装置の製造方法において、1回の保護膜除去で簡便
に左右対称な2段メサ構造を形成する方法を提供するこ
とにある。
【0005】
【0006】
【課題を解決するための手段】 本発明の半導体装置の製
造方法は、 半導体基板上に(Aly Ga1-yw In
1-w P層と(AlX Ga1-Xz In1-z P層
(0.7≧x≧y≧0.5、0.6≧z,w≧0.4)
を続いて積層させ、マスクを形成した後に臭化水素酸と
水の混合液でエッチングを行うことを特徴とする。
【0007】
【作用】化合物半導体層はその組成比によってエッチン
グ液によるエッチングレートが異なる。本発明では半導
体基板上に各層の組成比が異なり、かつ各層のエッチン
グレートが順に大きくなるように化合物半導体層を連続
して積層させ、マスクを形成した後に前記化合物半導体
層のエッチングを行うことにより2段メサ構造あるいは
複数の段メサ構造を有する半導体装置を作製している。
ここで段メサを形成するための化合物半導体層の一例と
してAlGaInP層を用いて説明する。
【0008】(Als Ga1-s t In1-t Pにおいて
0.7≧s≧0.5、0.6≧t≧0.4の範囲では
(001)面に積層されたAlGaInP結晶を臭化水
素酸と水の混合溶液により23℃でエッチングしたとき
の深さ方向及び横方向のエッチング速度はほぼ以下の式
に従う。
【0009】深さ方向のエッチング速度:Vd(μm /
min)=13.8139×s×u−4.56084×
u+6.30373×u+2.046188 横方向のエッチング速度:Vs(μm /min)=−
0.395×s×u+0.237×s+0.7179×
u−0.30784 ここで、uは臭化水素水の体積を臭化水素酸と水の合計
の体積で割った値である。例えば、s=0.5、t=
0.5、u=0.4のときには Vd=0.00756(μm /min)、Vs=0.0
1882(μm /min)、 s=0.7、t=0.5、u=0.4のときには Vd=0.2(μm /min)、Vs=0.03462
(μm /min)となる。
【0010】このようにAlGaInP結晶の組成、及
びエッチング液の組成によって深さ方向及び横方向のエ
ッチング速度が変化する。したがって、半導体基板上に
組成が0.7≧x≧y≧0.5、0.6≧z,w≧0.
4であるような(Alx Ga1-x z In1-z P層とそ
れより基板側に位置する(Aly Ga1-y w In1- w
P層が連続した層構造を臭化水素酸と水の混合溶液によ
りエッチングしたときにできるメサ構造は2段メサとな
り、その形状はx,y及びエッチング液の組成によって
変えることができる。
【0011】(Alx Ga1-x z In1-z P層と(A
y Ga1-y w In1-w P層をウェットエッチングす
る時のエッチング速度の違いを利用して、2段メサ構造
を形成しているため、保護膜除去を2回に分けておこな
う必要がなく、工程を少なくできる。また、1回のフォ
トリソグラフィだけで2段メサを形成できるので、メサ
の左右非対称の原因となっていた2回に分けられた保護
膜の形成を行うことがないので、位置合わせズレを避け
ることができ左右非対称のないメサ構造を有する半導体
装置を形成することができる。
【0012】
【実施例】本発明の半導体装置の製造方法の実施例とし
て半導体レーザを用いて説明する。
【0013】図1は本発明の一実施例で、AlGaIn
P赤色半導体レーザを製作する工程の一部である。まず
MOVPEエピタキシャル成長により、n型GaAs基
板21上にn型AlGaInPクラッド層12、多重量
子井戸活性層13、p型(Al0.5 Ga0.5 0.5 In
0.5 P内側クラッド層14(厚さ0.8μm )、p型
(Al0.7 Ga0.3 0.5 In0.5 P外側クラッド層1
5(厚さ0.6μm )、p型GaAsコンタクト層16
を積層した(図1(a))。
【0014】次にフォトリソグラフィにより形成したS
iO2 マスク17を保護膜としてGaAsコンタクト層
16をリン酸:30%の過酸化水素水:水の割合を1:
1:10とした混合液を用いてエッチングした(図1
(b))。
【0015】さらに臭化水素酸と水が2:3の混合溶液
をエッチング液として、23℃の条件下でp型(Al
0.7 Ga0.3 0.5 In0.5 P外側クラッド層15とp
型(Al0.5 Ga0.5 0.5 In0.5 P内側クラッド層
14を52分間エッチングした(図1(c))。
【0016】このときp型(Al0.5 Ga0.5 0.5
0.5 P内側クラッド層14とp型(Al0.7
0.3 0.5 In0.5 P外側クラッド層15のエッチン
グ速度の違いによりメサ形状は図1(c)に示すように
2段メサ構造となる。
【0017】また図2は本発明のもう一つの実施例であ
る。まずMOVPEエピタキシャル成長により、n型G
aAs基板21上にn型AlGaInPクラッド層2
2、多重量子井戸活性層23、p型(Al0.5
0.5 0.5 In0.5 P内側クラッド層24(厚さ0.
8μm )、p型(Al0.7 Ga0.3 0.5 In0.5 P外
側クラッド層25(厚さ0.6μm )、p型GaAsコ
ンタクト層26を積層した(図2(a))。
【0018】次にフォトリソグラフィにより形成したS
iO2 マスク27を保護膜としてGaAsコンタクト層
をリン酸:30%の過酸化水素水:水の割合を1:1:
10とした混合液エッチングした(図2(b))。
【0019】さらに臭化水素酸と水が3:2の混合溶液
をエッチング液として、23℃の条件下でp型(Al
0.7 Ga0.3 0.5 In0.5 P外側クラッド層25とp
型(Al0.5 Ga0.5 0.5 In0.5 P内側クラッド層
24を3分45秒間エッチングした(図2(c))。
【0020】このときできるメサ構造は図2(c)に示
すように2段メサ構造となるが、その形状は図1に示す
実施例1の場合とは大きく異なっている。これはエッチ
ング液として用いた臭化水素酸と水の混合溶液の組成が
図1の場合と違うためである。
【0021】このようにエッチング液の組成を変えるこ
とにより、2段メサの形状を変化させることができる。
また、実施例には内側クラッド層として(Al0.5 Ga
0.50.5 In0.5 P、外側クラッド層として(Al
0.7 Ga0.3 0.5 In0.5 Pを用いたが、これら内側
クラッド層及び外側クラッド層の組成を変えることによ
っても、2段メサの形状を変化させることができる。
【0022】上述の方法により、1回の保護膜除去で、
2段メサ構造を形成することができた。特に2段メサ構
造を用いたセルフパルセーションレーザの製造に有効で
ある。
【0023】本実施例では2段メサ構造で2つの異なる
組成比の化合物半導体層を用いた例を説明したが、組成
比の異なる複数化合物半導体層を用いれば複数の段メ
サを形成することができる。
【0024】また本実施例では化合物半導体層としてA
lGaInPを用いたがこれに限られるものではなくA
lGaAsでも可能である。この場合、エッチング液と
して組成比によりエッチングレートが異なるものを用い
る。
【0025】また半導体装置の一例として半導体レーザ
を用いたが、これに限らず他の化合物半導体素子にも適
用できる。
【0026】
【発明の効果】本発明の半導体装置の製造方法により、
保護膜削除を2回に分けて行う必要が無く工程を簡略化
できる。また1回の保護膜削除で簡便に左右対称な2段
メサを形成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す製造工程図であ
る。
【図2】本発明の第2の実施例を示す製造工程図であ
る。
【図3】従来の2段メサ構造の製造工程図である。
【符号の説明】
11 n型GaAs基板 12 n型AlGaInPクラッド層 13 多重量子井戸活性層 14 p型(Al0.5 Ga0.5 0.5 In0.5 P内側ク
ラッド層 15 p型(Al0.7 Ga0.3 0.5 In0.5 P外側ク
ラッド層 16 p型GaAsコンタクト層 17 SiO2 21 n型GaAs基板 22 n型AlGaInPクラッド層 23 多重量子井戸活性層 24 p型(Al0.5 Ga0.5 0.5 In0.5 P内側ク
ラッド層 25 p型(Al0.7 Ga0.3 0.5 In0.5 P外側ク
ラッド層 26 p型GaAsコンタクト層 27 SiO2 30 Si基板 31 保護膜

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に(Aly Ga1-yw
    In1-w P層と(AlX Ga1-Xz In1-z P層
    (0.7≧x≧y≧0.5、0.6≧z,w≧0.4)
    を続いて積層させ、マスクを形成した後に臭化水素酸と
    水の混合液でエッチングを行うことを特徴とする半導体
    装置の製造方法。
JP7121133A 1995-05-19 1995-05-19 半導体装置の製造方法 Expired - Fee Related JP2932968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7121133A JP2932968B2 (ja) 1995-05-19 1995-05-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7121133A JP2932968B2 (ja) 1995-05-19 1995-05-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08316219A JPH08316219A (ja) 1996-11-29
JP2932968B2 true JP2932968B2 (ja) 1999-08-09

Family

ID=14803697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7121133A Expired - Fee Related JP2932968B2 (ja) 1995-05-19 1995-05-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2932968B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616978A (zh) * 2014-12-31 2015-05-13 国家电网公司 一种碳化硅功率器件终端结构的制作方法
WO2023053404A1 (ja) * 2021-09-30 2023-04-06 住友大阪セメント株式会社 光導波路素子及びそれを用いた光変調デバイス並びに光送信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176122A (ja) * 1985-01-31 1986-08-07 Fujitsu Ltd 半導体装置の製造方法
JPS62199021A (ja) * 1986-02-26 1987-09-02 Fujitsu Ltd 半導体装置の製造方法
JPS6419731A (en) * 1987-07-15 1989-01-23 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH08316219A (ja) 1996-11-29

Similar Documents

Publication Publication Date Title
JP2958084B2 (ja) メサ型半導体基体の製造方法
US5227015A (en) Method of fabricating semiconductor laser
JPH0677205A (ja) 化合物半導体の微細構造形成方法
JP3474917B2 (ja) 半導体装置の製造方法
JP2932968B2 (ja) 半導体装置の製造方法
JP3007928B2 (ja) 光半導体素子の製造方法
JP2767676B2 (ja) 化合物半導体の微細構造形成方法
JP2002057142A (ja) 化合物半導体装置の製造方法
JP2624450B2 (ja) 量子細線構造の製造方法
JP2737477B2 (ja) 半導体レーザの製造方法
JP4350227B2 (ja) 半導体結晶成長方法
JPS63209189A (ja) 半導体レ−ザの製造法
KR20020055475A (ko) 이종 단결정박막의 접합 및 덧성장방법
JP3215504B2 (ja) 半導体発光装置の製造方法、及び半導体発光装置
JPH09153657A (ja) 半導体レーザの製造方法
KR100674835B1 (ko) 다파장 반도체 레이저 제조방법
JP2525776B2 (ja) 半導体装置の製造方法
JPH10253846A (ja) 光源素子の埋没ヘテロ構造製造用マスク及びこれを利用した光源素子の製造方法
JPH04229682A (ja) 半導体レーザの製造方法
JP2001177183A (ja) 半導体レーザの製造方法
JPH05275356A (ja) Iii−v族化合物半導体薄膜選択成長形成用マスク及びそれを用いたiii−v族化合物半導体薄膜選択成長形成法
JPH0529708A (ja) 半導体レーザ装置及びその製造方法
JPH05234982A (ja) 化合物半導体基板のエッチング方法
JPH06188507A (ja) 量子細線半導体レーザおよびその製造方法
JPH0236531A (ja) 半導体素子作製方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990427

LAPS Cancellation because of no payment of annual fees