JP2932123B2 - アーク溶接用制御装置 - Google Patents

アーク溶接用制御装置

Info

Publication number
JP2932123B2
JP2932123B2 JP8251492A JP8251492A JP2932123B2 JP 2932123 B2 JP2932123 B2 JP 2932123B2 JP 8251492 A JP8251492 A JP 8251492A JP 8251492 A JP8251492 A JP 8251492A JP 2932123 B2 JP2932123 B2 JP 2932123B2
Authority
JP
Japan
Prior art keywords
signal
current
output
control
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8251492A
Other languages
English (en)
Other versions
JPH05277730A (ja
Inventor
幹治 鈴木
和隆 伊藤
由起男 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP8251492A priority Critical patent/JP2932123B2/ja
Publication of JPH05277730A publication Critical patent/JPH05277730A/ja
Application granted granted Critical
Publication of JP2932123B2 publication Critical patent/JP2932123B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Arc Welding Control (AREA)
  • Generation Of Surge Voltage And Current (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアーク溶接を行う装置に
関するものであり、特にアーク電流をほぼ一定値に制御
するアーク溶接用制御装置に関する。
【0002】
【従来の技術】母材と溶接棒もしくはスタッドの間にア
ークを発生させ、これらの部材を溶融し、溶着を行うア
ーク溶接において、そのアーク電流を一定に制御するこ
とは溶接の品質管理においても重要な要素である。つま
り、アーク電流を一定とすることにより部材の溶融量を
一定とし、熱影響部の大きさや残留応力を安定化するこ
とにより、溶接部品の品質安定化が図られるのである。
【0003】このアーク電流を制御する方法として、従
来のアーク溶接制御装置は溶接電流の制御回路にサイリ
スタを用いた位相制御方式や、トランジスタスイッチン
グ素子を用いたパルス幅変調方式などを採用している。
【0004】図3に示すように、前者の位相制御方式は
サイリスタに両端にかかる交流電圧(E(t)) が正のと
き所定の位相(φ)から電圧が0になるまでの間電流を
流し、この位相を制御することにより溶接電流の制御を
行っている。したがって、溶接電流を制御するにあたっ
て不可変動に対する応答時間が少なくとも1/2周期か
かり、図4のaに示すような溶接電流立上がり時の不安
定や、bに示すようなオーバーシュートを発生させ、チ
リや溶接抜けといった溶接品質にかかわる問題を生じさ
せ、また過電流が流れることにより溶接回路の各回路素
子を損傷する場合がある。また、周期ごとに断続的に電
流が流れ、このためリップルcが発生する。このリップ
ルは一時的に溶接電流が減少するものであり、このため
アーク柱の伸縮が発生し、冷え現象を招き溶接品質に悪
影響を及ぼす。
【0005】後者のパルス幅変調方式によれば、前記問
題点をかなりの程度に改善することができる。これは図
5に示すように所定の周期Tごとに制御を行うものであ
り、まず制御電流所定値I11を設定し、時間t11から前
記所定値I11に電流が達するまでこれを増加させ、所定
値I11に達した後は所定周期が経過するまで(t12)電
流値を減少させる。そして、再び電流を増加させる。前
述したサイリスタ位相制御方式によれば電圧が負になる
区間(N)つまり電流が流せない時間帯が生じこれがリ
ップルを生じさせる原因となっていたが、このパルス幅
変調方式によれば電流が流れない時間を減少させること
ができ、リップルの発生を抑止することができる。
【0006】
【発明が解決しようとする課題】しかし従来のパルス幅
変調方式によれば、図5に示す時刻t12からt13の区間
で示されるような電流の急激な減少には対応できず、リ
ップルが発生してしまう。したがって、アーク柱の伸縮
による冷え現象の発生を完全に除去することはできない
という問題があった。
【0007】本発明は前述の問題点を解決するためにな
されたものであり、アーク電流を高精度に制御すること
により発生するアーク柱を安定させ、これにより溶接品
質の安定化を実現できるアーク溶接用制御装置を提供す
ることを目的とする。
【0008】
【課題を解決するための手段】前述の目的を達成するた
めに、請求項1にかかるアーク溶接用制御装置は、溶接
主回路に流れる溶接電流を制御する制御素子と、前記溶
接電流を検出する溶接電流検出手段と、前記溶接電流の
制御目標値であるしきい値信号を発生するしきい値信号
発生手段と、前記溶接電流と前記しきい値信号発生手段
の発生するしきい値とを比較し、前記溶接電流のほうが
大きい場合にはリセット信号を出力し、それ以外の場合
は電流開始信号を出力する比較手段と、前記リセット信
号が出力されている場合には前記溶接電流の制御を行う
制御素子をOFF作動させ、前記電流開始信号が出力さ
れている場合には前記制御素子をON作動させる制御手
段とを含んでいる。
【0009】そして、前記制御手段は、前記比較手段か
ら電流開始信号が出力された場合には、第一ON信号を
出力し、前記リセット信号が出力された場合には前記第
一ON信号を解除する回路であって、前記第一ON信号
が連続して出力される時間の最大値が設定されているO
N時間制限回路と、前記比較手段から電流開始信号が出
力された場合には、所定の遅延時間が経過してから第二
ON信号を出力し、前記リセット信号が出力された場合
には速やかに前記第二ON信号を解除するOFF時間確
保回路と、前記第一ON信号と、前記第二ON信号と、
前記電流開始信号との3つの信号の論理積をとり、前記
3つの信号が全て出力されている場合にのみ前記制御素
子をON作動させる制御素子駆動信号を出力する出力ア
ンド回路とを備えている。
【0010】さらには、請求項2にかかるアーク溶接用
制御装置として、溶接主回路に流れる溶接電流を制御す
る制御素子と、前記溶接電流を検出する溶接電流検出手
段と、前記溶接電流の制御目標値であるしきい値信号で
あって、高しきい値信号と低しきい値信号との二種のし
きい値信号のいずれか一方を、現在の制御状況に応じて
発生するしきい値信号発生手段と、前記溶接電流と前記
しきい値信号発生手段の発生するしきい値とを比較し、
前記溶接電流のほうが大きい場合にはリセット信号を出
力し、それ以外の場合は電流開始信号を出力する比較手
段と、前記リセット信号が出力されている場合には前記
溶接電流の制御を行う制御素子をOFF作動させ、前記
電流開始信号が出力されている場合には前記制御素子を
ON作動させる制御手段とを含んでいる。
【0011】そして、前記しきい値信号発生手段は、前
記制御素子がOFF作動されている場合は低しきい値信
号を出力し、前記制御素子がON作動されている場合は
高しきい値信号を出力し、前記溶接電流は前記低しきい
値電流と高しきい値電流との間の電流値に設定制御して
いる。
【0012】さらに前記制御手段は、前記比較手段から
電流開始信号が出力された場合には、第一ON信号を出
力し、前記リセット信号が出力された場合には前記第一
ON信号を解除する回路であって、前記第一ON信号が
連続して出力される時間の最大値が設定されているON
時間制限回路と、前記比較手段から電流開始信号が出力
された場合には、所定の遅延時間が経過してから第二O
N信号を出力し、前記リセット信号が出力された場合に
は速やかに前記第二ON信号を解除するOFF時間確保
回路と、前記第一ON信号と、前記第二ON信号と、前
記電流開始信号との3つの信号の論理積をとり、前記3
つの信号が全て出力されている場合にのみ前記制御素子
をON作動させる制御素子駆動信号を出力する出力アン
ド回路とを備えている。
【0013】
【作用】本発明は以上のような構成を有しており、溶接
電流を目標電流値付近に確実に制御し、さらに前記制御
素子のON作動時間の最大値は、前記ON時間制限回路
に設定されている時間によって制限され、前記制御素子
のOFF作動時間の最小値は、前記OFF時間確保回路
に設定されている遅延時間によって制限される。
【0014】
【実施例】以下、図面に従い本発明にかかるアーク溶接
用制御装置の好適な実施例を説明する。
【0015】図1は本発明にかかるアーク溶接用制御装
置の制御回路を示す図である。溶接を行うときのアーク
柱を発生させる溶接電流が流れる溶接主回路1は制御ト
ランジスタ11によりその電流のON/OFFが制御さ
れ、またこの溶接電流を検出するために溶接電流検出手
段が備えられており、この検出手段は溶接主回路1に近
接配置されるコイル21と積分器22により構成され
る。この溶接電流検出器2は溶接主回路1の電流の変化
をコイルにより検出し、これを積分器22により積分す
ることにより現在の溶接電流を検出するものである。こ
のように溶接主回路1に直接電流検出手段を設けずに、
コイル21を介して検出することにより、大きな電流の
流れる溶接主回路1に各種の電気素子(この場合電流計
など)を設ける必要がなく、高価な電気素子を使用する
ことを回避している。
【0016】溶接電流を目標の電流値に安定させるため
に設けられたのがしきい値信号発生器3であり、溶接主
回路1に流れる電流の制御上限値と下限値の電流量に各
々相当する、高しきい値信号と低しきい値信号を発生す
る。そして、前記制御トランジスタ11がON状態のと
きには高しきい値信号を発生し、OFF状態のときには
低しきい値信号を発生するよう構成されている。
【0017】そして、前記溶接電流検出器2としきい値
信号とを比較器4により比較する。前記しきい値信号よ
り前記溶接電流検出器2の検出信号が大きい場合、リセ
ット信号104を出力し、それ以外の場合は電流開始信
号104´を出力する。
【0018】前述の比較器4および現在の制御状況、つ
まり制御トランジスタのON/OFFの状況に応じて、
制御回路5により前記制御トランジスタ11のON/O
FF制御が行われ溶接電流の制御が行われる。主制御装
置51により溶接を行うことを指示する制御ON信号1
01が送出されるとフリップフロップ52のT端子にこ
の信号が入力される。また、前記比較器4から電流開始
信号もしくはリセット信号がフリップフロップ52のR
端子に入力される。フリップフロップ52は制御ON信
号101と前記電流開始信号104´が入力されると、
第一ON信号102が送出される。また、比較器4より
リセット信号104´が送出されると直ちに第一ON信
号の送出を中止し、さらにはリセット信号104´が入
力されない場合においても所定時間経過した場合にも第
一ON信号の送出を中止する。
【0019】比較器4の出力104,104´はフリッ
プフロップ52の他にOFF時間確保回路53に入力さ
れる。このOFF時間入力回路53は比較器よりの電流
開始信号104を第二ON信号として出力する回路であ
るが、リセット信号104´が電流開始信号104に変
化したときに直ちに第二ON信号を送出するのではな
く、所定の送れ時間をもってこれを送出する回路であ
る。これにより急激なスイッチングにより各回路素子、
特に制御トランジスタ11が破壊しないように一定のO
FF時間を確保している。
【0020】前記制御ON信号101、前記第一ON信
号102および第二ON信号105の論理積をとるAN
D回路54,55が設けられている。このAND回路の
出力が制御信号106であり、この制御信号によって制
御トランジスタ11の制御が行われる。また、この制御
信号106により現在の制御状況をしきい値信号発生器
3にて判断し、これに応じた制御を行っている。すなわ
ち、しきい値信号発生器3においては制御信号106が
送出されているときには前述の高しきい値を発生し、制
御信号106が送出されていないときには前述の低しき
い値信号を発生する。
【0021】また主制御装置51は前記比較器4の出力
より、制御状況を判断し制御ON信号の送出を制御す
る。すなわち、溶接を行う指示がなされ、比較器4が電
流開始信号を送出している場合に制御ON信号101が
送出され、リセット信号が送出された場合には制御ON
信号101は送出されない。
【0022】以上の回路により実際の制御状況を図2に
て説明する。図2のグラフは横軸は時間t、縦軸は溶接
電流Iである。制御目標電流をI0 とし所定の制御幅Δ
Iをもって、この間に溶接電流Iを制御する。つまり電
流上限値I1 (=I0 +ΔI)、電流下限値I2 (=I
0 −ΔI)の間で制御される。時刻t1 で電流下限値I
2 であった制御電流Iはこれを溶接電流検出器2により
検出され、またしきい値信号発生器3は低しきい値信号
を発生している。ここでは下限しきい値より実際の電流
は低い値であるので比較器4からは電流開始信号104
を送出する。そして主制御装置51も制御ON信号10
1を送出し、これによりフリップフロップ52は第1O
N信号102を送出する。そして、電流開始信号10
4、制御ON信号101および第二ON制御信号105
により制御信号106はONとなり、制御トランジスタ
11をON制御する。これによって、溶接電流が流れ続
け上限値I1 に達する。このときすでにしきい値信号発
生器3の発生するしきい値は上限値となっており、これ
に相当する電流に溶接電流が達すると比較器4はリセッ
ト信号104´を送出する。これにより第一ON信号が
出力されなくなり、また、第二ON信号も直ちに送出さ
れなくなる。したがって、制御信号106は送出されな
くなり、制御トランジスタ11がOFFとなる。また、
しきい値信号発生器3により発生されるしきい値が低し
きい値となる。これと同時に主制御装置51はリセット
信号104´により制御ON信号101の送出を中止す
る。
【0023】このように制御トランジスタ11がOFF
となると溶接電流は徐々に減少し、下限値I2 に達し、
下限値I2 より溶接電流が低くなるのが判断され、比較
器4が再び電流開始信号104を送出し、制御信号10
6が送出される。ただし、このときOFF時間確保回路
53の出力は所定の時間遅れて送出され、したがって、
制御信号106も遅れ時間を伴い送出される。これは、
急激にON/OFFを繰り返すと各回路素子に悪影響を
与え破損することを防止するために設けられている。
【0024】さらに、前記フリップフロップ回路52
は、第一ON信号を所定時間以上連続して出力しないよ
う構成されており、これによって、回路および装置に何
らかの異常が発生した場合に溶接電流が流れ続けること
を防止している。
【0025】また、実際の応用例として、しきい値信号
発生器3で発生する高しきい値信号と低しきい値信号を
等しくしても、制御系の時間遅れのため、正常に制御を
行うことができる。
【0026】
【発明の効果】以上のように本発明によればリップルの
ほとんどない安定した電流を供給できるのでアークの旬
宿による冷え現象が発生せず、溶接品質の安定化が図れ
る。また、所定時間以上に溶接電流が流れないよう構成
したこと、制御信号のOFF時間が所定時間確保されて
いることから各回路素子が破損することがない。
【図面の簡単な説明】
【図1】本発明にかかるアーク溶接用制御装置の好適な
実施例の回路構成を示す図である。
【図2】本実施例の溶接電流の制御を説明する図であ
る。
【図3】従来装置の制御方法に関する説明図である。
【図4】従来装置におけるの溶接電流の変化を示す図で
ある。
【図5】その他の従来装置の制御方法を説明する図であ
る。
【符号の説明】 1 溶接主回路 2 溶接電流検出回路 3 しきい値信号発生器 4 比較器 5 制御回路 11 制御トランジスタ 52 フリップフロップ(時間制限回路) 53 OFF時間確保回路 54,55 AND回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西脇 由起男 愛知県西春日井郡西春町大字徳重字御宮 前一 株式会社名古屋電元社内 (56)参考文献 特開 昭57−142769(JP,A) 特開 昭61−33769(JP,A) 特開 昭57−171577(JP,A) 特開 昭51−103836(JP,A) 特開 昭56−86688(JP,A) 特開 昭58−84676(JP,A) 特公 昭52−10649(JP,B2) (58)調査した分野(Int.Cl.6,DB名) B23K 9/073 550

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】溶接主回路に流れる溶接電流を制御する制
    御素子と、 前記溶接電流を検出する溶接電流検出手段と、 前記溶接電流の制御目標値であるしきい値信号を発生す
    るしきい値信号発生手段と、 前記溶接電流と前記しきい値信号発生手段の発生するし
    きい値とを比較し、前記溶接電流のほうが大きい場合に
    はリセット信号を出力し、それ以外の場合は電流開始信
    号を出力する比較手段と、 前記リセット信号が出力されている場合には前記溶接電
    流の制御を行う制御素子をOFF作動させ、前記電流開
    始信号が出力されている場合には前記制御素子をON作
    動させる制御手段と、 を含み、 前記制御手段は、 前記比較手段から電流開始信号が出力された場合には、
    第一ON信号を出力し、前記リセット信号が出力された
    場合には前記第一ON信号を解除する回路であって、前
    記第一ON信号が連続して出力される時間の最大値が設
    定されているON時間制限回路と、 前記比較手段から電流開始信号が出力された場合には、
    所定の遅延時間が経過してから第二ON信号を出力し、
    前記リセット信号が出力された場合には速やかに前記第
    二ON信号を解除するOFF時間確保回路と、 前記第一ON信号と、前記第二ON信号と、前記電流開
    始信号との3つの信号の論理積をとり、前記3つの信号
    が全て出力されている場合にのみ前記制御素子をON作
    動させる制御素子駆動信号を出力する出力アンド回路
    と、 を備え、前記しきい値電流に溶接電流を制御し、さらに
    前記制御素子のON作動時間の最大値は、前記ON時間
    制限回路に設定されている時間によって制限され、前記
    制御素子のOFF作動時間の最小値は、前記OFF時間
    確保回路に設定されている遅延時間によって制限されて
    いることを特徴とするアーク溶接用制御装置。
  2. 【請求項2】溶接主回路に流れる溶接電流を制御する制
    御素子と、 前記溶接電流を検出する溶接電流検出手段と、 前記溶接電流の制御目標値であるしきい値信号であっ
    て、高しきい値信号と低しきい値信号との二種のしきい
    値信号のいずれか一方を、現在の制御状況に応じて発生
    するしきい値信号発生手段と、 前記溶接電流と前記しきい値信号発生手段の発生するし
    きい値とを比較し、前記溶接電流のほうが大きい場合に
    はリセット信号を出力し、それ以外の場合は電流開始信
    号を出力する比較手段と、 前記リセット信号が出力されている場合には前記溶接電
    流の制御を行う制御素子をOFF作動させ、前記電流開
    始信号が出力されている場合には前記制御素子をON作
    動させる制御手段と、 を含み、前記しきい値信号発生手段は、前記制御素子が
    OFF作動されている場合は低しきい値信号を出力し、
    前記制御素子がON作動されている場合は高しきい値信
    号を出力し、前記溶接電流は前記低しきい値電流と高し
    きい値電流との間の電流値に設定制御されるアーク溶接
    用制御装置であって、 前記制御手段は、 前記比較手段から電流開始信号が出力された場合には、
    第一ON信号を出力し、前記リセット信号が出力された
    場合には前記第一ON信号を解除する回路であって、前
    記第一ON信号が連続して出力される時間の最大値が設
    定されているON時間制限回路と、 前記比較手段から電流開始信号が出力された場合には、
    所定の遅延時間が経過してから第二ON信号を出力し、
    前記リセット信号が出力された場合には速やかに前記第
    二ON信号を解除するOFF時間確保回路と、 前記第一ON信号と、前記第二ON信号と、前記電流開
    始信号との3つの信号の論理積をとり、前記3つの信号
    が全て出力されている場合にのみ前記制御素子をON作
    動させる制御素子駆動信号を出力する出力アンド回路
    と、 を備え、前記二種のしきい値電流の間に溶接電流を制御
    し、さらに前記制御素子のON作動時間の最大値は、前
    記ON時間制限回路に設定されている時間によって制限
    され、前記制御素子のOFF作動時間の最小値は、前記
    OFF時間確保回路に設定されている遅延時間によって
    制限されていることを特徴とするアーク溶接用制御装
    置。
JP8251492A 1992-04-03 1992-04-03 アーク溶接用制御装置 Expired - Lifetime JP2932123B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8251492A JP2932123B2 (ja) 1992-04-03 1992-04-03 アーク溶接用制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8251492A JP2932123B2 (ja) 1992-04-03 1992-04-03 アーク溶接用制御装置

Publications (2)

Publication Number Publication Date
JPH05277730A JPH05277730A (ja) 1993-10-26
JP2932123B2 true JP2932123B2 (ja) 1999-08-09

Family

ID=13776638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8251492A Expired - Lifetime JP2932123B2 (ja) 1992-04-03 1992-04-03 アーク溶接用制御装置

Country Status (1)

Country Link
JP (1) JP2932123B2 (ja)

Also Published As

Publication number Publication date
JPH05277730A (ja) 1993-10-26

Similar Documents

Publication Publication Date Title
JPS5823569A (ja) 直流ア−ク溶接装置
JPH01186279A (ja) 消耗電極ガスシールド交流アーク溶接方法及び装置
JP2005066615A (ja) 消耗電極ガスシールドアーク溶接の溶接開始時アーク長制御方法
JP2932123B2 (ja) アーク溶接用制御装置
JP3453934B2 (ja) 放電灯点灯装置
JP2515273B2 (ja) 短絡移行ア−ク溶接方法及びその装置
JPH0156869B2 (ja)
JP2533378B2 (ja) 溶接用スイツチング電源装置
JP3221051B2 (ja) 昇圧チョッパ形直流電源装置
JPH0822797A (ja) 電子ビーム溶接用電源装置
JPH0616944B2 (ja) 短絡移行アーク溶接装置
JP2929663B2 (ja) アーク加工用電源
JP2734067B2 (ja) コイル用電源の制御装置
KR0113227Y1 (ko) 단락 이행형 아크 용접기 구동회로
JPH11192553A (ja) 消耗電極ガスシールドアーク溶接方法及び溶接装置
JPH09191644A (ja) 直流高電圧発生装置
JPH0828978B2 (ja) Pwmインバ−タ
JPH055587B2 (ja)
JPS6313525Y2 (ja)
JP2936779B2 (ja) インバータによる誘導電動機速度制御方法
JP3045798B2 (ja) X線装置
JP3488156B2 (ja) ワイヤボンディング装置用放電良否判定方法及びその装置
WO1993000195A1 (en) Improved pulsed arc welding system
JPS6347552B2 (ja)
KR940006688A (ko) 아크 용접 전원의 출력제어방법 및 장치