JP2925086B2 - プリンタ装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、プリンタ装置に関し、更に具体的には印字
ヘッドに備えられた印字ワイヤにより印字するタイミン
グを検出して調整するシリアルプリンタ装置に関する。

背景技術 従来より、この種のシリアルプリンタ装置として代表
的なものにワイヤドットプリンタ装置があり、これは第
１図に示される構成のものがある。同図において、100
はセントロI/F、101はCPU、102はインタフェースとして
のI/O LSI、103はタイマ回路、104はヘッドドライバ、1
05はワイヤドットヘッド、106は操作スイッチ、107はラ
インフィードモータ、108はスペーシングモータであ
る。この装置においては、CPU101はセントロI/F100を介
して印字データを受信し、この印字データに基づいた制
御信号をI/O LSI102を介してタイマ回路103、ヘッドド
ライバ104、ラインフィードモータ107、スペーシングモ
ータ108へ送出する。ヘッドドライバ104は、CPU101から
受信した制御信号とタイマ回路103から受信した駆動タ
イミング信号とに基づいてワイヤドットヘッド105を駆
動させて印字を行っている。

そして、上記ワイヤドットヘッド105としては、第２
図に示される構成のものがある。同図において、110は
ワイヤドットヘッド105内に複数本備えられた印字ワイ
ヤ（図では２本のみを示す）、111はガイド孔111aを有
する前面カバー、112は印字ワイヤ110を支持するアーマ
チュア、113はアーマチュア112を支持する板ばねであ
る。一方、114はベース板、115はコア115a外周にコイル
115bを巻装させた電磁石、116は永久磁石、117は台板、
118はスペーサ、119はヨーク、120はクランプである。
そして、クランプ120は、ベース板114、永久磁石116、
台板117、スペーサ118、板ばね113、ヨーク119、前面カ
バー111を順に積層させて一体とした状態で、これら各
構成を挾圧保持している。

また、板ばね113の自由端113a側にはアーマチュア112
が支持され、このアーマチュア112の先端部112aには１
本の印字ワイヤ100の基部110aが固着されている。そし
て、印字ワイヤ110の先端部110bは前面カバー111のガイ
ド孔111aに案内されて印字用紙（図示せず）の所定位置
に衝突できるように構成されている。

上記構成では、電磁石115のコイル115bに通電してい
ない時に、アーマチュア112を板ばね113の弾性復元力に
抗する永久磁石116の吸引力によってベース板114側（図
中下方向）に吸引させている。一方、コイル115bに通電
している時には、電磁石115の磁束で永久磁石116の磁束
を打ち消して、アーマチュア112を永久磁石116の吸引力
から解放し、板ばね113の弾性復元力によって前面カバ
ー111側（図中上方向）に移動させる。この時、アーマ
チュア112に備えられた印字ワイヤ110は前面カバー111
側に移動し、その先端部110bがガイド孔111aから突出
し、印字用紙に衝突して印字を行う。

第３図は上記タイマ回路103の回路図、第４図はタイ
マ回路103の動作波形図である。タイマ回路103はコイル
115bに通電する時間の最適値をコイル115bに印加される
電圧に基づいて調整する部分である。

図において、120はオープンコレクタ型NOT回路、121,
122及び123は抵抗、124はダイオード、125はコンデン
サ、126はコンパレータである。このタイマ回路103は次
のように動作する。まず、CPU101の指令に従い、I/O LS
I102から信号t₁がNOT回路120に入力される。信号t₁は第
４図に示すように時間T₁の間だけハイレベル（5V）にな
る。信号t₁がハイレベルになると、NOT回路120の出力は
ローレベル（0V）になり、コンデンサ125の電荷は急速
に放電される。時間T₁が経過して信号t₁がローレベルに
復帰すると、抵抗121を介して印加されるワイヤドット
ヘッドの駆動電源電圧V_hによりコンデンサ125は再び充
電されNOT回路120の出力電圧は上昇する。コンパレータ
126は、抵抗122と123の抵抗値R₁₂₂とR₁₂₃及び論理回路
用電源の電圧V_CCによって決まる比較電圧V_r即ち｛R₁₂₃/
（R₁₂₂＋R₁₂₃）｝・V_CCと、NOT回路120の出力電圧とを
比較している。コンパレータ126の出力信号t₂は、NOT回
路120の出力電圧が比較電圧V_rより低い間はハイレベル
になり、NOT回路120の出力電圧が比較電圧V_rに達すると
（時間T₂経過後）ローレベルに復帰する。従って、ワイ
ヤドットヘッドの駆動電源電圧V_hが高い場合には、NOT
回路120の出力電圧が比較電圧V_rに速く達するので、コ
ンパレータ126の出力t₂がハイレベルになっている時間T
₂は短くなる。また、ワイヤドットヘッドの駆動電源電
圧V_hが低い場合には、NOT回路120の出力電圧が比較電圧
V_rに達する時間が長くかかるので、時間T₂は長くなる。

第５図は上記ヘッドドライバ104の回路図、第６図は
ヘッドドライバ104の動作波形図である。同図におい
て、130はバッファゲート、131はアンド回路、132,133
及び134はトランジスタ、135及び136は抵抗、137及び13
8はダイオード、115bは第２図で示したヘッドコイルで
ある。このヘッドドライバ104は次のように動作する。
まず、バッファゲート130にはタイマ回路103から、第６
図に示す信号t₂（オーバードライブ信号）を入力し、ヘ
ッドコイル115bに駆動電源電圧V_hを印加する。アンド回
路131には、タイマー回路103からのイネーブル信号t₃と
I/O LSI102からの印字信号t₄が入力されるので、トラン
ジスタ134のベースには抵抗136を介して信号t₃と信号t₄
の論理積信号が入力される。尚、印字信号t₄は印字され
る文字に対応した印字ワイヤの選択信号である。従っ
て、信号t₂、信号t₃及び信号t₄の全てがハイレベルの時
にトランジスタ133,134が共にオンとなり、駆動電源電
圧V_hがヘッドコイル115bに印加される。すると、電流I_h
は第５図に一点鎖線で示す矢印H1方向に流れ、その電流
値を第６図の電流I_hの波形における範囲F1のように徐々
に上昇させる。T₂時間経過して信号t₂がローレベルにな
るとトランジスタ133はオフになり、ヘッドコイル115b
の逆起電力により回制電流が二点鎖線で示す矢印H2方向
に流れ電流I_hはその電流値を範囲F2に示すように徐々に
減衰させる。信号t₃がローレベルになるとトランジスタ
134もオフになり電流I_hが三点鎖線で示す矢印H3方向に
流れ、その電流値は範囲F3に示すように急激に減衰しゼ
ロになる。

上記従来例においては、ワイヤドットヘッドの駆動電
源電圧V_hが高い場合には、信号t₂がハイレベルとなる時
間T₂を短くして電流I_hの範囲F1を短縮させ、駆動電源電
圧V_hが低い場合には、時間T₂を長くして電流I_hの範囲F1
を延長させている。即ち、印字ワイヤ110に印字開始を
指令する駆動タイミング（信号t₁がローからハイになる
タイミング）から印字ワイヤ110が実際に印字用紙に衝
突する印字タイミングまでに要する駆動時間を一定にす
るため、ヘッドコイル115bに印加される電源電圧V_hの変
動に応じて電流I_hを制御している。

ところで、駆動タイミングから印字タイミングまでの
駆動時間は、印字ワイヤ110と印字媒体との間隔のばら
つき、ワイヤドットヘッド105内におけるヘッドコイル1
15b相互の磁気的な干渉等によって各印字ワイヤごとに
異なっている。

しかしながら、上記従来例においては、ワイヤドット
ヘッド105の駆動時間に対して、ヘッドコイル115bの駆
動電源電圧V_hの変動に対する補正はなされるものの、各
印字ワイヤ110の駆動タイミングは同一であり、印字ワ
イヤ110個々に設定されていなかった。このため、印字
ワイヤ110相互間で印字タイミングにずれが生じてしま
い、このタイミングずれにより印字位置にずれが生じ、
結果的に印字品質の低下を招くという問題点があった。

又、ワイヤドット105毎及び印字ワイヤ110毎の特性の
ばらつきまでを補正する手段は備えられておらず、例え
ば印字ワイヤ110の駆動時間がその時に使用されている
ワイヤドットヘッド105に最適な値になっていないこと
があった。そして、駆動時間が最適な値よりも短い場合
には、印字ワイヤ110を動作させるのに要するエネルギ
ーが小さくなり、このため印字ワイヤ110の印字媒体に
対する衝撃力が弱くなって印字品質が低下するという問
題点が生じていた。そこで、この問題点を解消するため
に従来よりワイヤドットヘッド105毎及び印字ワイヤ110
毎の特性のばらつきを考慮して、駆動時間にある程度の
マージンを持たせて、駆動時間を長めに設定しておく対
策がとられていた。ところが、このような対策を採用し
た場合には印字ワイヤ110を動作させるのに要するエネ
ルギーが大きいために、ヘッドコイル115bにおける発熱
が増え、時としてヘッドを高温から保護するためのサー
マルアラーム機能が働き、装置が動作休止状態となり、
このためスループットが低下するという問題点が生じて
いた。

更に印字工程におけるワイヤドットヘッド105駆動の
印字繰返周期の最小値が固定であった。つまり、１行の
印字動作における印字速度Ｆ（回/sec）（単位時間当た
りの印字回数）は第７図に示すように印字開始位置より
徐々に上昇し、公称印字速度F_nに達するとこの速度を維
持し、印字終端部では徐々に低下していた。従って、印
字繰返周期は印字開始位置で徐々に小さくなり、定速部
分で最小となり、印字終端部では徐々に大きくなってい
た。そして、この印字繰返周期の一定周期期間での印字
時の最小値には最適値が存在し、この値は各種条件によ
って変化する値であった。例えば、印字媒体が一枚の用
紙である場合には、印字ワイヤ110が動作を開始してか
ら、その先端部110bを印字媒体に衝突させ、再び元の位
置まで復帰するまでの時間（この時間をフライトタイム
という）は比較的短い。これは、印字媒体が一枚の用紙
の場合には印字ワイヤ110が衝突した時のエネルギーが
用紙にあまり吸収されないため、用紙を裏面から支持す
るプラテンなどの弾性反発力等によって印字ワイヤ110
が勢いよく跳ね返るためである。従って、この場合に
は、フライトタイムが短くなり印字繰返し周期を短くす
ることができ、印字速度を大きくすることができる。

しかしながら、印字媒体としてカーボン紙等を何枚け
重ね合せた複写紙を用いた場合等において単紙のフライ
トタイムに合わせて印字繰返周期の最小値を決定する
と、複写紙が印字ワイヤ110の衝突のエネルギーを一枚
の用紙の場合より多く吸収してプラテン等による弾性反
発力を弱めるので、印字ワイヤ110の戻りが遅くなる。
このような場合にはフライトタイムが長くなるが時とし
てフライトタイムが印字繰返し周期よりも長くなり、印
字ワイヤ110が次の印字の前に元の位置に戻りきれなく
なってしまい、このため、次の印字における印字の衝突
エネルギーが不足して印字品質が非常に悪くなってしま
うという問題点があった。そこで、印字媒体の種類によ
って変化するフライトタイムの最長時間を考慮して、上
記印字繰返し周期の最小値を決定するよう制御を行う方
策も案出されているが、ワイヤドットヘッドを大きな印
字繰返し周期で使用しなければならないため、ワイヤド
ットヘッドが本来有する性能よりも印字速度を低下させ
なければならないという問題点が生じていた。

また、別な対策として、ヘッドギャップに応じて印字
繰返し周期の最小値を数段階に切替え可能とする制御も
考えられるが、フライトタイムは印字媒体の厚さだけで
はなく、印字媒体の材質によっても左右され、その他に
もワイヤドットヘッドの持つ特性のばらつきや電源電圧
の変動等の影響も受けるため、十分な解決策になり得る
ものではなかった。

従って、本発明は上記従来技術の問題点を解決し、印
字素子の印字位置のずれをなくすことを目的とする、特
に、ワイヤドットヘッドにあっては、複数の印字ワイヤ
を印字媒体に同時に衝突させて印字位置のずれをなく
し、あるいは印字ワイヤ毎の特性のばらつきを補正し、
あるいは最適な印字繰返し周期を設定することにより高
品質の印字を行なうことのできるワイヤドットインパク
トプリンタ装置を提供することを目的とする。

発明の開示 本発明は、印字媒体に対して所定の間隔を介して配置
される印字ヘッドと、上記印字ヘッドに備えられ、上記
印字媒体上に各印字画素を印字する複数の印字ワイヤ
と、上記複数の印字ワイヤをそれぞれ独立に駆動させる
駆動手段とを有し、上記駆動手段に入力された印字信号
に基づいて上記複数の印字ワイヤを選択的に駆動させて
印字を行うプリンタ装置において、 上記印字ワイヤが動作したときの該印字ワイヤの振動
に起因して変化する電気量を検出し、該電気量を微分
し、該微分データに基づいて印字動作を制御するもので
ある。

以上の構成及び制御により、印字速度の低下、あるい
は特性のバラツキ、あるいは印字位置のずれをなくして
高品質の印字を行うことのできるプリンタ装置が得られ
るのである。

図面の簡単な説明 第１図は従来例のブロック図、 第２図は第３図のワイヤドットヘッドの縦断面図、 第３図は第１図のタイマ回路の回路図、 第４図は第３図の動作波形図、 第５図は第１図のヘッドドライバの回路図、 第６図は第５図の動作波形図、 第７図は従来例において１行の印字区間における印字
速度の変化を示すグラフ、 第８図は本発明の一実施例に係るワイヤドットインパ
クトプリンタ装置の一実施例を示すブロック図、 第９図は本発明の一実施例のワイヤドットヘッドの縦
断面図、 第10図はプリント基板の平面図、 第11図はプリント基板の要部斜視図、 第12図は静電容量センサ回路の回路図、 第13図は第12図の原理説明図、 第14図は第13図の動作波形図、 第15図は印字ワイヤの変位量に対する静電容量センサ
回路の出力変化を示すグラフ、 第16図はフライトタイム検出回路のブロック図、 第17図は第16図の動作波形図、 第18図は本実施例において１行の印字区間における印
字速度の変化を示すグラフ、 第19図は本発明の他の実施例に係るワイヤドットイン
パクトプリンタ装置を示すブロック図、 第20図は特徴抽出回路のブロック図、 第21図は第20図の動作波形図、 第22図（ａ）（ｂ）（ｃ）（ｄ）はROMに記憶されて
いる補正値の具体例を示す図表 第23図は本発明の更に他の実施例に係るワイヤドット
インパクトプリンタ装置を示すブロック図、 第24図は駆動時間検出回路のブロック図、 第25図は第24図の動作波形図、 第26図は印字ワイヤが同時に複数本動作する場合の補
正値C_Oの具体例を示す図である。

発明を実施するための最良の形態 第８図は本発明の一実施例に係るワイヤドットインパ
クトプリンタ装置のブロック図である。同図において、
１は印字データを本装置に導入するためのインタフェー
スであるセントロI/F、２は本装置全体の動作を制御す
る制御手段としてのCPU、３はインタフェースとしてのI
/O LSI、４はタイマ回路、6aはヘッドドライバ、6bはヘ
ッドコイル、６はヘッドドライバ6aとヘッドコイル6bを
有する印字ワイヤの駆動手段、７は印字ワイヤを備えた
ワイヤドットヘッド、8aはセンサ電極、8bは静電容量セ
ンサ回路（以下センサ回路と称する）、８はセンサ電極
8aとセンサ回路8bよりなる変位検出手段、９はワイヤド
ット７の印字ワイヤが動作を開始してからもとの位置に
復帰するまでのフライトタイムを検出するフライトタイ
ム検出回路、10は操作スイッチ、11は印字媒体である印
字用紙を長さ方向に搬送させるためのラインフィードモ
ータ、12はワイヤドットヘッド７を印字用紙の幅方向に
移動させるためのスペーシングモータである。本装置で
は、CPU2はセントロI/F1を介して印字データを受信し、
この印字データに基づいた信号をI/O LSI3を介してヘッ
ドドライバ6a、ラインフィードモータ11及びスペーシン
グモータ12へ送出する。ヘッドドライバ6aは、CPU2から
受信した信号とタイマ回路４から受信した信号に基づい
てワイヤドットヘッド７を駆動させて印字を行ってい
る。

上記構成を有する本実施例は、変位検出手段８とフラ
イトタイム検出回路９を備えた点、及びCPU2の制御内容
が第１図に示す従来例と相違する。また、これに付随し
てワイヤドットヘッド７の構成が第２図のものと相違す
る。尚、タイマ回路４については、従来のものと同一で
あるが、従来の場合単一のタイマ回路で全ての印字ワイ
ヤの駆動タイミングを設定するよう共通化を行うことが
あるのに対し、本実施例ではこのような共通化はせず、
各印字ワイヤごとにタイマを備えている。その他の構成
は、基本的には従来例と同一なのでその説明は省略し、
以下に相違する構成について順に説明する。

まずワイヤドットヘッド７の構成について説明する。
第９図は上記ワイヤドットヘッド７の縦断面図である。
同図において、20はワイヤドットヘッド７内に複数本備
えられた印字ワイヤ（図では２本のみを示す）、21は印
字ワイヤ20を案内するためのガイド孔21aを有する前面
カバー、22は磁性体よりなるアーマチュア、23はアーマ
チュア22を支持する板ばねである。一方、24はベース
板、25はコア25a外周にヘッドコイル6bを巻装させた電
磁石、26は電磁石25に電源を供給するためのプリント配
線とコネクタ端子とを有するプリント基板、27は永久磁
石、28は台板、29はスペーサ、30はヨーク、31はプリン
ト基板、32はクランプである。クランプ32は、ベース板
24、永久磁石27、台板28、スペーサ29、板ばね23、ヨー
ク30、プリント基板31、前面カバー21を順に積層させて
一体化とした状態で、これら各構成を挾圧保持してい
る。

また、板ばね23の自由端23a側にはアーマチュア22が
支持され、このアーマチュア22の先端22aには１本の印
字ワイヤ20の基部20aが固着されている。そして、印字
ワイヤ20の先端部20bは前面カバー21のガイド孔21aに案
内されて印字用紙（図示せず）の所定位置に衝突できる
ように構成されている。

第10図は上記プリント基板31の平面図、第11図はプリ
ント基板31の要部斜視図である。同図に示すように、本
実施例ではプリント基板31のアーマチュア22と対向した
位置に銅箔パターンよりなるセンサ電極8aを備えてお
り、このセンサ電極8aはプリント配線によってプリント
基板31の端部に備えられたコネクタ端子31aに接続され
ている。プリント基板31はヨーク30との絶縁を保つため
絶縁被膜でコートされている。従って、センサ電極8aと
アーマチュア22との間には静電容量が現れ、その値は両
者の間隔が大きくなるほど小さくなり、両者の間隔が小
さくなるほど大きくなる。

上記の構成を有するワイヤドットヘッド７において
は、ヘッドコイル6bに通電しない時には、アーマチュア
22を永久磁石27の吸引力によって、板ばね23の弾性復元
力に抗してベース板24側（図中下方向）に吸引させてお
く。ヘッドコイル6bに通電している時には、電磁石25の
磁束で永久磁石27の磁束を打ち消して、アーマチュア22
を永久磁石27の吸引力から解放し、板ばね23の弾性復元
力によって前面カバー21側（図中上方向）に移動させ
る。ここで、ヨーク30は電磁石25の作る磁気回路の一部
を構成すると共に、センサ電極8aの相互干渉を断つ役目
を果たす。

次に、印字ワイヤ20の変位量を検出する変位量検出手
段８について説明する。第12図はセンサ回路8bの回路
図、第13図は第12図の原理説明図、第14図は第13図の動
作波形図である。第13図において、40はデジタルIC（沖
電気工業社製、MSM74HCU04）、40a及び40bは内部等価回
路のMOS型FET（電界効果トランジスタ）を示す。また、
41は発振器、42は抵抗、43は積分器、44は交流増幅器で
ある。上記回路構成において、デジタルIC40の出力端に
センサ電極8aを接続し、入力端に発振器41から第13図に
示す矩形波信号S_OSCを入力すると出力端には電流I_Cが流
れる。この電流I_Cは、FET40a,40bが信号S_OSCを受けて交
互にオン，オフするためにセンサ電極8aに流れる充放電
電流である。このうち、放電電流I_SはFET40b、抵抗42を
通ってアースに流れる。この放電電流I_Sを一周期分積分
した値はほぼセンサ電極8aに充電される電荷量Ｑに相当
する。ここで、センサ電極8aの静電容量をC_X、発振器41
の発振周波数をｆ、抵抗42の抵抗値をR_S、増幅器44の増
幅率をａ倍とすると、電流I_Sの平均値はｆ・Ｑ＝ｆ・C_X
・V_DDとなり、増幅器44の出力電圧はV_Q＝C_X・R_S・ａ・
ｆ・V_DDとなり、結局求めたい静電容量C_Xに比例した電
圧V_Qが出力される。但し、実際にはセンサ電極8aの他に
存在する分布容量等のオフセット（直流分）を切り捨
て、印字ワイヤ20の変位分のみが出力されるように増幅
器44を交流増幅器とした。従って、印字ワイヤ20の変位
量とセンサ回路8bの出力電圧V_Qとの関係は、センサ電極
8aの静電容量がセンサ電極8aとアーマチュア22の距離に
ほぼ反比例するため、第15図のグラフのようになる。

次に、フライトタイム検出回路９について説明する。
第16図はフライトタイム検出回路９のブロック図、第17
図はフライトタイム検出回路９の動作波形図である。同
図において、50は微分器、51及び52はコンパレータ、53
はＤフリップフロップ回路、54はアンド回路、55は８ビ
ット２進カウンタ、56はＤラッチ、57及び58はワンショ
ットマルチバイブレータ（以下マルチバイブレータと称
する）、59及び60は可変抵抗である。上記構成におい
て、微分器50にセンサ回路8bから信号Ａが入力される。
信号Ａは微分器50により微分されて信号Ｂになり、コン
パレータ51は可変抵抗59により作られた比較電圧Ｋと信
号Ｂの電圧とを比較して信号Ｃを出力する。また、コン
パレータ52は可変抵抗60により作られた比較電圧Ｌと信
号Ｂの電圧とを比較して信号Ｄを出力する。信号Ｃと信
号Ｄはハイレベルで5V、ローレベルで0Vとなり、それぞ
れＤフリップフロップ回路53のセット入力とクロック入
力に入力される。従って、Ｄフリップフロップ回路53の
Ｑ出力には信号Ｃがハイレベルに立上がるときにハイレ
ベルになり、信号Ｄがローレベルに立下がるときにロー
レベルになる信号Ｅが出力される。信号Ｅは信号Ａの波
形に示される印字ワイヤの変位において、印字ワイヤが
動作を開始してから、印字媒体に衝突し再び元の位置に
戻るまでの間ハイレベルになっている。この信号Ｅと20
0kHzのクロック信号とはアンド回路54に入力され、これ
らの論理積信号Ｆがカウンタ55のクロック入力に入力さ
れる。このため、信号Ｅがハイレベルの間だけ５μｓ毎
にカウンタ55はカウントアップされ、この値はフライト
タイムに対応する。一方、信号Ｅは反転時間１μｓのマ
ルチバイブレータ57にも入力し、このマルチバイブレー
タ57の出力Ｈは反転時間１μｓのマルチバイブレータ58
とラッチ56のクロック入力に入力される。マルチバイブ
レータ58は信号Ｈの立上がりエッジを検出して立上が
り、１μｓ後復帰する信号Ｉをカウンタ55のリセット入
力とＤフリップフロップ回路53のリセット入力に入力す
る。このため、信号Ｅの立ち下がり後すぐにＤラッチ56
はカウンタ55のカウント値をラッチし、次いで、カウン
タ55をリセットし、次の計数に備える。従って、Ｄラッ
チ56にはフライトタイムに相当する値がラッチされるこ
ととなり、この値は常に最新の値となっている。CPU2が
I/O LSI3を通して任意のタイミングでこの値を読み出す
ことができる。

次に、CPU2の制御について説明する。本実施例におけ
るCPU2の制御は従来のものに、上記フライトタイム検出
手段９により検出されたフライトタイムを読み込み、こ
れに基づき印字繰返し周期を可変にする制御が付加され
ている。

ここで、印字繰返し周期をＴ（sec）、印字速度をＦ
（回/sec）とすると、Ｆ＝1/Tとなる。従って、以下の
説明では印字繰返し周期の制御を印字速度の制御として
説明する。

ところで、従来の装置においては、公称印字速度をF_n
（回/sec）とすると、一般に１行印字において行の先頭
部分では印字速度ＦはＦ＝F_nとはならず、Ｆ＜F_nとな
り、数文字印字していく間に印字速度Ｆを大きくしてゆ
き、Ｆ＝F_nとなった時点で一定の印字速度F_nで印字を行
う。行の終端部分では最終の文字よりも数文字前から印
字速度Ｆを小さくして行く。このような加速減速の割合
は印字に際してワイヤドットヘッドを行方向に移動させ
るスペーシングモータの性能により決定され、機構の持
つ慣性のためにこのような動作を行っている。

本実施例では印字速度Ｆの最高値をフライトタイムに
応じて可変としている。ここでは印字ワイヤ20が９本の
場合のフライトタイムの導出過程について述べる。即
ち、CPU2は、一回の印字で得られる各印字ワイヤ20のフ
ライトタイムをTF₁,TF₂,…,TF₉であるとした時フライト
タイムが最大となるTF_n（ｎは１以上９以下の整数）を
選択し、これをTFとする。１行の印字でｍ個のTF_kが観
測されたとき、TF₁,TF₂,…,TF_mの平均値TF_aを次式より
求める。

ここでCPU2は印字と次の印字との間にて、フライトタ
イムを読み込むため、CPU2の処理速度や、CPU2が同時に
処理しなければならない他の作業量等によってｍの値は
必ずしも１行中の印字数と一致せず、１行中の印字数も
一定ではないので、ｍの値は任意としている。

具体例をあげて説明すると、例えば印字速度の最高値
をF_max（回/sec）、ワイヤドットヘッドの性能によって
決まる印字速度の最高値をF_lim（回/sec）としたときの
F_maxを次式より求めている。即ち、 F_max＜F_limのときには F_max＝1/｛TF_a×（５×10^-6）＋C_O｝ F_max＜F_limのときには F_max＝F_lim ここで、（５×10^-6）はフライトタイム回路のクロック
が200kHzである場合の換算定数であり、C_Oはワイヤドッ
トヘッドの特性のばらつき等を見込んだ余裕時間であ
る。本実施例ではC_O＝10×10^-6（sec）としたが、印字
条件によりC_Oを可変としてもよい。

また、電源スイッチを投入直後や印字用紙の交換直後
の１行目の印字ではF_maxの値は（1/2）×F_limとし、印
字開始後数回の印字を行い、F_max決定後、観測されたフ
ライトタイムによるF_maxまで加速を行う。

以上の構成を有する本実施例においては、変位検出手
段は印字ワイヤの変位量を検出している。フライトタイ
ム検出回路はこの検出された変位信号に基づいて、フラ
イトタイムを検出する。制御手段は１印字ごとにフライ
トタイムの平均値を算出しこの値に基づいて、次の行に
おける印字ワイヤ20の印字繰返し周期を適正値に設定し
ている。即ち、印字ワイヤを鮮明な印字を得るために十
分な強さで印字媒体に衝突させることができ、且つ必要
以上に長すぎない印字繰返し周期を提供するよう制御で
きる。

第19図は本発明の他の実施例に係るワイヤドットイン
パクトプリンタのブロック図である。同図において、12
0は本装置全体の動作を制御する制御手段としてのCPU
で、RAM2a、記憶手段としてのROM（読み出し専用メモ
リ）2bを内蔵する。140はタイマ回路で、複数のレジス
タ4bとコンパレータ4cを有する。また、190はヘッドド
ライバ6aに印字開始が指令されてから印字ワイヤが運動
を開始するまでの時間及び印字ワイヤの最大変位量等を
検出する特徴抽出回路（特徴抽出手段）であり、その他
は第８図で説明と同様の構成要素と同じである。本装置
では、CPU120はセントロI/F1を介して印字データを受信
し、この印字データに基づいた信号をI/O LSI3を介して
タイマ回路140、ヘッドドライバ６、ラインフィードモ
ータ11、スペーシングモータ12へ送出する。ヘッドドラ
イバ6aは、CPU120から受信した信号とタイマ回路140か
ら受信した信号に基づいてワイヤドットヘッド７を駆動
させて印字を行っている。

上記構成を有する本実施例は、タイマ回路140と特徴
抽出回路190を備えた点、さらにROM2bを備えたCPU120の
制御内容が第１図に示す従来例と相違する。また、これ
に付随してワイヤドット７の構成が第２図のものと相違
する。尚、その他の構成は、基本的には従来例あるいは
第８図で説明の第１の実施例と同様であり、説明は省略
し、相違する構成について順に説明する。

先ず、上記特徴抽出回路190について説明する。第20
図は特徴抽出回路190のブロック図、第21図は特徴抽出
回路190の動作波形図である。同図において、150は微分
器、151はコンパレータ、152はクランプ回路、153はア
ナログスイッチ、154はホールドコンデンサ、155は４ビ
ットA/Dコンバータ、156はＤフリップフロップ回路、15
7はアンド回路、158は８ビット２進カウンタ、159は８
ビットＤラッチ、160は４ビットＤラッチ、161及び162
はワンショットマルチバイブレータ（以下マルチバイブ
レータと称する）、163は可変抵抗である。上記構成に
おいて、微分器150にセンサ回路8bから信号Ａが入力さ
れる。信号Ａは微分器150により微分されて信号Ｂにな
り、コンパレータ151は可変抵抗163により作られた比較
電圧Ｍと信号Ｂの電圧とを比較して信号Ｃを出力する。
信号Ｃはハイレベルで5V、ローレベルで0Vとなり、Ｄフ
リップフロップ回路156のリセット入力とアナログスイ
ッチ153のゲート入力に入力される。

一方、I/O LSI3よりドライブを開始したことを示すド
ライブスタート信号Ｄが反転時間１μｓのマルチバイブ
レータ161に入力される。マルチバイブレータ161は信号
Ｄの立上がりエッジを検出して立上がり、１μｓ後復帰
する信号Ｅを出力する。この信号ＥはＤラッチ159のク
ロック入力と、反転時間１μｓのマルチバイブレータ16
2のクロック入力と、A/Dコンバータ155の変換開始タイ
ミング入力とに入力される。マルチバイブレータ162は
信号Ｅをトリガ入力として信号Ｅの立下がりエッジを検
出して立上がり、１μｓ後復帰する信号Ｆを出力し、こ
の出力をＤフリップフロップ回路156のクロック入力、
カウンタ158のリセット入力及びＤラッチ160のクロック
入力に入力する。

従って、ドライブスタート信号Ｄがハイレベルになる
と、マルチバイブレータ161が反転してＤラッチ159にカ
ウンタ158の値をラッチさせ、その直後にマルチバイブ
レータ162が反転してカウンタ158をリセットすると同時
に、Ｄフリップフロップ回路156をリセットする。Ｄフ
リップフロップ回路156のＱ出力Ｇと500kHzのクロック
はアンド回路157に入力され、これらの論理積信号Ｈが
カウンタ158のクロック入力に入力されている。このた
め、Ｄフリップフロップ回路156がセットされ信号Ｇが
ハイレベルである間は、カウンタ158は信号Ｈをカウン
トしている。

ところで、Ｄフリップフロップ回路156がリセットさ
れ信号Ｇがローレベルに反転するのは、コンパレータ15
1の出力信号Ｃがハイレベルに立ち上がるときである
が、この信号Ｃの立ち上がりと立ち下がりは印字ワイヤ
20の動作位置と対応している。即ち、信号Ｃが立ち上が
る時は印字ワイヤ20が運動を開始した時期に一致してお
り、信号Ｃが立ち下がる時は印字ワイヤ20が印字用紙に
衝突した時期に一致している。よって、Ｄフリップフロ
ップ回路156の出力信号Ｇはドライブスタート信号Ｄが
入力されてから印字ワイヤ20が運動を開始するまでの間
ハイレベルとなり、カウンタ158はこの時間を計数して
いることとなる。このカウント値はドライブスタート信
号Ｄが入力された直後に、Ｄラッチ159にラッチされ、
ラッチ後カウンタ158の値はクリアされる。Ｄラッチ159
にラッチされた値は８ビット信号ＩとしてI/O LSI3へ送
出されてCPU120により読み込まれる。尚、このカウント
値の時間的な分解能は２μｓである。

一方、クランプ回路152にも信号Ａが入力されその出
力Ｊは第21図に示すように直流分が再生され、波形の下
端が0Vにクランプされる。出力Ｊはコンパレータ51の出
力Ｃによって開閉されるアナログスイッチ153に入力さ
れ、アナログスイッチ153の出力Ｋはホールドコンデン
サ54を接続したA/Dコンバータ155の入力端へ入力され
る。アナログスイッチ153は信号Ｃがハイレベルのとき
にオンになっており、この間ホールドコンデンサ154は
充電される。信号Ｃがローレベルに復帰すると、アナロ
グスイッチ153はオフとなり信号Ｋの電圧はホールドコ
ンデンサ154によって保持される。ところで、アナログ
スイッチ153がオフになる時期は印字ワイヤ20の変位量
が最大となった時であるため、信号Ｋには常に最新の最
大値（最新のヘッドギャップ情報）が保持されている。
そして、次のドライブスタート信号Ｄによりマルチバイ
ブレータ161,162を順次反転させA/Dコンバータ155へ変
換開始信号を出力し、次に、Ｄラッチ160へラッチのた
めのクロックを出力する。Ｄラッチ160の値はI/O LSI3
を通してCPU120で読み込むことが可能となる。尚、本実
施例では第20図の回路を印字ワイヤの本数分備えて各印
字ワイヤについて、ドライブスタートから運動開始まで
の時間、各印字ワイヤの変位量の最大値情報を得てい
る。

次に、第19図によりタイマ回路140について説明す
る。タイマ回路140は同図に示されるように、カウンタ4
a、レジスタ4b群及びコンパレータ4c群よりなり、カウ
ンタ4aは一定の周期（２μsec）で０から１ずつカウン
トアップしており、レジスタ4bは各印字ワイヤ20毎に独
立してタイマ値を設定する。レジスタ4bに書き込まれた
タイマ値はコンパレータ4cによってカウンタ4aの値と比
較され、カウンタ4aの値がレジスタ4bの値以上になる場
合を検出して、ヘッドドライバ６に駆動タイミングを与
える。

次に、CPU120が補正値の最適値を決定する工程につい
て説明する。タイマ回路140で決定される値としては各
印字ワイヤ20ごとにオーバドライブ信号とイネーブル信
号とがあるが、ここではオーバドライブ信号の決定法に
ついて説明する。まず、第22図に示されたタイマ補正値
の図表はCPU120のROM2b上に格納されており、同図
（ａ）の同時印字本数に対する補正数C₁、同図（ｂ）の
履歴（前回印字本数）に対する補正数C₂、同図（ｃ）の
ヘッドギャップの大きさに対する補正数C₃及び同図
（ｄ）の印字ワイヤばらつきに対する補正数C₄の４つの
テーブルを有している。尚、上記補正数はRAM2aに格納
してもよく、この場合には補正数を図示しない上位装置
から入力することとなる。

同時印字本数の補正数C₁は電源電圧降下やワイヤドッ
トヘッド内の磁気的な干渉を補正するための部分であ
り、履歴の補正数C₂は印字履歴の影響を補正するための
部分である。また、ヘッドギャップの補正数C₃はヘッド
ギャップの大きさのばらつきを補正するための部分であ
り、印字ワイヤばらつきの補正数C₄は印字ワイヤに駆動
が指令されてから実際に印字ワイヤが動作を開始するま
での時間のばらつきを補正する部分である。

印字動作と次の印字動作の間では、印字を行う本数と
前回の印字の履歴の情報はセントロI/F1を通して得られ
る印字データより知る事ができるため、同時印字本数の
補正数C₁と履歴の補正数C₂をROM2bのテーブルより選択
することができる。

また、上記特徴抽出回路190のＤラッチ159及びＤラッ
チ160の値を読み込むことにより、各印字ワイヤごとの
ヘッドギャップの情報と、駆動を開始してから印字ワイ
ヤが運動を開始するまでの時間などの動作特性を知るこ
とが可能となり、これによりヘッドギャップの補正数C₃
及び印字ワイヤのばらつき補正数C₄をROM2bのテーブル
より選択することができる。

本実施例では特徴抽出回路190に８ビットのカウンタ1
59と４ビットのA/Dコンバータを使用し、カウンタに使
用しているクロックは500kHzで、分解能は２μｓとなっ
ており、タイマ補正テーブルも、それを考慮したものと
なっている。Ｄラッチ160にはいっているヘッドギャッ
プの情報の分解能では４ビットで０〜15までの値であ
り、この値により補正値C₃を選択する。また、Ｄラッチ
159に入っている時間情報の分解能は２μｓであり、本
実施例では標準となるワイヤドットヘッドを装着した場
合におけるこの値（標準値）は100（200μｓ相当）であ
ったため、Ｄラッチから100を減じた値を使用して印字
ワイヤのばらつき補正数C₄を選択し決定している。尚、
補正数決定前には印字が行われていないため、Ｄラッチ
159,160の値は無効となり、この時の補正数は０を選択
する。

本実施例では、標準となるワイヤドットヘッドを装着
した場合におけるこの値（標準値）は150（300μｓに相
当）であったため、タイマ回路に書き込むタイマ値はC₁
＋C₂＋C₃＋C₄に150を加算した値となる。

以上述べたように、本実施例においては、特徴抽出回
路190はセンサ回路8bの出力する印字ワイヤ20の変位情
報に基づいて、それぞれの印字ワイヤ20について、例え
ばヘッドドライバに駆動開始信号が入力されてから印字
ワイヤ20が実際に運動を開始するまでの時間情報や印字
ワイヤ20が運動を開始してから印字媒体に衝突するまで
の時間情報等の動作特性を抽出する。また、ROM2bには
予め上記動作特性に関する補正数テーブルが呼び出し可
能に格納されていて、印字と次の印字の間に、CPU2は特
徴抽出回路190が抽出した動作特性に基づいてROM2bから
適正な補正数を呼び出し、この補正数により上記動作特
性を補正し、次の印字を実行させる。よって、全ての印
字ワイヤがそれぞれの特性に応じて補正された適正な動
作特性で動作することとなり、印字に際してのエネルギ
ーが不足したり、必要以上に過大なエネルギーがヘッド
コイル6bに印加される等の不都合を解消している。

尚、上記実施例においては、特徴抽出回路の検出結果
に基づいた補正数をROMから読出し、この補正数を元に
動作特性を制御したが、これら制御を演算により実行す
ることも可能である。

第23図は本発明の更に他の実施例に係るワイヤドット
インパクトプリンタのブロック図である。同図におい
て、240はタイマ回路、250はディレイ回路で、タイマ回
路240とディレイ回路250は駆動タイミング設定手段とし
て機能する。また、280aはセンサ電極、280bは静電容量
センサ回路（以下センサ回路と称する）、280はセンサ
電極280aとセンサ回路280bよりなる印字タイミング検出
手段、290はヘッドドライバ6aに印字開始が指令されて
から用紙に印字ワイヤが衝突して印字するまでの駆動時
間を検出する駆動時間検出手段としての駆動時間検出回
路である。その他は、第８図で説明の構成要素と同じで
ある。本装置では、CPU2はセントロI/F1を介して印字デ
ータを受信し、この印字データに基づいた信号をI/O LS
I3を介してディレイ回路250、ヘッドドライバ6a、ライ
ンフィードモータ11及びスペーシングモータ12へ送出す
る。ヘッドドライバ6aは、CPU2から受信した信号とタイ
マ回路240から受信した信号に基づいてワイヤドットヘ
ッド７の印字ワイヤを駆動させて印字を行っている。

上記構成を有する本実施例は、ディレイ回路250、印
字タイミング検出手段280及び駆動時間検出回路290を備
えた点、及びCPU2の制御内容が第１図に示す従来例と相
違する。また、これに付随してワイヤドットヘッド７の
構成が第２図のものと相違する。尚、タイマ回路240に
ついては従来のものと同一であるが、従来の場合、単一
のタイマ回路で全ての印字ワイヤの駆動タイミングを設
定するよう共通化を行うことがあるのに対し、本実施例
ではこのような共通化はせず、各印字ワイヤごとにタイ
マ240aを備えている。その他の構成は、基本的には従来
例あるいは第８図で説明の第１の実施例と同じであり説
明は省略し、相違する構成について順に説明する。

先ず、駆動時間検出回路290について説明する。第24
図は駆動時間検出回路290のブロック図、第25図は駆動
時間検出回路290の動作波形図である。同図において、2
50は微分器、251はコンパレータ、252はＤフリップフロ
ップ回路、253は８ビット２進カウンタ、254はＤラッ
チ、255はアンド回路、256及び257はワンショットマル
チバイブレータ（以下マルチバイブレータと称する）、
259は可変抵抗である。上記構成において、微分器250に
センサ回路280bから信号Ａが入力される。信号Ａは微分
器250により微分されて信号Ｂになり、コンパレータ251
は可変抵抗259により作られた比較電圧Ｊと信号Ｂの電
圧とを比較して信号Ｃを出力する。信号Ｃはハイレベル
で5V、ローレベルで0Vとなり、Ｄフリップフロップ回路
252のクロック入力に入力される。

一方、タイマ回路240からのオーバドライブ信号はド
ライブスタート信号Ｄ（駆動タイミング信号）として、
反転時間１μｓのマルチバイブレータ256に入力され
る。マルチバイブレータ256は信号Ｄの立上がりエッジ
（即ち駆動を開始した時）を検出して立上がり、１μｓ
後復帰する信号Ｅを反転時間１μｓのマルチバイブレー
タ257とＤラッチ254のクロック入力に出力する。マルチ
バイブレータ257はトリガとして入力された信号Ｅの立
下がりエッジを検出して立上がり、１μｓ後復帰する信
号Ｆを出力し、この出力をＤフリップフロップ回路252
のリセット入力に入力する。

従って、ドライブスタート信号Ｄがハイレベルになる
と、マルチバイブレータ256が反転してＤラッチ254にカ
ウンタ253の値をラッチさせ、その直後にマルチバイブ
レータ257が反転してカウンタ253をリセットすると同時
に、Ｄフリップフロップ回路252をリセットする。Ｄフ
リップフロップ回路252のNQ出力Ｇと500kHzのクロック
はアンド回路255に入力され、これらの論理積信号Ｈが
カウンタ253のクロック入力に入力される。このため、
Ｄフリップフロップ回路252がリセットされ信号Ｇがハ
イレベルである間は、カウンタ253は信号Ｈをカウント
している。

ところで、Ｄフリップフロップ回路252がセットされN
Q出力信号Ｇがローレベルに反転するのは、コンパレー
タ251の出力信号Ｃが一度ハイレベルに立ち上がり、そ
の後ローレベルに立ち下がるときであるが、この信号Ｃ
の立ち上がりと立ち下がりは印字ワイヤ20の動作タイミ
ングと対応している。即ち、信号Ｃが立ち上がる時は印
字ワイヤ20が運動を開始した時期に一致しており、信号
Ｃが立ち下がる時は印字ワイヤ20が印字用紙に衝突した
時期に一致している。よって、Ｄフリップフロップ回路
252のNQ出力信号Ｇはドライブスタート信号Ｄが入力さ
れてから印字ワイヤ20が運動を開始して印字用紙に衝突
するまでの間ハイレベルとなり、カウンタ253はこの時
間を計数していることとなる。このカウント値はドライ
ブスタート信号Ｄが入力された時に、Ｄラッチ254にラ
ッチされ、ラッチ後カウンタ253の値はクリアされる。
Ｄラッチ254にラッチされた値は８ドット信号Ｉとして
出力され、I/O LSI3を介してCPU2により読み込まれる。
尚、このカウント値の時間的な分解能は２μｓである。

次に、タイマ回路240に入力される遅延信号の導出過
程について説明する。まず、第23図により上記ディレイ
回路250について説明する。ディレイ回路250は同図に示
されるように、カウンタ5a、レジスタ5b群及びコンパレ
ータ5c群よりなり、カウンタ5aはCPU2の指令により計数
を開始し、一定時間後CPU2の指令により計数を停止し、
そしてリセットされる。レジスタ5bは各印字ワイヤ20毎
に独立してディレイ値を設定する。レジスタ5bに書き込
まれたディレイ値はコンパレータ5cによってカウンタ5a
の値と比較され、カウンタ5aの値がレジスタ5bの値以上
になる場合を検出して、タイマ回路240に駆動タイミン
グを与える。

次いで、印字ワイヤ20が９本の場合の遅延時間の算出
過程について述べる。この遅延時間の算出は基本的には
９本の印字ワイヤの内駆動時間の最も長いものの印字タ
イミングに、他の印字ワイヤの印字タイミングを合わせ
るために行われる。まず、印字動作が始まると、次々と
ドライブスタートからインパクトまでの時間情報、即ち
駆動時間がCPU2に入力される。ここで、印字ワイヤ20に
対応したそれぞれの駆動時間をI_t1、I_t2、…、I_t9と
し、それぞれのレジスタ4b…に書き込むディレイ値をD
_t1、D_t2、…、D_t9とする。CPU2は駆動時間の最大値をI
_th（ｎは１以上９以下の整数）の中から捜し、最大値I
_maxを求める。そして、印字タイミングを駆動時間の最
も長い印字ワイヤに合わせるためのディレイ値D_t1、
D_t2、…、D_t9を次式のように設定する。

D_t1＝I_max−I_t1＋C_O D_t2＝I_max−I_t2＋C_O : D_th＝I_max−I_th＋C_O : D_t9＝I_max−I_t9＋C_O 尚、C_Oは一度に駆動する印字ワイヤ20の本数が印字タ
イミングに影響を与える場合を考慮して決められた補正
値であり、CPU2に供えられたROMに格納されている。本
実施例では同時に駆動させる印字ワイヤ20の本数が増加
するにつれて、駆動時間が長くなり印字タイミングが遅
れるため、第26図に示す図表の補正値C_Oを用いている。

ディレイ値D_thを上記のように設定すると、それぞれ
の印字ワイヤは、駆動タイミングから（I_th＋D_th）時間
経過後に、印字用紙に衝突するようになる。即ち、上記
した式を変形して時間（I_th＋D_th）を現せば、この値は
すべての印字ワイヤについて（I_max＋C_O）となり、この
ことはすべての印字ワイヤについて印字タイミングが同
一化されることを意味している。

以上の構成を有する本実施例においては、タイマ回路
240は複数の印字ワイヤ20が駆動を開始する駆動タイミ
ングを個々に設定し、駆動タイミング信号をヘッドドラ
イバ6aおよび駆動時間検出回路290に出力する。加え
て、センサ回路280bはセンサ電極280aの静電容量を検出
することで、それぞれの印字ワイヤ20が印字用紙に衝突
する印字タイミングを検出し、この印字タイミング信号
を駆動時間検出回路290に出力している。そして、駆動
時間検出回路290は駆動タイミング信号と印字タイミン
グ信号から印字ワイヤ20のそれぞれについて駆動時間を
検出し、複数の印字ワイヤ20のそれぞれの駆動時間情報
をCPU2に出力する。そして、CPU2は次の印字でそれぞれ
の印字ワイヤ20の印字タイミングが同時になるよう、上
記駆動時間情報に基づいたディレイ値をディレイ回路25
0に出力する。ディレイ回路250はこのディレイ値に基づ
いて複数の印字ワイヤ20の中の適当なものの駆動タイミ
ングを適当な時間遅延させて、複数の印字ワイヤ20を印
字用紙に同時に衝突させるよう動作する。従って、印字
ワイヤ20が印字用紙に衝突する印字タイミングの各印字
ワイヤ20ごとのずれはなくなる。

産業上の利用可能性 以上説明したように本発明に係るプリンタ装置は、印
字ワイヤ毎の印字ドットのずれをなくすことができ、従
って、常に高品質の印字が行えるプリンタ装置を提供で
きるもので、産業上の利用価値は高いものである。

フロントページの続き (31)優先権主張番号 特願昭62−301196 (32)優先日 昭62(1987)11月27日 (33)優先権主張国 日本（ＪＰ） (72)発明者 石水 英昭 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 小森 智裕 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭56−99684（ＪＰ，Ａ) 特開 昭61−74857（ＪＰ，Ａ) 特開 昭61−81610（ＪＰ，Ａ) 特開 昭54−98823（ＪＰ，Ａ) 特開 昭59−2864（ＪＰ，Ａ) 特開 昭50−159923（ＪＰ，Ａ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】印字媒体に対して所定の間隔を介して配置
   されるワイヤドット印字ヘッドと、 上記印字ヘッドに備えられ、上記印字媒体上に各印字画
   素を印字する複数の印字ワイヤと、 固定端を有し該固定端の反対側の自由端に該印字ワイヤ
   を接続した状態で振動する複数の振動部と、 上記振動部をそれぞれ独立にコイルにより振動させる駆
   動手段とを有し、 上記駆動手段に入力された印字信号に基づいて上記振動
   部を選択的に駆動させて印字を行うプリンタ装置におい
   て、 上記各振動部の一の面に設けられた移動電極と、該移動
   電極と対向する所定の位置に固定されるとともにそれぞ
   れ移動電極と対応する固定電極とからなる静電容量セン
   サと、 該静電容量センサの出力電圧を検出し、該電圧を微分し
   て上記振動部に固定された印字ワイヤの移動速度を算出
   する手段と、 該印字ワイヤの移動速度の値が０又は０に近い値である
   ことを検出し、上記印字ワイヤの動作の変化点のタイミ
   ングを検出する手段と、 該検出手段の出力に基づいて印字動作を制御する制御手
   段を有することを特徴とするプリンタ装置。
2. 【請求項２】請求の範囲１記載のプリンタ装置におい
   て、上記移動速度データに基づいて、上記印字ワイヤが
   移動を開始してから再び元の位置に復帰するまでのサイ
   クルタイムを検出し、該検出したサイクルタイム信号に
   より上記印字ワイヤの移動の繰り返し周期を制御して印
   字動作を行うことを特徴とするプリンタ装置。
3. 【請求項３】請求の範囲１記載のプリンタ装置におい
   て、各印字ワイヤの上記移動速度データに基づいて、上
   記印字ワイヤの移動のそれぞれの動作特性を抽出し、該
   抽出した動作特性により各印字ワイヤの移動の動作特性
   の補正制御を行って印字動作を行うことを特徴とするプ
   リンタ装置。
4. 【請求項４】請求の範囲１記載のプリンタ装置におい
   て、各印字ワイヤの上記移動速度データに基づいて、上
   記印字ワイヤそれぞれの移動タイミングを遅延させて上
   記各印字ワイヤの印字タイミングが同時になるように制
   御して印字動作を行うことを特徴とするプリンタ装置。