JP2924441B2 - Thin film transistor and method of manufacturing the same - Google Patents
Thin film transistor and method of manufacturing the sameInfo
- Publication number
- JP2924441B2 JP2924441B2 JP10720392A JP10720392A JP2924441B2 JP 2924441 B2 JP2924441 B2 JP 2924441B2 JP 10720392 A JP10720392 A JP 10720392A JP 10720392 A JP10720392 A JP 10720392A JP 2924441 B2 JP2924441 B2 JP 2924441B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- silicon film
- layer
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明はアモルファスシリコンを
用いた薄膜トランジスタの構造に関し、特にアクティブ
マトリクス型液晶ディスプレイの駆動用素子として用い
られる薄膜トランジスタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a thin film transistor using amorphous silicon, and more particularly to a thin film transistor used as a driving element of an active matrix type liquid crystal display.
【０００２】[0002]
【従来の技術】従来の薄膜トランジスタの構造を図３に
示す。2. Description of the Related Art The structure of a conventional thin film transistor is shown in FIG.
【０００３】ガラス等の絶縁基板１上にアルミ、クロ
ム、タンタル等の金属をスパッタ法により成膜し、これ
をフォトリソグラフィとウエットエッチングの方法によ
りゲート電極２にパターニングする。A metal such as aluminum, chromium, tantalum or the like is formed on an insulating substrate 1 such as glass by a sputtering method, and this is patterned into a gate electrode 2 by a method of photolithography and wet etching.
【０００４】次にアモルファス窒化シリコン膜等のゲー
ト絶縁膜（５００ｎｍ）と、アモルファスシリコン膜
（３００ｎｍ）３と、リンをドープしたｎ型アモルファ
スシリコン膜（６０ｎｍ）７をプラズマＣＶＤ法により
真空中で連続成膜する。この時アモルファスシリコン膜
の成膜条件はＳｉＨ4 ＝３０ＳＣＣＭ、Ｈ2 ＝２００Ｓ
ＣＣＭ、圧力＝１００Ｐａ、高周波放電出力＝０．０１
Ｗ／ｃｍ2 で成膜時間は約４５分である。Next, a gate insulating film (500 nm) such as an amorphous silicon nitride film, an amorphous silicon film (300 nm) 3 and an n-type amorphous silicon film (60 nm) doped with phosphorus are continuously formed in a vacuum by a plasma CVD method. Form a film. At this time, the conditions for forming the amorphous silicon film are as follows: SiH 4 = 30 SCCM, H 2 = 200 S
CCM, pressure = 100 Pa, high frequency discharge output = 0.01
At W / cm 2 , the film formation time is about 45 minutes.
【０００５】次にアモルファスシリコンとｎ型アモルフ
ァスシリコン膜をフォトリソグラフィとドライエッチン
グの方法により島状に加工してアイランド層３及びオー
ミックコンタクト層７を形成し、さらに窒化シリコン膜
４も同様の方法により電極接続用のコンタクトホール
（図示省略）を形成する。その後、これらの上に再度ア
ルミ、クロム等の金属を成膜しこれをフォトリソグラフ
ィの方法によりソース電極５及びドレイン電極配線６を
パターニングする。Next, the amorphous silicon and the n-type amorphous silicon film are processed into an island shape by a method of photolithography and dry etching to form an island layer 3 and an ohmic contact layer 7, and a silicon nitride film 4 is formed by the same method. A contact hole (not shown) for electrode connection is formed. Thereafter, a metal such as aluminum or chromium is formed again on these, and the source electrode 5 and the drain electrode wiring 6 are patterned by photolithography.
【０００６】次にチャネル形成のため、ゲート電極２上
のアイランド層上に残ったｎ型アモルファスシリコン膜
をドライエッチング法により除去する（以下、チャネル
エッチングと称する）。このときｎ型アモルファスシリ
コン膜７の除去が十分でないと薄膜トランジスタがＯＦ
Ｆ動作出来なくなるため、アモルファスシリコン層３ま
で堀込む必要がある。Next, in order to form a channel, the n-type amorphous silicon film remaining on the island layer on the gate electrode 2 is removed by dry etching (hereinafter referred to as channel etching). At this time, if the removal of the n-type amorphous silicon film 7 is not sufficient, the thin film transistor
Since the F operation becomes impossible, it is necessary to dig into the amorphous silicon layer 3.
【０００７】最後に堀込んだチャネルを保護するための
パシベーション膜８として窒化シリコン膜をプラズマＣ
ＶＤ法により成膜し電極接続用のコンタクトホール（図
示省略）をフォトリソグラフィの方法により形成してこ
の薄膜トランジスタは完成する。A silicon nitride film is formed as a plasma C as a passivation film 8 for protecting a channel dug at the end.
A thin film transistor is completed by forming a film by a VD method and forming a contact hole (not shown) for connecting an electrode by a photolithography method.
【０００８】[0008]
【発明が解決しようとする課題】上述の薄膜トランジス
タはチャネルエッチングにおける堀込み深さとそのばら
つきを考慮して、アモルファスシリコンの膜厚を必要膜
厚に堀込みマージンを加えたかなり厚いものを用いてい
る。そのため、成膜時間が長くなりスループットが低下
すると言う問題点があった。The above-mentioned thin film transistor uses a considerably thick amorphous silicon film having a required film thickness and a digging margin in consideration of the digging depth and its variation in channel etching. . Therefore, there is a problem that the film formation time becomes longer and the throughput is reduced.
【０００９】[0009]
【課題を解決するための手段】本発明の薄膜トランジス
タとその製造方法は、以下に示す特徴を持つ。 （１）絶縁基板上にゲート電極、ゲート絶縁膜、島状に
加工したアモルファスシリコン半導体層、オーミックコ
ンタクト層、ソース及びドレイン電極を順次積層、パタ
ーニングしチャネル部分にオーミックコンタクト層をエ
ッチング除去した後パシベーション膜を積層、パターニ
ングして形成される逆スタガー型チャネル堀込み構造薄
膜トランジスタにおいて、前記アモルファスシリコン半
導体層を複数の異なる膜質のアモルファスシリコン膜の
積層構造とする。 （２）前記の内容加え、前記アモルファスシリコン半導
体層のゲート絶縁膜に接する側のアモルファスシリコン
膜厚が５０ｎｍ以上である。 （３）高周波放電出力０．０１Ｗ／ｃｍ2 以下の低パワ
ー且つ成膜圧力７０Ｐａ以下且つＳｉＨ4 ／Ｈ2 流量比
１：１０以上の高水素希釈率条件のプラズマＣＶＤ法で
アモルファスシリコン膜を形成し、その上に高周波放電
出力０．０３Ｗ／ｃｍ2 以上の高パワー条件且つ成膜圧
力１２０Ｐａ以上且つＳｉＨ4 ／Ｈ2 流量比１：３以下
の低水素希釈率条件のプラズマＣＶＤ法でアモルファス
シリコン膜を積層して２層構造のアモルファスシリコン
半導体層を形成する。The thin film transistor and the method of manufacturing the same according to the present invention have the following features. (1) A gate electrode, a gate insulating film, an amorphous silicon semiconductor layer processed into an island shape, an ohmic contact layer, a source and a drain electrode are sequentially stacked and patterned on an insulating substrate, and the ohmic contact layer is etched and removed in a channel portion, followed by passivation. In an inverted stagger type channel dug-in thin film transistor formed by stacking and patterning films, the amorphous silicon semiconductor layer has a stacked structure of a plurality of amorphous silicon films having different film qualities. (2) In addition to the above, the amorphous silicon film thickness of the amorphous silicon semiconductor layer on the side in contact with the gate insulating film is 50 nm or more. (3) An amorphous silicon film is formed by a plasma CVD method under a condition of low power with a high frequency discharge output of 0.01 W / cm 2 or less, a film forming pressure of 70 Pa or less, and a flow rate ratio of SiH 4 / H 2 of 1:10 or more and a high hydrogen dilution ratio. Amorphous silicon was formed thereon by plasma CVD under a high power condition of high frequency discharge output of 0.03 W / cm 2 or more, a film forming pressure of 120 Pa or more, and a low hydrogen dilution ratio of SiH 4 / H 2 flow rate ratio of 1: 3 or less. The films are stacked to form an amorphous silicon semiconductor layer having a two-layer structure.
【００１０】[0010]
【作用】アモルファスシリコン半導体層を複層化し、チ
ャネル界面に接する層は良質のアモルファスシリコンを
十分時間をかけて成膜し、その上のチャネルエッチング
の堀込みマージンとなる層は高速に成膜して成膜時間を
短縮することにより、スループットを損なわずに特性の
良い薄膜トランジスタを作製できる。[Function] An amorphous silicon semiconductor layer is formed into a multi-layer, and a layer in contact with a channel interface is formed of amorphous silicon of good quality with sufficient time, and a layer serving as a channel etching engraving margin thereon is formed at a high speed. By reducing the film formation time, a thin film transistor with good characteristics can be manufactured without reducing throughput.
【００１１】[0011]
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例である薄膜トランジスタの
縦断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a longitudinal sectional view of a thin film transistor according to one embodiment of the present invention.
【００１２】厚さ約１ｍｍの低アルカリガラス基板１上
に金属クロム（１００ｎｍ）をスパッタ法で成膜しこれ
をフォトリソグラフィとウエットエッチングの方法によ
り所定のパターンに加工してゲート電極（配線）２を形
成する。A chromium metal (100 nm) film is formed on a low alkali glass substrate 1 having a thickness of about 1 mm by a sputtering method, and is formed into a predetermined pattern by a method of photolithography and wet etching to form a gate electrode (wiring) 2. To form
【００１３】次にプラズマＣＶＤ法によりゲート絶縁膜
用の窒化シリコン膜（５００ｎｍ）４、第１アモルファ
スシリコン膜（１００ｎｍ）３−ａ、第２アモルファス
シリコン膜（２００ｎｍ）３−ｂ、オーミックコンタク
ト層となるｎ型アモルファスシリコン膜（６０ｎｍ）７
を真空中で連続成膜する。この時、第１アモルファスシ
リコン膜３−ａの成膜条件はＳｉＮ4 ＝２０ＳＣＣＭ、
Ｈ2 ＝２００ＳＣＣＭ、圧力＝６０Ｐａ、高周波放電出
力＝０．０１Ｗ／ｃｍ2 、第２アモルファスシリコン膜
３−ｂの成膜条件はＳｉＨ4 ＝１００ＳＣＣＭ、Ｈ2 ＝
２００ＳＣＣＭ、圧力＝１００Ｐａ、高周波放電出力＝
０．０３Ｗ／ｃｍ2 とする。Next, a silicon nitride film (500 nm) 4 for a gate insulating film, a first amorphous silicon film (100 nm) 3-a, a second amorphous silicon film (200 nm) 3-b, and an ohmic contact layer are formed by a plasma CVD method. N-type amorphous silicon film (60 nm) 7
Is continuously formed in a vacuum. At this time, the conditions for forming the first amorphous silicon film 3-a were SiN 4 = 20 SCCM,
H 2 = 200 SCCM, pressure = 60 Pa, high-frequency discharge output = 0.01 W / cm 2 , the conditions for forming the second amorphous silicon film 3-b were SiH 4 = 100 SCCM, H 2 =
200 SCCM, pressure = 100 Pa, high frequency discharge output =
0.03 W / cm 2 .
【００１４】次に第１、第２アモルファスシリコン膜及
びｎ型アモルファスシリコン膜をフォトリソグラフィと
ドライエッチングの方法によりゲート電極２及びその他
必要な部分上に所定のパターンに加工してアイランド層
３を形成する。そして残った窒化シリコン膜の所定の位
置にをフォトリソグラフィとドライエッチングの方法に
より電極接続用のコンタクトホール（図示省略）を開け
てゲート絶縁層４を形成する。この上に電極材として金
属クロム膜（２００ｎｍ）をスパッタ法により成膜しフ
ォトリソグラフィとドライエッチングの方法により所定
のパターンに加工してソース電極５及びドレイン電極６
を形成する。Next, the island layer 3 is formed by processing the first and second amorphous silicon films and the n-type amorphous silicon film into a predetermined pattern on the gate electrode 2 and other necessary parts by a method of photolithography and dry etching. I do. Then, a contact hole (not shown) for connecting an electrode is formed in a predetermined position of the remaining silicon nitride film by a method of photolithography and dry etching to form a gate insulating layer 4. A metal chromium film (200 nm) as an electrode material is formed thereon by sputtering, and processed into a predetermined pattern by photolithography and dry etching to form a source electrode 5 and a drain electrode 6.
To form
【００１５】次にチャネル形成のため、ゲート電極上部
のアイランド層上に残ったｎ型アモルファスシリコン膜
７を除去するため、ソース電極及びドレイン電極をマス
クとしてドレインエッチング法によりｎ型アモルファス
シリコン膜と第２アモルファスシリコン膜を合せて約１
５０ｎｍ除去する。エッチングの堀込み深さは±５０ｎ
ｍ程度の分布を持つが、前述のアモルファスシリコン膜
厚の設定により残りのアモルファスシリコン膜厚はトラ
ンジスタの特性を維持するのに十分な厚みを残してい
る。ソース電極５及びドレイン電極６の下に残ったｎ型
アモルファスシリコン膜はオーミックコンタクト層７と
なる。Next, in order to form a channel, the n-type amorphous silicon film 7 remaining on the island layer above the gate electrode is removed by drain etching using the source electrode and the drain electrode as a mask. 2 Approximately 1 combined amorphous silicon film
Remove 50 nm. Etching depth is ± 50n
Although it has a distribution of about m, the remaining amorphous silicon film thickness has a thickness sufficient to maintain the characteristics of the transistor due to the setting of the amorphous silicon film thickness described above. The n-type amorphous silicon film left under the source electrode 5 and the drain electrode 6 becomes the ohmic contact layer 7.
【００１６】最後に堀込んだチャネルを保護するための
パシベーション膜８として窒化シリコン膜をプラズマＣ
ＶＤ法により成膜しその後に電極接続用のコンタクトホ
ール（図示省略）をフォトリソグラフィの方法により所
定の位置に形成してこの薄膜トランジスタは完成する。A silicon nitride film is formed as a plasma C as a passivation film 8 for protecting a channel dug at the end.
A thin film transistor is completed by forming a film by a VD method and then forming a contact hole (not shown) for connecting an electrode at a predetermined position by a photolithography method.
【００１７】本実施例による薄膜トランジスタの動作特
性を図４に示す。本発明による薄膜トランジスタでは第
１アモルファスシリコン膜に良質の膜を用いた事により
従来例に比べて移動度の高い良好なトランジスタ特性を
示す。また、従来例におけるアモルファスシリコン膜の
成膜時間は約４５分かかるが本実施例では第１アモルフ
ァスシリコン膜の成膜時間が約１７分、第２アモルファ
スシリコン膜の成膜時間が約５分の合計２３分と大幅な
短絡が可能となる。FIG. 4 shows the operating characteristics of the thin film transistor according to this embodiment. The thin film transistor according to the present invention exhibits good transistor characteristics with higher mobility than the conventional example by using a high quality film as the first amorphous silicon film. Further, the film formation time of the amorphous silicon film in the conventional example takes about 45 minutes, but in this embodiment, the film formation time of the first amorphous silicon film is about 17 minutes, and the film formation time of the second amorphous silicon film is about 5 minutes. A significant short circuit of 23 minutes in total is possible.
【００１８】本発明におけるその他の実施例を図面を参
照して説明する。図２は本発明の他の実施例である薄膜
トランジスタの縦断面図である。Another embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a longitudinal sectional view of a thin film transistor according to another embodiment of the present invention.
【００１９】厚さ約１ｍｍの低アルカリガラス基板１上
に金属クロム（１００ｎｍ）をスパッタ法で成膜しこれ
をフォトリソグラフイとウエットエッチングの方法によ
り所定のパターンに加工してゲート電極（配線）２を形
成する。A chromium metal (100 nm) film is formed on a low alkali glass substrate 1 having a thickness of about 1 mm by a sputtering method, and is processed into a predetermined pattern by a method of photolithography and wet etching to form a gate electrode (wiring). Form 2
【００２０】次にプラズマＣＶＤ法によりゲート絶縁膜
用の窒化シリコン膜（５００ｎｍ）４、第１アモルファ
スシリコン膜（１００ｎｍ）３−ａ、第２アモルファス
シリコン膜（２００ｎｍ）３−ｂ、ｎ型アモルファスシ
リコン膜（６０ｎｍ）７を真空中で連続性膜する。この
時、第１アモルファスシリコン膜の成膜条件はＳｉＨ4
＝２０ＳＣＣＭ、Ｈ2 ＝２００ＳＣＣＭ、圧力＝６０Ｐ
ａ、高周波放電出力＝０．０１Ｗ／ｃｍ2 、第２アモル
ファスシリコン膜の成膜条件はＳｉＨ4 ＝１００ＳＣＣ
Ｍ、Ｈ4 ＝２００ＳＣＣＭ、圧力＝１００Ｐａ、高周波
放電出力＝０．０３Ｗ／ｃｍ2 とする。Next, a silicon nitride film (500 nm) 4 for a gate insulating film, a first amorphous silicon film (100 nm) 3-a, a second amorphous silicon film (200 nm) 3-b, and n-type amorphous silicon are formed by plasma CVD. The film (60 nm) 7 is formed into a continuous film in a vacuum. At this time, the conditions for forming the first amorphous silicon film were SiH 4
= 20 SCCM, H 2 = 200 SCCM, pressure = 60P
a, high-frequency discharge output = 0.01 W / cm 2 , film forming conditions for the second amorphous silicon film were SiH 4 = 100 SCC
M, H 4 = 200 SCCM, pressure = 100 Pa, high frequency discharge output = 0.03 W / cm 2 .
【００２１】次に第１、第２アモルファスシリコン膜及
びｎ型アモルファスシリコン膜をフォトリソグラフィと
ドライエッチングの方法によりゲート電極２及びその他
必要な部分上に所定のパターンに加工してアイランド層
３を形成する。そして残った窒化シリコン膜の所定の位
置にフォトリソグラフィとドライエッチングの方法によ
り電極接続用のコンタクトホール（図示省略）を開けて
ゲート絶縁層４を形成する。この上に電極材として金属
クロム膜（２００ｎｍ）をスパッタ法により成膜しフォ
トリソグラフィとドライエッチングの方法により所定の
パターンに加工してソース電極５及びドレイン電極６を
形成する。Next, the island layer 3 is formed by processing the first and second amorphous silicon films and the n-type amorphous silicon film into a predetermined pattern on the gate electrode 2 and other necessary parts by a method of photolithography and dry etching. I do. Then, a contact hole (not shown) for electrode connection is opened at a predetermined position of the remaining silicon nitride film by a method of photolithography and dry etching to form a gate insulating layer 4. A metal chromium film (200 nm) as an electrode material is formed thereon by sputtering, and processed into a predetermined pattern by photolithography and dry etching to form a source electrode 5 and a drain electrode 6.
【００２２】次にチャネル形成のため、ゲート電極上部
のアイランド層上に残ったｎ型アモルファスシリコン膜
を除去するため、ソース電極５及びドレイン電極６をマ
スクとしてドライエッチング法によりｎ型アモルファス
シリコン膜と第２アモルファスシリコン膜を合せて約１
５０ｎｍ除去する。エッチングの堀込み深さは±５０ｎ
ｍ程度の分布を持つが前述のアモルファスシリコン膜厚
の設定により残りのアモルファスシリコン膜厚はトラン
ジスタの特性を維持するのに十分な厚みを残している。
ソース電極及びドレイン電極の下に残ったｎ型アモルフ
ァスシリコン膜はオーミックコンタクト層７となる。Next, in order to remove the n-type amorphous silicon film remaining on the island layer above the gate electrode for channel formation, the n-type amorphous silicon film is formed by dry etching using the source electrode 5 and the drain electrode 6 as a mask. About 1 second amorphous silicon film
Remove 50 nm. Etching depth is ± 50n
Although it has a distribution of about m, the remaining amorphous silicon film thickness has a thickness sufficient to maintain the characteristics of the transistor due to the setting of the amorphous silicon film thickness described above.
The n-type amorphous silicon film remaining under the source electrode and the drain electrode becomes the ohmic contact layer 7.
【００２３】最後に堀込んだチャネルを保護するための
パシベーション膜８をつける。成膜はプラズマＣＶＤに
より行うが窒化シリコン膜成膜前にＨ2 ガスだけをソー
スガスとして圧力＝１００Ｐａ、高周波放電出力＝０．
０２Ｗ／ｃｍ2 の条件でプラズマ放電し、チャネルエッ
チング後のアモルファスシリコン表面１０を処理し連続
して真空中で窒化シリコン膜を成膜する。その後に電極
接続用のコンタクトホール（図示省略）をフォトリソグ
ラフィの方法により所定の位置に形成してこの薄膜トラ
ンジタは完成する。Finally, a passivation film 8 for protecting the dug channel is formed. The film is formed by plasma CVD, but before forming the silicon nitride film, only H 2 gas is used as a source gas, pressure = 100 Pa, high frequency discharge output = 0.
Plasma discharge is performed under the condition of 02 W / cm 2 , the amorphous silicon surface 10 after the channel etching is processed, and a silicon nitride film is continuously formed in a vacuum. Thereafter, a contact hole (not shown) for connecting an electrode is formed at a predetermined position by a photolithography method to complete the thin film transistor.
【００２４】本実施例ではチャネルエッチングによるア
モルファスシリコン膜へのダメージが緩和されるため特
性安定性が向上するという効果がある。In this embodiment, since the damage to the amorphous silicon film due to the channel etching is reduced, there is an effect that the characteristic stability is improved.
【００２５】[0025]
【発明の効果】以上説明したように本発明は逆スタガー
型チャネル堀込み構造の薄膜トランジスタにおいてアモ
ルファスシリコン膜のアイランド層を膜質の良い第１ア
モルファスシリコン膜と成膜速度の速い第２アモルファ
スシリコン膜の複層構造とする事によりトランジスタ特
性とスループットの双方を向上させる効果を有する。As described above, according to the present invention, in a thin film transistor having an inverted stagger type channel dug-in structure, an island layer of an amorphous silicon film is composed of a first amorphous silicon film having good film quality and a second amorphous silicon film having a high film forming speed. The multi-layer structure has the effect of improving both transistor characteristics and throughput.
【図１】本発明の１実施例の縦断面図。FIG. 1 is a longitudinal sectional view of one embodiment of the present invention.
【図２】本発明の異なる実施例の縦断面図。FIG. 2 is a longitudinal sectional view of a different embodiment of the present invention.
【図３】従来技術による薄膜トランジスタの縦断面図。FIG. 3 is a longitudinal sectional view of a thin film transistor according to the related art.
【図４】本発明の効果を示す薄膜トランジスタのゲート
電圧−電流特性曲線図。FIG. 4 is a graph showing a gate voltage-current characteristic curve of a thin film transistor showing an effect of the present invention.
１ ガラス基板 ２ ゲート電極 ３−ａ 第１アモルファスシリコン層 ３−ｂ 第２アモルファスシリコン層 ３ アイランド層 ４ ゲート絶縁膜 ５ ソース電極 ６ ドレイン電極 ７ オーミックコンタクト層 ８ パシベーション膜 １０ 水素放電処理領域 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Gate electrode 3-a 1st amorphous silicon layer 3-b 2nd amorphous silicon layer 3 Island layer 4 Gate insulating film 5 Source electrode 6 Drain electrode 7 Ohmic contact layer 8 Passivation film 10 Hydrogen discharge processing area
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/136 500 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 29/786 H01L 21/336 G02F 1/136 500
Claims (3)
膜、島状に加工したアモルファスシリコン半導体層、オ
ーミックコンタクト層、ソース及びドレイン電極を順次
積層、パターニングしチャネル部分のオーミックコンタ
クト層をエッチング除去してチャネル堀込み構造とした
後パシベーション膜を積層、パターニングして形成され
る逆スタガー型チャネル堀込み構造薄膜トランジスタに
おいて、前記アモルファスシリコン半導体層を複数の異
なる膜質のアモルファスシリコン膜の積層構造とし、こ
の積層構造を構成するアモルファスシリコン膜のうち前
記ゲート絶縁膜に接する側のアモルファスシリコン膜の
上に形成された、前記ゲート絶縁膜から遠い方のアモル
ファスシリコン膜は前記ゲート絶縁膜に接する側のアモ
ルファスシリコン膜よりも膜厚が厚く、かつ、速い成長
速度で形成した膜質が劣るアモルファスシリコン膜であ
り、チャネル堀込み部の前記アモルファスシリコン半導
体層表面に水素放電処理が施された薄膜トランジスタで
あって、前記積層構造を構成するアモルファスシリコン
膜のうちゲート絶縁膜に接する側のアモルファスシリコ
ン膜が、高周波放電出力０．０１Ｗ／ｃｍ2以下の低パ
ワー且つ成膜圧力７０Ｐａ以下且つＳｉＨ4／Ｈ2流量比
１：１０以上の高水素希釈率条件のプラズマＣＶＤ法で
形成したアモルファスシリコン膜であり、前記ゲート絶
縁膜から遠い方のアモルファスシリコン膜は、高周波放
電出力０．０３Ｗ／ｃｍ2以上の高パワー条件且つ成膜
圧力１２０Ｐａ以上且つＳｉＨ4／Ｈ2流量比１：３以下
の低水素希釈率条件のプラズマＣＶＤ法で形成したアモ
ルファスシリコン膜であることを特徴とする薄膜トラン
ジスタ。1. A gate electrode and a gate insulating film on an insulating substrate.
Film, amorphous silicon semiconductor layer processed into island shape,
Contact layer, source and drain electrodes sequentially
Laminated, patterned and ohmic contour in channel
Channel layer is etched away to form a channel engraving structure
After the passivation film is laminated and patterned
Inverted staggered channel trench structure thin film transistor
In this case, the amorphous silicon semiconductor layer is
It has a laminated structure of amorphous silicon film of
Of the amorphous silicon films that make up the stacked structure of
The amorphous silicon film on the side in contact with the gate insulating film
An amorphous layer formed on a portion remote from the gate insulating film.
The fac silicon film is an amorphous silicon film on the side in contact with the gate insulating film.
Thicker and faster growth than Rufus silicon film
Amorphous silicon film with poor film quality formed at high speed
The amorphous silicon semiconductor in the channel trench
Thin-film transistors with hydrogen discharge treatment applied to the body layer surface
The amorphous silicon film on the side in contact with the gate insulating film in the amorphous silicon film constituting the laminated structure has a low power of a high frequency discharge output of 0.01 W / cm 2 or less, a film forming pressure of 70 Pa or less, and SiH 4 / H (2) An amorphous silicon film formed by a plasma CVD method under a high hydrogen dilution ratio condition of a flow rate ratio of 1:10 or more, and the amorphous silicon film remote from the gate insulating film has a high frequency discharge output of 0.03 W / cm 2 or more. A thin film transistor characterized by being an amorphous silicon film formed by a plasma CVD method under high power conditions, a film forming pressure of 120 Pa or more, and a SiH 4 / H 2 flow ratio of 1: 3 or less and a low hydrogen dilution ratio.
膜、島状に加工したアモルファスシリコン半導体層、オ
ーミックコンタクト層、ソース及びドレイン電極を順次
積層、パターニングしチャネル部分のオーミックコンタ
クト層をエッチング除去した後パシベーション膜を積
層、パターニングして逆スタガー型チャネル堀込み構造
薄膜トランジスタを製造する方法において、高周波放電
出力０．０１Ｗ／ｃｍ2以下の低パワー且つ成膜圧力７
０Ｐａ以下且つＳｉＨ4／Ｈ2流量比１：１０以上の高水
素希釈率条件のプラズマＣＶＤ法でアモルファスシリコ
ン膜を形成し、その上に高周波放電出力０．０３Ｗ／ｃ
ｍ2以上の高パワー条件且つ成膜圧力１２０Ｐａ以上且
つＳｉＨ4／Ｈ2流量比１：３以下の低水素希釈率条件の
プラズマＣＶＤ法でアモルファスシリコン膜を積層して
２層構造の前記アモルファスシリコン半導体層を形成す
る事を特徴とする薄膜トランジスタの製造方法。2. A gate electrode, a gate insulating film, an amorphous silicon semiconductor layer processed into an island, an ohmic contact layer, a source and a drain electrode are sequentially laminated and patterned on an insulating substrate, and the ohmic contact layer in a channel portion is removed by etching. In the method of manufacturing a thin film transistor having an inverted stagger type channel engraving structure by laminating and patterning a passivation film, a high-frequency discharge output of 0.01 W / cm 2 or less and a film forming pressure of 7 are used.
An amorphous silicon film is formed by a plasma CVD method under a high hydrogen dilution ratio condition of 0 Pa or less and a SiH 4 / H 2 flow rate ratio of 1:10 or more, and a high frequency discharge output of 0.03 W / c is formed thereon.
the amorphous silicon film having a two-layer structure formed by laminating amorphous silicon films by a plasma CVD method under a high power condition of at least m 2, a deposition pressure of at least 120 Pa and a flow rate ratio of SiH 4 / H 2 of at most 1: 3 under a low hydrogen dilution ratio. A method for manufacturing a thin film transistor, comprising forming a semiconductor layer.
膜、島状に加工したアモルファスシリコン半導体層、オ
ーミックコンタクト層、ソース及びドレイン電極を順次
積層、パターニングしチャネル部分のオーミックコンタ
クト層をエッチング除去してチャネル堀込み構造とした
後パシベーション膜を積層、パターニングして逆スタガ
ー型チャネル堀込み構造薄膜トランジスタを製造する方
法において、高周波放電出力０．０１Ｗ／ｃｍ2以下の
低パワー且つ成膜圧力７０Ｐａ以下且つＳｉＨ4／Ｈ2流
量比１：１０以上の高水素希釈率条件のプラズマＣＶＤ
法でアモルファスシリコン膜を形成し、その上に高周波
放電出力０．０３Ｗ／ｃｍ2以上の高パワー条件且つ成
膜圧力１２０Ｐａ以上且つＳｉＨ4／Ｈ2流量比１：３以
下の低水素希釈率条件のプラズマＣＶＤ法でアモルファ
スシリコン膜を積層して２層構造の前記アモルファスシ
リコン半導体層を形成する工程と、前記チャネル堀込み
構造を形成後、パッシベーション膜を積層する前に、水
素ガス中でプラズマ放電に曝して前記堀込み部の前記ア
モルファスシリコン半導体層表面に水素放電処理を施す
工程とを有する事を特徴とする薄膜トランジスタの製造
方法。3. A gate electrode , a gate insulating film, an amorphous silicon semiconductor layer processed into an island shape, an ohmic contact layer, a source and a drain electrode are sequentially laminated and patterned on an insulating substrate, and the ohmic contact layer in a channel portion is removed by etching. In the method for manufacturing a thin film transistor having an inverted stagger type channel engraving structure by laminating and patterning a passivation film after forming a channel engraving structure, a high frequency discharge output of 0.01 W / cm 2 or less, a film forming pressure of 70 Pa or less and Plasma CVD under high hydrogen dilution ratio condition with SiH 4 / H 2 flow ratio of 1:10 or more
An amorphous silicon film is formed by a method, and a high power condition of high frequency discharge output of 0.03 W / cm 2 or more, a film forming pressure of 120 Pa or more, and a low hydrogen dilution ratio condition of a SiH 4 / H 2 flow ratio of 1: 3 or less are formed thereon. Laminating an amorphous silicon film by a plasma CVD method to form the amorphous silicon semiconductor layer having a two-layer structure; and forming a plasma discharge in a hydrogen gas after laminating the channel engraving structure and laminating a passivation film. Subjecting the surface of the amorphous silicon semiconductor layer in the dug portion to hydrogen discharge treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10720392A JP2924441B2 (en) | 1992-04-27 | 1992-04-27 | Thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10720392A JP2924441B2 (en) | 1992-04-27 | 1992-04-27 | Thin film transistor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677483A JPH0677483A (en) | 1994-03-18 |
| JP2924441B2 true JP2924441B2 (en) | 1999-07-26 |
Family
ID=14453101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10720392A Expired - Lifetime JP2924441B2 (en) | 1992-04-27 | 1992-04-27 | Thin film transistor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924441B2 (en) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3516424B2 (en) * | 1996-03-10 | 2004-04-05 | 株式会社半導体エネルギー研究所 | Thin film semiconductor device |
| JP3191745B2 (en) | 1997-04-23 | 2001-07-23 | 日本電気株式会社 | Thin film transistor device and method of manufacturing the same |
| JPH1117188A (en) * | 1997-06-23 | 1999-01-22 | Sharp Corp | Active matrix substrate |
| JP2001077366A (en) | 1999-08-20 | 2001-03-23 | Internatl Business Mach Corp <Ibm> | Thin film transistor, liquid crystal display device, and manufacture of thin film transistor |
| CN1195243C (en) | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | Film transistor array panel for liquid crystal display and its producing method |
| KR101238233B1 (en) * | 2006-06-30 | 2013-03-04 | 엘지디스플레이 주식회사 | TFT and method of fabricating of the same |
| US7897971B2 (en) * | 2007-07-26 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP5395382B2 (en) | 2007-08-07 | 2014-01-22 | 株式会社半導体エネルギー研究所 | Method for manufacturing a transistor |
| US9054206B2 (en) | 2007-08-17 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8101444B2 (en) | 2007-08-17 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP5058909B2 (en) | 2007-08-17 | 2012-10-24 | 株式会社半導体エネルギー研究所 | Plasma CVD apparatus and thin film transistor manufacturing method |
| JP2009071289A (en) | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and manufacturing method thereof |
| US8349671B2 (en) | 2007-09-03 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
| US20090090915A1 (en) | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| TWI481029B (en) | 2007-12-03 | 2015-04-11 | 半導體能源研究所股份有限公司 | Semiconductor device |
| US8030655B2 (en) | 2007-12-03 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor |
| US7910929B2 (en) | 2007-12-18 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5527966B2 (en) | 2007-12-28 | 2014-06-25 | 株式会社半導体エネルギー研究所 | Thin film transistor |
| US8247315B2 (en) | 2008-03-17 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing apparatus and method for manufacturing semiconductor device |
| US8227278B2 (en) | 2008-09-05 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
| TWI512981B (en) | 2010-04-27 | 2015-12-11 | Semiconductor Energy Lab | Manufacturing method of microcrystalline semiconductor film and manufacturing method of semiconductor device |
| US8884297B2 (en) | 2010-05-14 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
| US8410486B2 (en) | 2010-05-14 | 2013-04-02 | Semiconductor Energy Labortory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8778745B2 (en) | 2010-06-29 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN102386072B (en) | 2010-08-25 | 2016-05-04 | 株式会社半导体能源研究所 | The manufacture method of microcrystalline semiconductor film and the manufacture method of semiconductor device |
| JP2012089708A (en) | 2010-10-20 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | Manufacturing method for microcrystalline silicon film, and manufacturing method for semiconductor device |
| US8450158B2 (en) | 2010-11-04 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8394685B2 (en) | 2010-12-06 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of thin film transistor |
| US9048327B2 (en) | 2011-01-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device |
-
1992
- 1992-04-27 JP JP10720392A patent/JP2924441B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677483A (en) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924441B2 (en) | Thin film transistor and method of manufacturing the same | |
| US5576241A (en) | Method of separating semiconductor wafer with dielectrics | |
| JP2814319B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH0156539B2 (en) | ||
| JP3229665B2 (en) | Method of manufacturing MOSFET | |
| JP3352191B2 (en) | Method for manufacturing thin film transistor | |
| KR100404351B1 (en) | Thin-film transistor and fabrication method thereof | |
| JP2950212B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP3356159B2 (en) | Method for manufacturing thin film transistor | |
| JPH04348077A (en) | Thin-film transistor | |
| JP3565993B2 (en) | Method for manufacturing semiconductor device | |
| US6656776B2 (en) | Thin film transistor and fabricating method thereof | |
| JP2956380B2 (en) | Thin film transistor array and method of manufacturing the same | |
| JPS61187272A (en) | Thin-film field-effect transistor and manufacture thereof | |
| JP3358284B2 (en) | Method for manufacturing thin film transistor | |
| JP3451930B2 (en) | Method for forming element isolation insulating film of semiconductor element | |
| JP3488833B2 (en) | Method for forming field effect transistor | |
| JPH04328872A (en) | Manufacture of polycrystalline thin film transistor and polycrystalline thin film transistor | |
| JPH09270517A (en) | Method of manufacturing thin film transistor | |
| KR100192393B1 (en) | Capacitor fabrication method of semiconductor device | |
| JPH01200672A (en) | Coplanar transistor and manufacture thereof | |
| JP3644977B2 (en) | Method for manufacturing polycrystalline silicon thin film transistor | |
| JP3304595B2 (en) | Method for manufacturing semiconductor device | |
| JPH04125971A (en) | Thin film transistor | |
| KR0121116B1 (en) | Method of forming an electric conduction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080507 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100507 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120507 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |