KR100192393B1 - Capacitor fabrication method of semiconductor device - Google Patents
Capacitor fabrication method of semiconductor device Download PDFInfo
- Publication number
- KR100192393B1 KR100192393B1 KR1019950058886A KR19950058886A KR100192393B1 KR 100192393 B1 KR100192393 B1 KR 100192393B1 KR 1019950058886 A KR1019950058886 A KR 1019950058886A KR 19950058886 A KR19950058886 A KR 19950058886A KR 100192393 B1 KR100192393 B1 KR 100192393B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- amorphous silicon
- oxide film
- silicon layer
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Abstract
본 발명은 반도체 소자에 관한 것으로, 소자격리 영역과 활성영역이 정의된 반도체 기판상에 게이트 절연막, 게이트 전극층, 캡산화막을 차례대로 형성하고 패터닝하는 공정과, 상기 패터닝되어진 게이트 전극의 측면에 게이트 측벽을 형성하고, 노출된 활성영역에 불순물 이온주입 공정을 실시하여 소오스/드레인 영역을 형성하는 공정과, 전면에 제1산화막, 질화막, 제1비정질 실리콘층, 제1산화막을 차례로 형성하는 공정과, 포토리소그래피 공정으로 커패시터가 형성될 영역의 제2산화막, 제1비정질 실리콘층, 질화막, 제1산화막을 차례대로 제거하고 전면에 제2비정질 실리콘층을 형성하는 공정과, 전면에 감광막을 도포하고 커패시터가 형성될 영역에만 남도록 패터닝하여, 감광막을 마스크로 제2비정질 실리콘층, 제2산화막, 제1비정질 실리콘층을 차례대로 제거하는 공정과, 전면에 유전체막을 증착하고, 유전체막상에 비정질 실리콘을 증착하여 플레이트층을 형성하는 공정과, 전면에 감광막을 도포하고 패터닝하여 상기 플레이트층 및 질화막을 선택적으로 제거하는 공정을 포함하여 이루어져 유전체막의 형성시에 하부의 산화막에 의한 이상산화 현상을 억제하여 소자의 수율 및 특성을 향상시키는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, comprising: forming and patterning a gate insulating film, a gate electrode layer, and a cap oxide film in order on a semiconductor substrate in which a device isolation region and an active region are defined; Forming a source / drain region by performing an impurity ion implantation process on the exposed active region, forming a first oxide film, a nitride film, a first amorphous silicon layer, and a first oxide film on a front surface thereof; A process of removing the second oxide film, the first amorphous silicon layer, the nitride film, and the first oxide film in the region where the capacitor is to be formed by the photolithography process and forming the second amorphous silicon layer on the entire surface. Is patterned so as to remain only in the region where the light is to be formed, and the second amorphous silicon layer, the second oxide film, and the first amorphous silicon layer A process of removing the plate layer by depositing a dielectric film on the entire surface, forming a plate layer by depositing amorphous silicon on the dielectric film, and selectively removing the plate layer and the nitride film by applying and patterning a photosensitive film on the entire surface. It is effective to improve the yield and characteristics of the device by suppressing the abnormal oxidation phenomenon by the oxide film at the bottom when forming the dielectric film.
Description
제1도 (a) 내지 (h)는 종래의 반도체 소자의 공정단면도.1 (a) to (h) are process cross-sectional views of a conventional semiconductor device.
제2도 (a) 내지 (h)는 본 발명의 반도체 소자의 공정단면도.2 (a) to (h) are process cross-sectional views of a semiconductor device of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 반도체 기판 22 : 웰 영역21 semiconductor substrate 22 well region
23 : 필드 산화막 24 : 게이트 절연막23: field oxide film 24: gate insulating film
25 : 게이트 26a : 캡산화막25 gate 26a cap oxide film
26b : 게이트 측벽 27a,27b : 제1,2산화막26b: gate sidewalls 27a, 27b: first and second oxide films
28 : 질화막 29a : 제1비정질 실리콘층28: nitride film 29a: first amorphous silicon layer
29b : 제2비정질 실리콘층 30a,30b,30c : 감광막29b: second amorphous silicon layer 30a, 30b, 30c: photosensitive film
31 : 유전층 32 : 플레이트층31 dielectric layer 32 plate layer
본 발명은 반도체 소자에 관한 것으로, 특히 소자의 특성을 저하시키는 이상산화 현상을 효율적으로 방지할 수 있는 반도체 소자의 커패시터 제조방법에 관한 것이다. 이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 커패시터 제조방법에 대하여 설명하면 다음과 같다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method for manufacturing a capacitor of a semiconductor device capable of effectively preventing an abnormal oxidation phenomenon that lowers the characteristics of the device. Hereinafter, a capacitor manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.
제1도(a) 내지 (h)는 종래의 반도체 소자의 공정단면도이다.1 (a) to (h) are process cross-sectional views of a conventional semiconductor device.
먼저, 제1도(a)에서와 같이, 필드 산화막(3)에 의해 활성(Active) 영역과 소자격리 영역으로 구분된 반도체 기판(1)의 웰 영역(2)상에 게이트 절연막(4)을 형성한다.First, as shown in FIG. 1A, a gate insulating film 4 is formed on a well region 2 of a semiconductor substrate 1 divided into an active region and a device isolation region by a field oxide film 3. Form.
그리고 전면에 게이트 형성을 위한 폴리실리콘을 증착하고, 캡산화막(6a)을 형성한다.Then, polysilicon is deposited on the entire surface to form a gate, and a cap oxide film 6a is formed.
이어, 포토리소그래피 공정으로 상기 캡산화막(6a)과 폴리실리콘층을 패터닝하여 게이트(5)를 형성한다.Subsequently, the cap oxide film 6a and the polysilicon layer are patterned by a photolithography process to form the gate 5.
그리고 상기 게이트(5)의 측면에 게이트 측벽(6b)을 형성하여 게이트를 절연시킨다.The gate sidewall 6b is formed on the side of the gate 5 to insulate the gate.
이어, 반도체 기판(1)의 노출된 활성영역에 소오스/드레인 영역을 형성하기 위한 n+불순물(또는 p+)을 도핑하여 불순물 확산영역을 형성한다.Subsequently, an impurity diffusion region is formed by doping n + impurities (or p + ) to form a source / drain region in the exposed active region of the semiconductor substrate 1.
그리고 제1도(b)에서와 같이, 전면에 저압증착으로 제1산화막(7a)을 형성하고, 상기 제1산화막(7a)상에 불순물 인(P)이 함유된 제1비정질 실리콘층(8a)을 형성한다.As shown in FIG. 1B, a first oxide film 7a is formed on the entire surface by low pressure deposition, and the first amorphous silicon layer 8a containing impurity phosphorus (P) on the first oxide film 7a. ).
이어, 상기 제1비정질 실리콘층(8a)상에 저압증착으로 제2산화막(7b)을 형성하고, 전면에 제1도(c)에서와 같이, 제1감광막(9a)을 도포하고 커패시터가 형성될 부분을 반도체 기판(1)의 접촉부분까지 식각한다.Subsequently, a second oxide film 7b is formed on the first amorphous silicon layer 8a by low pressure deposition, and the first photoresist film 9a is coated on the front surface as shown in FIG. The portion to be etched is etched to the contact portion of the semiconductor substrate 1.
그리고 제1도(d)에서와 같이, 전면에 제2비정질 실리콘층(8b)을 형성하고 제1도(e)에서와 같이, 전면에 제2감광막(9b)을 도포하고 패터닝하여, 상기 제2감광막(9b)을 마스크로 하여 제2비정질 실리콘층(8b)을 건식각하고, 제2산화막(7b)을 건식 및 습식식각한다.Then, as shown in FIG. 1 (d), a second amorphous silicon layer 8b is formed on the entire surface, and as shown in FIG. 1 (e), the second photosensitive film 9b is applied and patterned on the entire surface, thereby forming Using the second photosensitive film 9b as a mask, the second amorphous silicon layer 8b is dry-etched, and the second oxide film 7b is dry- and wet-etched.
이어, 상기 제1비정질 실리콘층(8a)을 식각하고 제2감광막(9b)을 제거하여 스택(Stack)구조의 핀(Fin) 커패시터를 형성한다.Subsequently, the first amorphous silicon layer 8a is etched and the second photosensitive layer 9b is removed to form a fin capacitor having a stack structure.
그리고 제1도(f)에서와 같이, 전면에 유전체막(10)을 형성하고, 불순물 인(P)이 함유된 비정질 실리콘을 증착하여 플레이트층(11)을 형성한다.As shown in FIG. 1 (f), the dielectric film 10 is formed on the entire surface, and amorphous silicon containing impurity phosphorus (P) is deposited to form the plate layer 11.
이때, 4M 이상에서는 얇은 질화막을 증착한 후 그 위에 얇은 열산화막을 성장시켜 유전체막으로 사용한다.In this case, at least 4M, a thin nitride film is deposited, and then a thin thermal oxide film is grown thereon and used as a dielectric film.
이어, 제1도(g)(h)에서와 같이, 전면에 제3감광막(9c)을 도포하고 패터닝 하여, 상기 플레이트층(11)을 선택적으로 제거하고, 마스크로 사용된 제3감광막(9c)을 제거하여 커패시터를 완성한다.Subsequently, as shown in FIG. 1 (g) (h), the third photoresist film 9c is applied and patterned on the entire surface to selectively remove the plate layer 11 and the third photoresist film 9c used as a mask. ) To complete the capacitor.
그러나 상기와 같은 종래의 반도체 소자의 커패시터에 있어서는 다음과 같은 문제점이 있었다.However, the above-described conventional capacitors of semiconductor devices have the following problems.
노드라인으로 사용되는 제1,2비정질 실리콘층상에 유전체층으로 얇은 질화막을 형성할 때 하층의 막질에 따라서 성장속도가 차이난다.When a thin nitride film is formed as a dielectric layer on the first and second amorphous silicon layers used as the node lines, the growth rate is different depending on the film quality of the lower layer.
즉, 제1,2비정질 실리콘층상에 성장하는 질화막의 성장속도에 비해 제1산화막상에 성장하는 질화막의 성장속도가 더 느려서 제1산화막상에는 더 얇게 막이 증착된다.That is, the growth rate of the nitride film growing on the first oxide film is slower than the growth rate of the nitride film growing on the first and second amorphous silicon layers, so that a thin film is deposited on the first oxide film.
그리고 열산화 공정을 진행하면, 제1,2비정질 실리콘층과 제1산화막이 만나는 부위에서(제1도(f)의)이상산화 현상이 발생하여 소자의 특성을 저하시키게 된다.When the thermal oxidation process is performed, at the site where the first and second amorphous silicon layers and the first oxide film meet (see FIG. Anomalous oxidation occurs, which degrades the device's characteristics.
이상산화 현상은 유전체막으로 얇게 증착시킨 질화막이 열산화막 공정진행시에 질화막의 성분 Si3N4에서 Si가 모두 고갈되어 SiO2化 되어 이상 성장되는 것을 말한다.The abnormal oxidation phenomenon means that a nitride film thinly deposited as a dielectric film is depleted of Si 3 N 4 in the nitride film and SiO 2 is abnormally grown during the thermal oxidation process.
본 발명은 상기와 같은 종래의 반도체 소자의 커패시터의 문제점을 해결하기 위한 것으로, 이상산화 현상을 효율적으로 방지할 수 있는 반도체 소자의 커패시터 제조 방법을 제공하는데 그 목적이 있다.The present invention is to solve the problems of the conventional capacitor of the semiconductor device as described above, an object of the present invention is to provide a capacitor manufacturing method of a semiconductor device that can effectively prevent the abnormal oxidation phenomenon.
상기의 목적을 달성하기 위한 본 발명의 반도체 소자의 커패시터 제조방법은 소자격리 영역과 활성영역이 정의된 반도체 기판상에 게이트 절연막, 게이트 전극층, 캡산화막을 차례대로 형성하고 패터닝하는 공정과, 상기 패터닝되어진 게이트 전극의 측면에 게이트 측벽을 형성하고, 노출된 활성영역에 불순물 이온주입 공정을 실시하여 소오스/드레인 영역을 형성하는 공정과, 전면에 제1산화막, 질화막, 제1비정질 실리콘층, 제1산화막을 차례로 형성하는 공정과, 포토리소그래피 공정으로 커패시터가 형성될 영역의 제2산화막, 제1비정질 실리콘층, 질화막, 제1산화막을 차례대로 제거하고 전면에 제2비정질 실리콘층을 형성하는 공정과, 전면에 감광막을 도포하고 커패시터가 형성될 영역에만 남도록 패터닝하여, 감광막을 마스크로 제2비정질 실리콘층, 제2산화막, 제1비정질 실리콘층을 차례대로 제거하는 공정과, 전면에 유전체막을 증착하고, 유전체막상에 비정질 실리콘을 증착하여 플레이트층을 형성하는 공정과, 전면에 감광막을 도포하고 패터닝하여 상기 플레이트층 및 질화막을 선택적으로 제거하는 공정을 포함하여 이루어짐을 특징으로 한다.In order to achieve the above object, a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention includes forming and patterning a gate insulating film, a gate electrode layer, and a cap oxide film in order on a semiconductor substrate in which a device isolation region and an active region are defined, and the patterning method. Forming a gate sidewall on the side of the gate electrode and performing a source implantation process on the exposed active region to form a source / drain region, a first oxide film, a nitride film, a first amorphous silicon layer, and a first A step of sequentially forming an oxide film, a process of removing a second oxide film, a first amorphous silicon layer, a nitride film, and a first oxide film in a region where a capacitor is to be formed by a photolithography process and forming a second amorphous silicon layer on the entire surface; By applying a photoresist film to the entire surface and patterning the photoresist to remain only in the region where the capacitor is to be formed, using the photoresist as a mask for the second amorphous silicon Removing the layer, the second oxide film, and the first amorphous silicon layer in order, depositing a dielectric film on the entire surface, depositing amorphous silicon on the dielectric film to form a plate layer, and applying and patterning a photosensitive film on the entire surface. And removing the plate layer and the nitride film selectively.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 커패시터 제조방법에 대하여 상세히 설명하면 다음과 같다.Hereinafter, a capacitor manufacturing method of a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.
제2도(a) 내지 (h)는 본 발명의 반도체 소자의 공정단면도이다.2 (a) to (h) are process cross-sectional views of the semiconductor device of the present invention.
본 발명의 노드라인으로 사용되는 비정질 실리콘층이 산화막과 직접 접촉되지 않도록 한 것으로, 먼저, 제2도(a)에서와 같이, 필드 산화막(23)에 의해 활성영역과 소자격리 영역으로 구분된 반도체 기판(21)의 웰 영역(22)상에 게이트 절연막(24)을 형성한다.The amorphous silicon layer used as the node line of the present invention is not in direct contact with the oxide film. First, as shown in FIG. 2A, a semiconductor divided into an active region and a device isolation region by the field oxide layer 23 is used. The gate insulating film 24 is formed on the well region 22 of the substrate 21.
그리고 전면에 게이트 형성을 위한 폴리실리콘을 증착하고, 캡산화막(26a)을 형성한다.Then, polysilicon is deposited on the entire surface to form a gate, and a cap oxide film 26a is formed.
이어, 포토리소그래피 공정으로 상기 캡산화막(26a)과 폴리실리콘층으로 패터닝하여 게이트(25)를 형성한다.Subsequently, the gate 25 is formed by patterning the cap oxide layer 26a and the polysilicon layer by a photolithography process.
그리고 상기 게이트(25)의 측면에 게이트 측벽(26b)을 형성하여 게이트를 절연시킨다.The gate sidewall 26b is formed on the side of the gate 25 to insulate the gate.
이어, 반도체 기판(21)의 노출된 활성영역에 소오스/드레인 영역을 형성하기 위한 n+(또는 p+)을 도핑하여 불순물 확산영역을 형성한다.Subsequently, an impurity diffusion region is formed by doping n + (or p + ) to form a source / drain region in the exposed active region of the semiconductor substrate 21.
그리고 제2도(b)에서와 같이, 전면에 LPCVD법으로 제1산화막(27a)을 형성하고, 상기 제1산화막(27a)상에 질화막(28)을 증착하고, 질화막(28)상에 불순물 인(P)이 함유된 제1비정질 실리콘층(29a)을 형성한다.Then, as shown in FIG. 2 (b), the first oxide film 27a is formed on the entire surface by LPCVD, the nitride film 28 is deposited on the first oxide film 27a, and the impurities are formed on the nitride film 28. The first amorphous silicon layer 29a containing phosphorus (P) is formed.
이어, 상기 제1비정질 실리콘층(29a)상에 저압증착으로 제2산화막(27b)을 형성하고, 제2도(c)에서와 같이, 제1감광막(30a)을 도포하고 커패시터가 형성될 부분을 반도체 기판(21)의 접촉부분까지 식각한다.Subsequently, the second oxide film 27b is formed on the first amorphous silicon layer 29a by low pressure deposition, and as shown in FIG. 2 (c), the first photosensitive film 30a is coated and the capacitor is formed. Is etched to the contact portion of the semiconductor substrate 21.
그리고 제2도(d)에서와 같이, 전면에 제2비정질 실리콘층(29b)을 형성하고, 제2도(e)에서와 같이, 전면에 제2감광막(30b)을 도포하고 패터닝하여, 상기 제2감광막(30b)을 마스크로 하여 제2비정질 실리콘층(29b), 제2산화막(27b), 제1비정질 실리콘층(29a)을 차례로 식각한다.As shown in FIG. 2D, the second amorphous silicon layer 29b is formed on the entire surface, and as shown in FIG. 2E, the second photosensitive film 30b is applied and patterned on the entire surface, thereby to The second amorphous silicon layer 29b, the second oxide film 27b, and the first amorphous silicon layer 29a are sequentially etched using the second photosensitive film 30b as a mask.
그리고 제2도(f)에서와 같이, 전면에 유전체막(31)을 형성하고, 불순물 인(P)이 함유된 비정질 실리콘을 증착하여 플레이트층(32)을 형성한다.As shown in FIG. 2 (f), the dielectric film 31 is formed on the entire surface, and the amorphous silicon containing impurity phosphorus (P) is deposited to form the plate layer 32.
이어, 제2도(g)(h)에서와 같이, 전면에 제3감광막(30c)을 도포하고 패터닝하여, 상기 플레이트층(32)을 선택적으로 제거하고, 마스크로 사용된 제3감광막(30c)을 제거하여 커패시터를 완성한다.Subsequently, as shown in FIG. 2 (g) (h), the third photoresist film 30c is applied and patterned on the entire surface to selectively remove the plate layer 32 and the third photoresist film 30c used as a mask. ) To complete the capacitor.
상기와 같은 본 발명의 반도체 소자의 커패시터 제조방법은 제1산화막을 증착한 후에, 상기 제1질화막상에 질화막을 형성하여 후속공정을 비정질 실리콘층이 제1산화막에 직접 접촉되지 않도록 하여 이상산화 현상을 방지한 것이다.As described above, in the method of manufacturing a capacitor of a semiconductor device according to the present invention, after depositing a first oxide film, a nitride film is formed on the first nitride film so that a subsequent process is performed so that an amorphous silicon layer does not directly contact the first oxide film. Will be prevented.
그러므로 상기와 같은 본 발명의 반도체 소자의 커패시터 제조방법에 있어서는 유전체막의 형성시에 하부의 산화막에 의한 이상산화 현상을 억제하여 소자의 수율 및 특성을 향상시키는 효과가 있다.Therefore, in the method of manufacturing the capacitor of the semiconductor device of the present invention as described above, there is an effect of suppressing the abnormal oxidation phenomenon caused by the oxide film under the formation of the dielectric film to improve the yield and characteristics of the device.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058886A KR100192393B1 (en) | 1995-12-27 | 1995-12-27 | Capacitor fabrication method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058886A KR100192393B1 (en) | 1995-12-27 | 1995-12-27 | Capacitor fabrication method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054068A KR970054068A (en) | 1997-07-31 |
| KR100192393B1 true KR100192393B1 (en) | 1999-06-15 |
Family
ID=19445108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950058886A KR100192393B1 (en) | 1995-12-27 | 1995-12-27 | Capacitor fabrication method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192393B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020023100A (en) * | 2001-05-28 | 2002-03-28 | 박현제 | System for virtual multicast network depolyment |
-
1995
- 1995-12-27 KR KR1019950058886A patent/KR100192393B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020023100A (en) * | 2001-05-28 | 2002-03-28 | 박현제 | System for virtual multicast network depolyment |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054068A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742363A (en) | Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths | |
| KR100237275B1 (en) | Process of fabricating semiconductor device having isolating oxide rising out of groove | |
| KR0157875B1 (en) | Manufacture of semiconductor device | |
| KR100268894B1 (en) | Method for forming of flash memory device | |
| KR100192393B1 (en) | Capacitor fabrication method of semiconductor device | |
| US4148133A (en) | Polysilicon mask for etching thick insulator | |
| KR100215841B1 (en) | Fabrication process of bipolar device | |
| JPS6217861B2 (en) | ||
| KR0175035B1 (en) | Method of manufacturing metal silicide gate electrode using double spacer | |
| KR100307541B1 (en) | Manufacturing method for mos transistor | |
| KR100244411B1 (en) | Method for manufacturing semiconductor device | |
| KR940001255B1 (en) | Method of making capacitor of semiconductor memory device | |
| KR100723771B1 (en) | Capacitor of semiconductor device and fabrication method thereof | |
| KR100359155B1 (en) | Method for manufacturing electric charge storage node of semiconductor device | |
| KR100338090B1 (en) | Method for manufacturing semiconductor device | |
| KR0136920B1 (en) | Manufacturing method of semiconductor device | |
| KR0147770B1 (en) | Manufacture method of semiconductor device | |
| KR20000004522A (en) | Method for manufacturing semiconductor devices | |
| JP3104451B2 (en) | Method for manufacturing semiconductor device | |
| KR0171988B1 (en) | Gate electrode forming method of semiconductor device | |
| KR930008539B1 (en) | Manufacturing method and structure for capacitor | |
| KR0186186B1 (en) | Method of manufacturing semiconductor device | |
| KR100204022B1 (en) | Method for forming an element isolation region in a semiconductor device | |
| KR0172286B1 (en) | Method of manufacturing transistor | |
| KR950000853B1 (en) | Fabricating method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |