KR100204022B1 - Method for forming an element isolation region in a semiconductor device - Google Patents

Method for forming an element isolation region in a semiconductor device Download PDF

Info

Publication number
KR100204022B1
KR100204022B1 KR1019950039437A KR19950039437A KR100204022B1 KR 100204022 B1 KR100204022 B1 KR 100204022B1 KR 1019950039437 A KR1019950039437 A KR 1019950039437A KR 19950039437 A KR19950039437 A KR 19950039437A KR 100204022 B1 KR100204022 B1 KR 100204022B1
Authority
KR
South Korea
Prior art keywords
film
forming
pad oxide
oxide film
device isolation
Prior art date
Application number
KR1019950039437A
Other languages
Korean (ko)
Inventor
박철수
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950039437A priority Critical patent/KR100204022B1/en
Application granted granted Critical
Publication of KR100204022B1 publication Critical patent/KR100204022B1/en

Links

Abstract

본 발명은 반도체 소자 제조공정 중 활성영역간의 전기적 격리를 위한 소자분리막 형성방법에 관한 것으로, 반도체기판에 패드산화막, 질화막을 형성하는 제1단계; 소자분리막 형성 영역의 상기 질화막, 패드산화막을 식각하되, 상기 패드산화막이 소정정도 잔류하도록 하는 제2단계; 상기 제1단계 및 제2단계에 의한 구조의 전체 상부에 폴리실리콘막을 증착한 다음, 상기 폴리실리콘막 표면에 불순물을 도핑하는 제3단계; 소자분리막을 형성하는 제4단계; 및 상기 질화막을 제거하는 제5단계를 포함하여 이루어지는 것을 특징으로 함으로써 버즈비크로 인한 활성영역의 감소를 최소화 할 수 있으므로, 소자분리막 가장자리에서의 스트레스를 완화시켜 게이트산화막의 신뢰성 향상, 셀과 셀 사이의 누설 전류 감소, 접합누설전류 감소 등 소자의 전기적 특성을 개선하는 효과를 갖는다.The present invention relates to a method of forming a device isolation film for electrical isolation between active regions in a semiconductor device manufacturing process, the method comprising: forming a pad oxide film and a nitride film on a semiconductor substrate; Etching the nitride film and the pad oxide film in the device isolation layer forming region, and leaving the pad oxide film to a predetermined level; A third step of depositing a polysilicon film over the entire structure of the first and second steps, and then doping impurities onto the surface of the polysilicon film; Forming a device isolation film; And a fifth step of removing the nitride film, thereby minimizing the reduction of the active area due to the buzz beak, thereby relieving stress at the edge of the device isolation layer, thereby improving the reliability of the gate oxide film, and between the cells and the cells. This has the effect of improving the electrical characteristics of the device, such as reducing leakage current and reducing junction leakage current.

Description

반도체 소자의 소자분리막 형성 방법Device isolation film formation method of semiconductor device

제1a도 내지 제1d도는 본 발명의 일실시예에 따른 소자분리막 형성 공정 단면도.1A to 1D are cross-sectional views of a device isolation film forming process according to an embodiment of the present invention.

제2a도 및 제2d도는 본 발명에 다른 실시예에 따른 소자분리막 형성 공정 단면도.2A and 2D are cross-sectional views of a device isolation film forming process according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11, 21 : 실리콘 기판 12, 22 : 패드 산화막11, 21: silicon substrate 12, 22: pad oxide film

13, 23 : 질화막 14, 24 : 감광막 패턴13, 23: nitride film 14, 24: photoresist pattern

15, 25 : 폴리실리콘막 17, 27 : 필드산화막15, 25: polysilicon film 17, 27: field oxide film

본 발명은 반도체 소자 제조 공정 중 활성영역간의 전기적 격리를 위한 소자분리막 형성 방법에 관한 것이다.The present invention relates to a method of forming an isolation layer for electrical isolation between active regions during a semiconductor device fabrication process.

일반적으로, 반도체 소자 제조시 중요한 하나의 단계는 활성영역간의 전기적 격리공정이며, 전기적 격리 방법으로는 접합분리방법, 산화분리방법 및 트렌치 분리방법 등이 있고, 이들 중에서 공정의 편의와 우수한 격리(isolation)특성 및 실리콘 기판의 산화마스크로 질화막을 이용할 수 있는 산화분리방법, 특히 소자 사이에 두껍게 일렬로 늘어선 산화물층을 제공하는 로코스(LOCal Oxidation of Silicon: 이하 로코스라 칭함) 공정이 많이 사용되어 왔다.In general, one important step in the fabrication of semiconductor devices is the electrical isolation process between active regions, and the electrical isolation methods include a junction separation method, an oxide separation method, and a trench isolation method, among which the convenience of the process and the excellent isolation (isolation) Characteristics and oxidative separation methods that can use nitride films as an oxide mask of silicon substrates, especially LOCal Oxidation of Silicon (LOCOS) process, which provide a thick line of oxide layers between devices, have been widely used. .

그러나, 로코스 방법은 질화막의 스트레스로 인해 소자분리막 가장자리 부분이 완만하게 되어 폭이 좁은 영역에서는 활성영역을 감소시키는 버즈비크(bird's beak)가 발생되어 소자의 고집적화에 한계가 따른다.However, in the LOCOS method, the edge of the device isolation layer becomes smooth due to the stress of the nitride film, so that a bird's beak is generated in the narrow region to reduce the active area, thereby limiting the high integration of the device.

또한, 누설전류가 많이 유발될 뿐만 아니라 게이트 산화막의 신뢰성도 크게 저하되는 문제점을 안고 있다.In addition, there is a problem that not only causes a large amount of leakage current, but also greatly reduces the reliability of the gate oxide film.

상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 소자분리막이 형성될 영역 상부의 산화율이 측벽의 산화율보다 5내지 10배 높도록 함으로써 버즈비크로 인한 활성영역의 감소를 최소화할 수 있는 반도체 소자의 소자분리막 형성 방법을 제공하는데 그 목적이 있다.The present invention devised to solve the problems of the prior art as described above can minimize the reduction of the active area due to the buzz bee by allowing the oxidation rate of the upper portion of the region where the device isolation film is to be formed to be 5 to 10 times higher than the oxidation rate of the side wall. An object of the present invention is to provide a method for forming a device isolation film of a semiconductor device.

또한, 본 발명은 소자분리막 가장자리에서의 스트레스를 완화시켜 셀과 셀 사이의 누설전류를 감소시킬 수 있는 반도체 소자의 소자분리막 형성 방법을 제공하는데 그 다른 목적이 있다.Another object of the present invention is to provide a method for forming a device isolation layer of a semiconductor device capable of reducing stress at the edge of the device isolation layer to reduce leakage current between the cell and the cell.

상기 목적을 달성하기 위한 본 발명은 반도체 기판 상에 패드산화막 및 질화막을 형성하는 제1단계; 소자분리막 형성 영역의 상기 질화막 및 상기 패드산화막을 식각하되, 상기 소자분리막 형성 영역의 상기 패드산화막 상에 패드산화막의 일부 두께를 잔류시키는 제2단계; 상기 제2단계에서 잔류된 상기 패드산화막 및 상기 질화막 하부의 상기 패드산화막 일부를 습식식각하여 제거하는 제3단계; 상기 제3단계가 완료된 전체 구조 상에 폴리실리콘막을 형성함과 동시에 상기 제3단계에서 패드산화막이 제거된 상기 질화막 하부에 상기 폴리실리콘막을 채우는 제4단계; 상기 질화막 하부의 상기 폴리실리콘막을 제외한 상기 폴리실리콘막 표면에 불순물을 도핑하는 제5단계; 산화공정을 실시하여 소자분리막을 형성하는 제6단계; 및 상기 질화막을 제거하는 제7단계를 포함하는 반도체 소자의 소자분리막 형성 방법을 제공한다.The present invention for achieving the above object is a first step of forming a pad oxide film and a nitride film on a semiconductor substrate; Etching the nitride film and the pad oxide film in the device isolation layer forming region, and leaving a partial thickness of the pad oxide film on the pad oxide film in the device isolation film forming region; A third step of removing the pad oxide film remaining in the second step and a part of the pad oxide film under the nitride film by wet etching; Forming a polysilicon film on the entire structure where the third step is completed and simultaneously filling the polysilicon film under the nitride film from which the pad oxide film is removed in the third step; A fifth step of doping an impurity to a surface of the polysilicon film except for the polysilicon film under the nitride film; A sixth step of forming an isolation layer by performing an oxidation process; And a seventh step of removing the nitride film.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성 방법을 상세히 설명한다.Hereinafter, a method of forming an isolation layer of a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 일실시예에 따른 반도체 소자의 소자분리막 형성 공정 단면도인 제1a도 내지 제1d도를 참조하여 설명한다.First, referring to FIGS. 1A to 1D, which are cross-sectional views of a device isolation film forming process of a semiconductor device, according to an embodiment of the present disclosure.

제1a도에 도시한 바와 같이 실리콘 기판 (11)상에 패드산화막(12) 및 질화막 (13)을 차례로 형성하고, 예정된 필드영역외의 상기 질화막(13) 상부에 감광막 패턴 (14)을 형성한 다음, 감광막 패턴(14)을 마스크로 사용하여 상기 질화막(13) 및 패드산화막(12)을 식각한다. 이때, 과소식각으로 상기 실리콘 기판 (11)의 필드영역 상에 상기 패드산화막(12)이 소정 두께로 잔류하도록 한다.As shown in FIG. 1A, the pad oxide film 12 and the nitride film 13 are sequentially formed on the silicon substrate 11, and the photoresist pattern 14 is formed on the nitride film 13 outside the predetermined field region. The nitride film 13 and the pad oxide film 12 are etched using the photosensitive film pattern 14 as a mask. At this time, the pad oxide film 12 is left to a predetermined thickness on the field region of the silicon substrate 11 by underetching.

이어서, 상기 감광막패턴(14)을 제거한 다음, 습식식각으로 상기 질화막(13) 하부의 패드산화막(12)을 국부적으로 횡방향 식각한 후, 제1b도에서와 같이 희생폴리실리콘막(15)을 증착한다. 계속해서, 노출된 희생폴리실리콘막(15) 표면에 도즈량 1014/cm² 내지 1016/cm² 정도의 포스포러스 (16)를 도핑한다. 이때, 상기 패드산화막(12)이 횡방향 식각된 부위에 매립된 희생폴리실리콘막 (15)에는 포스포러스가 주입되지 않는다. 이와 같이, 희생폴리실리콘막 표면에 고농도의 불순물을 주입하여 희생폴리실리콘막 상부의 산화율을 측벽의 산화율보다 크게 높임으로써 이후의 산화공정시 희생폴리실리콘막(15) 측벽의 10%가 산화될 때, 희생폴리실리콘막 (15) 산화는 보다 빨리 일어나기 때문에 실리콘 기판이 산화에 노출되어 버즈비크를 줄일 수 있다. 또한, 비교적 두꺼운 패드산화막을 사용하여 측벽 폴리실리콘막이 완전히 산화된 후에서 활성영역이 균일하게 산화되게 하여 소자분리막 가장자리의 프로파일을 원활히 할 수 있을 뿐만 아니라 특히 가장자리에서의 스트레스를 완화시킬 수 있다.Subsequently, after the photoresist pattern 14 is removed, the pad oxide layer 12 under the nitride layer 13 is locally laterally etched by wet etching, and then the sacrificial polysilicon layer 15 is removed as shown in FIG. Deposit. Subsequently, the exposed sacrificial polysilicon film 15 is doped with a phosphorus 16 having a dose of about 10 14 / cm 2 to about 10 16 / cm 2. In this case, phosphorus is not injected into the sacrificial polysilicon layer 15 embedded in the region where the pad oxide layer 12 is laterally etched. As such, when a high concentration of impurities are injected into the surface of the sacrificial polysilicon film, the oxidation rate of the upper portion of the sacrificial polysilicon film is made higher than the oxidation rate of the sidewall, so that 10% of the sidewalls of the sacrificial polysilicon film 15 are oxidized in a subsequent oxidation process. Since the oxidation of the sacrificial polysilicon film 15 occurs more quickly, the silicon substrate may be exposed to oxidation, thereby reducing the Burj beak. In addition, by using a relatively thick pad oxide film, the active region is uniformly oxidized after the sidewall polysilicon film is completely oxidized, thereby not only smoothing the profile of the edge of the device isolation layer but also relieving stress at the edge.

다음으로, 열산화 공정을 통해 제1c도에서와 같이 소자분리막인 필드산화막(17)을 형성한다. 이때, 상기 제1b도의 공정에서 포스포러스가 강하게 도핑된 (1015/cm2) 희생실리콘막(15)은 1013/cm2정도로 약하게 도핑된 경우보다 10배 정도의 높은 산화율을 나타냄으로써 열산화 공정이 용이하다.Next, through the thermal oxidation process, as shown in FIG. 1C, a field oxide film 17 as an isolation layer is formed. At this time, in the process of FIG. 1b, the strongly doped (10 15 / cm 2 ) sacrificial silicon film 15 exhibits an oxidation rate of about 10 times higher than that of the lightly doped 10 13 / cm 2. The process is easy.

끝으로, BOE 또는 HF 등의 습식식각제로 상기 질화막(13) 상부의 산화막을 제거하고, 질화막 식각제로 상기 질화막(13)을 제거한 다음, 희생산화막 형성 및 제거공정을 통해 제1d도에 도시된 바와 같은 단면 구조를 갖는 필드산화막(17)을 완성한다.Finally, the oxide layer on the nitride layer 13 is removed by a wet etchant such as BOE or HF, the nitride layer 13 is removed by a nitride layer etchant, and then a sacrificial oxide layer is formed and removed, as shown in FIG. 1D. The field oxide film 17 having the same cross-sectional structure is completed.

본 발명의 다른 실시예에 따른 반도체 소자의 소자분리막 형성 방법을 제2a도 내지 제2d도를 참조하여 설명한다.A method of forming a device isolation film of a semiconductor device according to another exemplary embodiment of the present invention will be described with reference to FIGS. 2A through 2D.

먼저, 제2a도에 도시한 바와 같이 실리콘 기판 (21) 상에 패드산화막(22) 및 질화막(23)을 차례로 형성하고, 예정된 필드영역외의 상기 질화막(23) 상부에 감광막 패턴(도시하지 않음)을 형성한 다음, 감광막 패턴을 마스크로 사용하여 상기 질화막(23) 및 패드산화막(22)을 식각한다. 이때, 과소식각으로 상기 실리콘 기판 (21)의 필드영역 상에 상기 패드산화막(22)이 소정정도 잔류하도록 한다.First, as shown in FIG. 2A, a pad oxide film 22 and a nitride film 23 are sequentially formed on the silicon substrate 21, and a photoresist pattern (not shown) is formed on the nitride film 23 outside the predetermined field region. Next, the nitride layer 23 and the pad oxide layer 22 are etched using the photoresist pattern as a mask. At this time, the pad oxide layer 22 remains on the field region of the silicon substrate 21 by a predetermined etching.

이어서, 상기 감광막패턴을 제거한 다음, 상기 구조 전체 상부에 희생 폴리실리콘막(25)을 증착한 후, 상기 희생폴리실리콘막(25) 표면에 도즈량 1014/cm² 내지 1016/cm² 정도의 포스포러스 (26)를 도핑한다. 이때의 불순물 도핑은 이후의 산화공정시 산화를 촉진하기 위함이다.Subsequently, after removing the photoresist layer pattern, the sacrificial polysilicon layer 25 is deposited on the entire structure, and a force of about 10 14 / cm 2 to 10 16 / cm 2 is applied to the surface of the sacrificial polysilicon layer 25. Doping the porous 26. The impurity doping at this time is to promote oxidation in the subsequent oxidation process.

제2b도는 열산화 공정을 통해 소자분리막인 필드산화막(27)을 형성한 상태의 단면도이다.FIG. 2B is a cross-sectional view of a field oxide film 27 formed as a device isolation film through a thermal oxidation process.

다음으로, 제2c도에서 BOE또는 HF등의 습식식각제로 필드산화막(27)의 일부를 습식식각하여 상기 질화막(23)이 충분히 노출되도록 한다.Next, in FIG. 2C, a part of the field oxide layer 27 is wet-etched with a wet etchant such as BOE or HF to sufficiently expose the nitride layer 23.

끝으로, 상기 질화막(23)을 핫(hot)포스포릭 인산 식각제로 완전히 제거하고, 상기 필드산화막(27)을 습식 에치백(etch back)하여 평탄화하여 제2d도에 도시된 바와 같은 단면 구조의 소자분리막을 형성하다.Finally, the nitride film 23 is completely removed with a hot phosphoric phosphate etchant, and the field oxide film 27 is wet etched back to be planarized to form a cross-sectional structure as shown in FIG. 2D. An element isolation film is formed.

상기와 같이 이루어지는 본 발명은 소자분리막이 형성될 영역의 실리콘 상부의 산화율이 측벽의 산화율보다 5 내지 10 배 높도록 함으로써 버즈비크로 인한 활성영역의 감소를 최소화할 수 있다.According to the present invention, the oxidation rate of the upper portion of the silicon in the region where the device isolation layer is to be formed is 5 to 10 times higher than the oxidation rate of the sidewall, thereby minimizing the reduction of the active region due to the buzz bee.

또한, 본 발명은 소자분리막 가장자리에서의 스트레스를 완화시켜 게이트 산화막의 신뢰성 향상, 셀과 셀 사이의 누설전류 감소, 접합 누설전류의 감소 등 소자의 전기적 특성을 개선시키는 효과가 있다.In addition, the present invention has the effect of reducing the stress at the edge of the device isolation layer to improve the electrical characteristics of the device, such as improving the reliability of the gate oxide film, reducing the leakage current between the cell, the junction leakage current.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

Claims (2)

반도체 소자의 소자분리막 형성 방법에 있어서, 반도체 기판 상에 패드산화막 및 질화막을 형성하는 제1단계; 소자분리막 형성 영역의 상기 질화막 및 상기 패드산화막을 식각하되, 상기 소자분리막 형성 영역의 상기 패드산화막 상에 패드산화막의 일부 두께를 잔류시키는 제2단계; 상기 제2단계에서 잔류된 상기 패드산화막 및 상기 질화막 하부의 상기 패드산화막 일부를 습식식각하여 제거하는 제3단계; 상기 제3단계가 완료된 전체 구조 상에 폴리실리콘막을 형성함과 동시에 상기 제3단계에서 패드산화막이 제거된 상기 질화막 하부에 상기 폴리실리콘막을 채우는 제4단계; 상기 질화막 하부의 상기 폴리실리콘막을 제외한 상기 폴리실리콘막 표면에 불순물을 도핑하는 제5단계; 산화공정을 실시하여 소자분리막을 형성하는 제6단계; 및 상기 질화막을 제거하는 제7단계를 포함하는 반도체 소자의 소자분리막 형성 방법.A method of forming a device isolation film of a semiconductor device, comprising: a first step of forming a pad oxide film and a nitride film on a semiconductor substrate; Etching the nitride film and the pad oxide film in the device isolation layer forming region, and leaving a partial thickness of the pad oxide film on the pad oxide film in the device isolation film forming region; A third step of removing the pad oxide film remaining in the second step and a part of the pad oxide film under the nitride film by wet etching; Forming a polysilicon film on the entire structure where the third step is completed and simultaneously filling the polysilicon film under the nitride film from which the pad oxide film is removed in the third step; A fifth step of doping an impurity to a surface of the polysilicon film except for the polysilicon film under the nitride film; A sixth step of forming an isolation layer by performing an oxidation process; And a seventh step of removing the nitride film. 제1항에 있어서, 상기 제 5단계에서, 1014/cm² 내지 1016/cm² 도즈량의 불순물을 주입하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.The method of claim 1, wherein in the fifth step, an impurity of 10 14 / cm 2 to 10 16 / cm 2 dose is implanted.
KR1019950039437A 1995-11-02 1995-11-02 Method for forming an element isolation region in a semiconductor device KR100204022B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039437A KR100204022B1 (en) 1995-11-02 1995-11-02 Method for forming an element isolation region in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039437A KR100204022B1 (en) 1995-11-02 1995-11-02 Method for forming an element isolation region in a semiconductor device

Publications (1)

Publication Number Publication Date
KR100204022B1 true KR100204022B1 (en) 1999-06-15

Family

ID=19432791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039437A KR100204022B1 (en) 1995-11-02 1995-11-02 Method for forming an element isolation region in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100204022B1 (en)

Similar Documents

Publication Publication Date Title
KR100213196B1 (en) Trench device separation
JPH0555364A (en) Method of forming isolating film of semiconductor element
JP2802600B2 (en) Method for manufacturing semiconductor device
JP3628362B2 (en) Method for manufacturing isolation structure of semiconductor device
JP2955838B2 (en) Method for manufacturing semiconductor device
KR100204022B1 (en) Method for forming an element isolation region in a semiconductor device
KR0183718B1 (en) Method of manufacturing semiconductor device
KR100241517B1 (en) Method of forming device isolation film in semiconductor device
KR100249026B1 (en) Semiconductor element isolating method
KR100297169B1 (en) Method for forming isolation layer of semiconductor device
KR0135068B1 (en) Method of forming active well on the semiconductor device
KR960014450B1 (en) Method of isolation of a semiconductor device
KR0161727B1 (en) Element isolation method of semiconductor device
KR0166835B1 (en) Method for forming isolation on a semiconductor device
KR100195206B1 (en) Semiconductor isolation method using trench
KR0151189B1 (en) Method for manufacturing semiconductor device
KR100328707B1 (en) A method of semiconductor device isolation
KR940006090B1 (en) Semiconductor device isolation method
KR930010096B1 (en) Isolation method of semiconductor device
KR0144026B1 (en) Forming method of element isolation
KR20010003615A (en) A method for forming trench type isolation layer in semiconductor device
KR100363076B1 (en) Trench and locos-type associated isolation method
KR0167260B1 (en) Manufacture of semiconductor device
KR100373710B1 (en) manufacturing method of shallow trench isolation of semiconductor devices
KR970009273B1 (en) Method for forming the field oxide on the semiconductor element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee