KR0183718B1 - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- KR0183718B1 KR0183718B1 KR1019950017599A KR19950017599A KR0183718B1 KR 0183718 B1 KR0183718 B1 KR 0183718B1 KR 1019950017599 A KR1019950017599 A KR 1019950017599A KR 19950017599 A KR19950017599 A KR 19950017599A KR 0183718 B1 KR0183718 B1 KR 0183718B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- trench
- layer
- insulating film
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 6
- 230000010354 integration Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
도전층을 포함하는 소자분리구조를 갖는 반도체 장치의 제조방법에 관해 개시되어 있다. 구체적으로, 반도체 기판 상에 트랜치를 형성하는 단계; 상기 트랜치에 제1절연막 및 제1도전층을 순차적으로 형성하는 단계; 상기 제1도전층 전면에 상기 트랜치를 매립하면서 제2절연막을 형성하는 단계; 상기 제2절연막이 형성된 반도체 기판 전면을 평탄화시키는 단계; 상기 제1도전층 및 제2절연막 패턴의 전면에 제2도전층을 형성하는 단계; 상기 제2도전층 전면에 상기 트랜치 폭보다 작은 개구폭을 갖는 제3절연막 패턴을 형성하는 단계; 및 상기 개구의 제2도전층 전부와 그 아래의 제1도전층 일부만을 열산화시켜 임의의 형태의 도전성 물질을 포함하는 필드절연막을 형성하는 단계를 포함하는 반도체 장치의 제조방법이 개시되어 있다.A method for manufacturing a semiconductor device having a device isolation structure including a conductive layer is disclosed. Specifically, forming a trench on a semiconductor substrate; Sequentially forming a first insulating layer and a first conductive layer in the trench; Forming a second insulating layer while filling the trench on the entire surface of the first conductive layer; Planarizing an entire surface of the semiconductor substrate on which the second insulating layer is formed; Forming a second conductive layer on the entire surface of the first conductive layer and the second insulating layer pattern; Forming a third insulating film pattern having an opening width smaller than the trench width on the entire surface of the second conductive layer; And thermally oxidizing all of the second conductive layer of the opening and only a portion of the first conductive layer underneath to form a field insulating film including a conductive material of any type.
본 발명에 의하면, 반도체기판에 트랜치를 형성한 다음, SEPOX방법과 폴리싱을 이용하여 필드절연막을 형성하므로 필드절연막의 길이를 짧게 형성하여 반도체 디바이스의 고접적화를 달성할 수 있고, 스트레스를 완화할 수 있다. 또한 상기 필드절연막내에 형성된 요(凹)형 도전물질에 전압을 인가하므로서, 소자분리 효과를 더 높일 수 있다.According to the present invention, since the trench is formed on the semiconductor substrate and then the field insulating film is formed by using the SEPOX method and polishing, the length of the field insulating film can be shortened to achieve high integration of the semiconductor device and to reduce stress. Can be. In addition, by applying a voltage to the yaw type conductive material formed in the field insulating film, the device isolation effect can be further enhanced.
Description
제1a도 내지 제1c도는 종래 기술에 의한 locos법 소자분리구조 및 그 제조방법을 단계별로 나타내는 도면들이다.1a to 1c are diagrams showing step-by-step of the locos method device isolation structure and a method of manufacturing the same according to the prior art.
제2a도 내지 제2e도는 종래 기술에 의한 sepox법 소자분리구조 및 그 제조방법을 단계별로 나타내는 도면들이다.2A to 2E are diagrams showing step-by-step sepox method device isolation structures and a method of manufacturing the same according to the prior art.
제3도는 본 발명에 의한 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 단면도이다.3 is a cross-sectional view of a semiconductor device having a device isolation structure including a conductive layer according to the present invention.
제4a도 내지 제4f도는 본 발명에 의한 도전층을 포함하는 소자분리구조를 갖는 제조방법을 단계별로 나타내는 도면들이다.4a to 4f are steps showing a manufacturing method having a device isolation structure including a conductive layer according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
50 : 반도체 기판 52 : 트랜치50 semiconductor substrate 52 trench
54, 58 및 62 : 제1, 제2 및 제3절연막 56, 60 : 제1 및 제2도전층54, 58, and 62: first, second and third insulating films 56, 60: first and second conductive layers
56a : 요(凹)형 도전성 물질 64a : 필드절연막56a: yaw type conductive material 64a: field insulating film
본 발명은 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법에 관한 것으로서, 특히 소자분리를 위해 트랜치(trench), 선택적인 다결정 실리콘 산화(SEPOX) 및 폴리싱(Polishing) 기법을 함께 사용하는 반도체 장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of fabricating a semiconductor device having a device isolation structure including a conductive layer, in particular using trench, selective polycrystalline silicon oxide (SEPOX) and polishing techniques for device isolation. A method for manufacturing a semiconductor device.
반도체 디바이스가 고 집적화 되어감에 따라 디바이스를 구성하는 소자들간의 분리 문제가 심각하게 대두되고 있다. 현재의 반도체 제조방법에 있어서, 개별 디바이스간의 분리 방법은 대부분 로코스법(LOCal Oxide Silicon 이하, LOCOS라 한다)이나 선택적 다결정 실리콘 산화(SElective Polysilicon Oxidation 이하, SEPOX라 한다)법을 이용하고 있다 이와 같은 소자분리방법도 디바이스의 고 집적화가 이루어짐에 따라 일정한 한계가 드러나고 있다.As semiconductor devices have become highly integrated, the problem of separation between the elements constituting the device is serious. In the current semiconductor manufacturing method, the separation method between individual devices is mostly using the LOCOS method (hereinafter referred to as LOCal Oxide Silicon, LOCOS) or the selective polycrystalline silicon oxidation (hereinafter referred to as SEPOX) method. The separation method also shows some limitations as the device becomes more integrated.
locos법의 경우 공정은 단순하지만, 버즈 비크(bird's beak)가 형성되어 산화막의 분리길이가 길어져서 활성영역의 전용면적을 감소시키고, 또한 필드산화 진행시 산화막의 가장자리에 열팽창계수의 차에 따른 스트레스가 집중되는 등의 문제가 발생한다.In the case of the locos method, the process is simple, but a bird's beak is formed to increase the separation length of the oxide film, thereby reducing the dedicated area of the active region, and stress due to the difference in coefficient of thermal expansion at the edge of the oxide film during field oxidation. Problems such as being concentrated.
SEPOX법의 경우 공정은 locos보다 더 복잡하지만 소자분리 길이가 짧아지는 등의 장점이 있다. 그러나 이 역시 소자분리 길이에는 한계가 있어, 고 집적화에는 무리가 있다.In the case of SEPOX, the process is more complex than locos, but it has advantages such as shorter device isolation. However, this also has a limit in device isolation length, which makes it difficult to achieve high integration.
트랜치법을 이용한 소자분리방법은 소자분리 간격을 locos나 sepox보다는 훨씬 좁게 형성할 수 있으나, 단차발생으로 인해 차후 형성되는 절연막이 얇아져서, 분리되어야 할 막이 접속되는 결과를 초래하기도 한다.In the device isolation method using the trench method, the device isolation interval can be formed much narrower than locos or sepox, but the insulating film formed later becomes thinner due to the step difference, resulting in the connection of the film to be separated.
상술한 종래의 소자분리방법 중 locos와 sepox법을 첨부된 도면과 함께 간단히 설명한다.The locos and sepox methods of the aforementioned conventional device isolation method will be briefly described with reference to the accompanying drawings.
제1a도 내지 제1c도는 종래 기술에 의한 locos 소자분리구조 및 그 제조방법을 단계별로 나타내는 도면들이다.1a to 1c are diagrams showing step-by-step locos device isolation structure and manufacturing method according to the prior art.
제1a도는 활성영역을 한정하는 단계를 나타낸다. 구체적으로, 반도체 기판(10) 상에 게이트 산화막(12)과 질화막(14)을 순차적으로 형성한다. 계속해서 상기 질화막(14) 전면에 포토레지스트를 도포한 다음 활성영역을 한정하도록 하는 포토레지스트 패턴(16)을 형성한다. 이 결과 질화막(14)의 전면에서 차후 필드 절연막이 형성될 부분은 그 표면이 노출된다. 반면 그 표면이 노출되지 않은 부분은 활성영역이다.1A shows a step of defining an active region. Specifically, the gate oxide film 12 and the nitride film 14 are sequentially formed on the semiconductor substrate 10. Subsequently, a photoresist is applied to the entire surface of the nitride film 14, and then a photoresist pattern 16 is formed to define an active region. As a result, the surface where the field insulating film is to be formed later on the entire surface of the nitride film 14 is exposed. On the other hand, the unexposed part is the active area.
제1b도는 필드이온을 주입하는 단계를 나타낸다. 구체적으로, 상기 포토레지스트 패턴(제1a도의 16)을 식각마스크로 하여 상기 결과물 전면을 이방성 식각하면, 노출된 부분의 질화막이 제거되어 게이트 산화막(12)의 표면이 노출된다. 이 상태에서 질화막이 제거된 필드영역(18)에 채널 스톱 불순물을 이온 주입한다.Figure 1b shows the step of implanting field ions. In detail, when the entire surface of the resultant is anisotropically etched using the photoresist pattern (16 of FIG. 1A) as an etch mask, the nitride layer of the exposed portion is removed to expose the surface of the gate oxide layer 12. In this state, channel stop impurities are implanted into the field region 18 from which the nitride film is removed.
제1c도는 필드절연막을 형성하는 단계를 나타낸다. 구체적으로, 제1b도에서 포토레지스트 패턴(16)을 제거한 후 결과물을 산화시키면 필드영역(제1b도의 18)에 산화막(20)이 성장한다. 형성된 산화막(20)은 그 양단에 새 부리 모양의 버즈 비크를 갖는다. 이와 같은 버즈 비크가 형성된 부분은 원래 활성영역이므로 결과적으로 locos법을 이용한 소자분리방법은 활성영역의 전용면적을 감소시키는 결과가 된다.1C shows a step of forming a field insulating film. Specifically, when the photoresist pattern 16 is removed in FIG. 1B and the resultant is oxidized, the oxide film 20 grows in the field region (18 in FIG. 1B). The formed oxide film 20 has a bird beak-shaped buzz beak at both ends thereof. Since the part where the buzz beak is formed is the original active region, the device isolation method using the locos method reduces the dedicated area of the active region.
제2a또 내지 제2e도는 종래 기술에 의한 sepox 소자분리구조 및 그 제조방법을 단계별로 나타내는 도면들이다.2a to 2e are diagrams showing step-by-step sepox device isolation structure and manufacturing method according to the prior art.
제2a도는 필드영역(36)을 한정하는 단계를 나타낸다. 구체적으로, 반도체기판(26) 전면에 게이트 산화막(28), 다결정 실리콘막(30) 및 질화막(32)을 순차적으로 형성한다. 이어서, 질화막(32) 전면에 포토레지스트를 도포한 다음 패터닝한다. 포토레지스트 패턴(34)이 형성된 부분은 활성영역이고, 포토레지스트 패턴(34)이 제거된 부분은 필드영역(36)이고 차후 필드 절연막이 형성될 부분이다.2A shows the step of defining the field area 36. Specifically, the gate oxide film 28, the polycrystalline silicon film 30, and the nitride film 32 are sequentially formed on the entire surface of the semiconductor substrate 26. Subsequently, a photoresist is applied to the entire surface of the nitride film 32 and then patterned. A portion where the photoresist pattern 34 is formed is an active region, a portion where the photoresist pattern 34 is removed is a field region 36, and a portion where a field insulating film is to be formed later.
제2b도는 채널 스톱 불순물을 주입하는 단계를 나타낸다. 구체적으로, 제2a도의 결과물 전면을 이방성 식각하면, 포토레지스트 패턴(제2a도의 34)에 의해 노출된 질화막은 식각되고, 그 부분의 다결정 실리콘막(30)의 표면이 노출된다. 포토레지스트 패턴(제2a도의 34)을 제거한 후 채널스톱 불순물 형성을 위해 다결정실리콘막(30)의 노출된 부위에 반도체기판(26)과 같은 도전형의 도전성 불순물을 이온 주입한다.Figure 2b shows the step of implanting channel stop impurities. Specifically, when the entire surface of the resultant of FIG. 2A is anisotropically etched, the nitride film exposed by the photoresist pattern (34 of FIG. 2A) is etched, and the surface of the polycrystalline silicon film 30 of the portion is exposed. After removing the photoresist pattern (34 in FIG. 2A), conductive impurities of a conductive type such as the semiconductor substrate 26 are implanted into the exposed portions of the polysilicon film 30 to form channel stop impurities.
제2c도는 필드영역에 필드 절연막(38)을 형성하는 단계를 나타낸다. 구체적으로, 상기 결과물을 산소 분위기에서 열처리하면 노출된 다결정 실리콘막(제2b도의 30)은 산화막(38)으로 전환된다. 산화막(38)은 양단이 활성영역쪽으로 반원형에 가깝게 형성된다. 질화막으로 덮혀있는 부분은 여전히 다결정 실리콘막(30a)으로 남아 있게 된다.2C shows the step of forming the field insulating film 38 in the field region. Specifically, when the resultant is heat-treated in an oxygen atmosphere, the exposed polycrystalline silicon film (30 in FIG. 2B) is converted into the oxide film 38. Both ends of the oxide film 38 are formed in a semicircular shape toward the active region. The portion covered with the nitride film still remains as the polycrystalline silicon film 30a.
제2d도는 활성영역의 막질을 제거하는 단계를 나타낸다. 구체적으로, 제2c도의 결과물 전면을 이방성 식각하면, 필드절연막(38) 좌·우의 활성영역에 형성된 질화막 패턴(제2c도의 32a) 및 다결정 실리콘 패턴(제2c도의 30a)이 제거되고, 게이트 산화막(28)의 표면이 노출된다. 이방성 식각 결과 산화막(38)과 그 양단의 그늘부분에 식각으로부터 보호된 다결정 실리콘 조각(30b)이 남게 된다.Figure 2d shows the step of removing the film of the active region. Specifically, when the entire surface of the resultant of FIG. 2C is anisotropically etched, the nitride film pattern (32a in FIG. 2C) and the polycrystalline silicon pattern (30a in FIG. 2C) formed in the left and right active regions of the field insulating film 38 are removed, and the gate oxide film ( The surface of 28) is exposed. As a result of the anisotropic etching, the polycrystalline silicon piece 30b protected from etching remains in the oxide film 38 and in the shadow portions of both ends thereof.
제2e도는 sepox형 필드 분리 구조를 완성하는 단계를 나타낸다. 구체적으로, 제2d도의 결과물을 산화시키면, 다결정 실리콘 조각(30b)이 산화되고, 산화막(제2d도의 38)은 그 양단의 버즈비크가 로코스법에 의해 형성된 것보다 짧은 필드절연막(38a)으로 형성된다.Figure 2e shows the step of completing the sepox type field separation structure. Specifically, when the resultant product of FIG. 2d is oxidized, the polycrystalline silicon piece 30b is oxidized, and the oxide film (38 in FIG. 2d) is formed of a field insulating film 38a having shorter edges than those formed by the Locos method. do.
종래 기술을 의한 소자분리방법은 상술한 바와 같이 필드절연막의 가장자리가 점점 얇아지고 길이가 길어진다(로코스법의 경우). 이것은 활성영역을 좁게 만들고 결과적으로 반도체 디바이스의 고 집적화에 장애가 된다. 또한 필드절연막의 가장자리는 그 두께의 얇음으로 인해 열처리를 실시할 경우 그 아래의 기판과의 열팽창계수 차이로 인해 심한 스트레스를 받는다.In the device isolation method according to the prior art, as described above, the edge of the field insulating film becomes thinner and longer (in the case of the LOCOS method). This narrows the active area and consequently hinders the high integration of the semiconductor device. In addition, the edge of the field insulating film is severely stressed due to the difference in thermal expansion coefficient with the substrate below when heat treatment is performed due to the thinness of the thickness of the field insulating film.
본 발명의 목적은 상술한 문제점을 해결하기 위해 폴리싱(polishing)을 이용한 트랜치 및 sepox 구조의 도전층을 포함하는 소자분리구조를 구비하는 반도체 장치의 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device having a device isolation structure including a trench using a polishing and a conductive layer of a sepox structure in order to solve the above problems.
상기 목적을 달성하기 위하여, 본 발명의 도전층을 포함하는 소자분리구조를 갖는 반도체 장치의 제조방법은 반도체 기판 상에 트랜치를 형성하는 단계, 상기 트랜치에 제1절연막 및 제1도전층을 순차적으로 형성하는 단계, 상기 제1도전층 전면에 상기 트랜치를 매립하면서 제2절연막을 형성하는 단계, 상기 제2절연막이 형성된 반도체 기판 전면을 평탄화시키는 단계, 상기 제1도전층 및 제2절연막 패턴의 전면에 제2도전층을 형성하는 단계, 상기 제2도전층 전면에 상기 트랜치 폭보다 작은 개구폭을 갖는 제3절연막 패턴을 형성하는 단계 및 상기 개구의 제2도전층 전부와 그 아래의 제1도전층 일부만을 열산화시켜 임의의 형태의 도전성 물질을 포함하는 필드 절연막을 형성하는 단계를 포함한다.In order to achieve the above object, a method of manufacturing a semiconductor device having a device isolation structure including a conductive layer of the present invention comprises the steps of forming a trench on a semiconductor substrate, sequentially forming a first insulating film and a first conductive layer in the trench Forming a second insulating layer by filling the trench in the entire surface of the first conductive layer, planarizing the entire surface of the semiconductor substrate on which the second insulating layer is formed, and forming a front surface of the first conductive layer and the second insulating layer pattern Forming a second conductive layer on the second conductive layer, forming a third insulating layer pattern having an opening width smaller than the trench width on the entire surface of the second conductive layer, and forming a first conductive layer below the entire second conductive layer Thermally oxidizing only a portion of the layer to form a field insulating film comprising any type of conductive material.
상기 제1절연막은 게이트 산화막이다. 상기 제1 및 제2절연막은 같은 물질로 구성된다. 또한 상기 제1 및 제2도전층은 같은 물질로서 구성된다. 그리고 상기 도전성 물질은 상기 제1도전층이고 여기에는 외부에서 네가티브(negative) 전압이 인가된다. 이렇게 하여 필드절연막의 소자 분리 효과를 더 높일 수 있다. 제3절연막은 질화막으로 구성한다.The first insulating film is a gate oxide film. The first and second insulating films are made of the same material. The first and second conductive layers are also made of the same material. And the conductive material is the first conductive layer to which a negative voltage is applied from the outside. In this way, the element isolation effect of the field insulating film can be further enhanced. The third insulating film is composed of a nitride film.
본 발명은 필드절연막의 가장자리 부분의 길이를 최소화 하므로서, 반도체 디바이스의 고 집적화를 달성할 수 있고 도전성 물질에 전압을 인가함으로써, 소자 분리 효과를 더 높일 수 있다.The present invention can achieve high integration of the semiconductor device by minimizing the length of the edge portion of the field insulating film, and can further increase the device isolation effect by applying a voltage to the conductive material.
이하, 본 발명의 실시예를 첨부된 도면과 함께 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with the accompanying drawings.
제3도는 본 발명에 의한 도전층을 포함하는 소자분리구조를 갖는 반도체 장치의 단면도이다. 구체적으로, 반도체 기판(50)에 트랜치(52)가 형성되어 있고, 상기 트랜치(52)에 요(凹)형 도전층을 내부에 갖는 산화막이 채워져 있다. 상기 요(凹)형 도전층에는 외부에서 음(-)의 전압이 인가되어 소자분리구조의 좁음을 보상한다. 상기와 같이 구성되는 소자분리구조의 제조방법을 아래에 상세하게 기술한다.3 is a cross-sectional view of a semiconductor device having a device isolation structure including a conductive layer according to the present invention. Specifically, a trench 52 is formed in the semiconductor substrate 50, and an oxide film having a yaw type conductive layer therein is filled in the trench 52. A negative voltage is applied externally to the yaw type conductive layer to compensate for the narrowness of the device isolation structure. The manufacturing method of the device isolation structure configured as described above is described in detail below.
제4a도 내지 제4f도는 본 발명에 의한 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법을 단계별로 나타내는 도면들이다.4A to 4F are step-by-step views showing a method of manufacturing a semiconductor device having a device isolation structure including a conductive layer according to the present invention.
제4a도는 도전층과 절연막을 순차적으로 형성하는 단계를 나타낸다. 구체적으로, 반도체기판(50) 상에 트랜치(52)를 형성한다. 상기 반도체기판(50) 전면에 제1절연막(54) 및 제2도전층(56)을 순차적으로 형성한다. 계속해서 제1도전층(56)으로 형성한 후 남아 있는 트랜치(57)를 채우면서 상기 제1도전층(58) 전면에 제2절연막(58)을 형성한다. 상기 제1절연막(54), 제1도전층(56) 및 제2절연막(58)의 두께는 각각 차후 폴리싱할 두께를 고려하여 충분히 두껍게 증착한다. 특히 상기 제2절연막(58)의 경우는 트랜치(57)로 파진 홈을 매울 수 있는 충분한 두께로 형성해야 한다. 또한 상기 제1도전층(56)은 다결정 실리콘을 사용하여 형성하고, 차후 필드 절연막내에 요(凹)형으로 남는다.4A illustrates a step of sequentially forming a conductive layer and an insulating film. Specifically, the trench 52 is formed on the semiconductor substrate 50. The first insulating layer 54 and the second conductive layer 56 are sequentially formed on the entire surface of the semiconductor substrate 50. Subsequently, the second insulating layer 58 is formed on the entire surface of the first conductive layer 58 while filling the trench 57 remaining after the first conductive layer 56 is formed. The thicknesses of the first insulating layer 54, the first conductive layer 56, and the second insulating layer 58 are deposited sufficiently thick in consideration of the thickness to be polished later. In particular, in the case of the second insulating layer 58, the trench 57 should be formed to have a sufficient thickness to fill the trench. Further, the first conductive layer 56 is formed using polycrystalline silicon and remains concave in the field insulating film later.
제4b도는 제2도전층(60)을 형성하는 단계를 나타낸다. 구체적으로, 그 과정을 설명하면 상기 결과물 전면을 제한선(제4a도의 A-A')까지 폴리싱한다. 폴리싱 결과 상기 제2절연막(제4a도의 58)은 상기 제2도전막(56)의 트랜치(57)를 제외한 전면에서 제거된다. 계속해서 상기 제1도전층(56) 전면과 상기 제2절연막 패턴(58a)의 전면에 제2도전층(60)을 형성한다. 이 때, 형성하는 다결정 실리콘의 두께는 추후 자기정렬(self align)에 필요한 산화막의 두께를 고려하여 형성한다. 또한 제2도전층(60)은 제1도전층(56)과 마찬가지로 다결정 실리콘을 사용하여 형성한다.4B illustrates a step of forming the second conductive layer 60. Specifically, the process is described to polish the entire surface to the limit line (A-A 'in Fig. 4a). As a result of polishing, the second insulating layer 58 (refer to FIG. 4A) is removed from the entire surface of the second conductive layer 56 except for the trench 57. Subsequently, a second conductive layer 60 is formed on the entire surface of the first conductive layer 56 and the entire surface of the second insulating layer pattern 58a. At this time, the thickness of the polycrystalline silicon to be formed is formed in consideration of the thickness of the oxide film required for self alignment later. In addition, the second conductive layer 60 is formed using polycrystalline silicon similarly to the first conductive layer 56.
제4c도는 제3절연막 패턴(62)을 형성하는 단계를 나타낸다. 구체적으로, 상기 제2도전층(60) 전면에 제3절연막을 형성한 다음, 이방성 식각하여 상기 트랜치(52)의 폭보다 작은 범위내에서 임의의 폭이 제거된 제3절연막 패턴(62)을 형성한다. 이렇게 형성된 상기 제3절연막 패턴(62)은 활성영역을 한정하며, 나이트라이드를 사용하여 형성한다. 따라서 상기 제3절연막 패턴(62)의 상기 제2도전층(60)이 노출된 부분은 필드영역이고, 상기 트랜치(52)의 폭보다 짧다. 이렇게 필드영역을 트랜치(52)의 폭보다 짧게 형성하므로서, 차후 형성할 필드절연막의 가장자리 부분의 세편을 최소화하여 반도체 디바이스의 고 집적화를 이룰 수 있다.4C illustrates forming a third insulating film pattern 62. In detail, a third insulating layer is formed on the entire surface of the second conductive layer 60, and then anisotropically etched to remove the third insulating layer pattern 62 having an arbitrary width within a range smaller than the width of the trench 52. Form. The third insulating layer pattern 62 formed as described above defines an active region and is formed using nitride. Accordingly, the exposed portion of the third conductive layer 60 of the third insulating layer pattern 62 is a field region and is shorter than the width of the trench 52. Thus, by forming the field region shorter than the width of the trench 52, it is possible to minimize the three pieces of the edge portion of the field insulating film to be formed later to achieve high integration of the semiconductor device.
제4d도는 산화막(64)을 형성시키는 단계를 나타낸다. 구체적으로, 상기 결과물을 산소분위기에서 열을 가하여 산화시키면 상기 제3절연막 패턴(62)에 의해 노출된 부분의 상기 제2도전층(제4c도의 60)은 산화되어 산화막(64)으로 전환되고 상기 활성영역 상에 형성된 부분(60a)은 산화되지 않는다. 물론 이 때, 그 아래의 제1도전층(제4c도의 56)도 일부분 영향을 받아 산화막으로 전환되며 산화되지 않는 부분은 트랜치내의 요(凹)형 부분(56b)과 상기 활성영역 상에 형성된 부분(56a)이다. 상기 제1도전층의 요(凹)형 부분(56b)에는 네가티브(negative) 전압이 인가되어 차후 형성될 필드절연막의 소자분리 역할에 일조를 하게 된다. 결국 상기 산화막(64)은 상기 제2도전층(제4c도의 60)과 상기 제1도전층(제4c도의 56a)의 노출된 부분의 산화와 상기 제2절연막 패턴(제4c도의 58a)으로 형성된 것이다. 상기 산화막(64)의 형성으로 인해 상기 제3절연막 패턴(62)의 상기 산화막(64)과 접한 가장자리는 산화막의 확장에 의해 약간 들려지게 된다.4D shows the step of forming the oxide film 64. Specifically, when the resultant is oxidized by applying heat in an oxygen atmosphere, the second conductive layer (60 in FIG. 4C) exposed by the third insulating layer pattern 62 is oxidized to be converted into an oxide layer 64. The portion 60a formed on the active region is not oxidized. Of course, at this time, the first conductive layer (56 in FIG. 4C) underneath is also partially converted into an oxide film, and the non-oxidized portion is formed on the yaw-shaped portion 56b and the active region in the trench. (56a). A negative voltage is applied to the yaw-shaped portion 56b of the first conductive layer to assist in device isolation of a field insulating film to be formed later. Eventually, the oxide film 64 is formed of the exposed portion of the second conductive layer (60 in FIG. 4C) and the first conductive layer (56a in FIG. 4C) and the second insulating layer pattern (58a in FIG. 4C). will be. Due to the formation of the oxide layer 64, the edge of the third insulating layer pattern 62, which is in contact with the oxide layer 64, is slightly lifted by the expansion of the oxide layer.
제4e도는 산화막(64) 둘레의 활성영역의 반도체기판(50) 상에 형성된 막질을 제거하는 단계로서, 그 구체적인 과정은 다음과 같다. 먼저, 제3절연막 패턴(62)을 스트립한 다음, 그 결과물 전면을 상기 반도체기판(50)을 종말점으로 하여 이방성 식각한다. 식각 결과 상기 산화막(64) 가장자리에 접하고 상기 반도체기판(50)과 수직한 면 밖의 상기 반도체기판(50) 상에 형성된 막질들이 제거된다. 그러나 상기 수직한 면내의 상기 산화막(64)의 가장자리 부분과 그 아래 상기 반도체기판(50)과의 사이에는 상기 제1도전층의 잔존물(56c)이 남게 된다.4E is a step of removing the film quality formed on the semiconductor substrate 50 in the active region around the oxide film 64. The specific process is as follows. First, the third insulating layer pattern 62 is stripped, and then the entire surface of the resultant is anisotropically etched using the semiconductor substrate 50 as an end point. As a result of etching, the film quality formed on the semiconductor substrate 50 outside the surface perpendicular to the edge of the oxide film 64 and perpendicular to the semiconductor substrate 50 is removed. However, a residue 56c of the first conductive layer remains between the edge portion of the oxide film 64 in the vertical plane and the semiconductor substrate 50 thereunder.
제4f도는 필드절연막(64a)을 완성하는 단계를 나타낸다. 구체적으로, 상기 결과물에서 상기 제1도전층의 잔존물(제4e도의 56c)을 산화시킨다. 이 결과 도시된 바와 같이 상기 필드절연막(64a)의 가장자리부분은 짧고 완만한 경사를 갖는다. 상기 필드절연막의 짧은 가장자리의 길이는 열공정시 상기 반도체기판(50)과의 열팽창계수 차이에 의한 스트레스를 완화할 수 있다.4F shows the step of completing the field insulating film 64a. Specifically, the residue (56c in FIG. 4e) of the first conductive layer is oxidized in the resultant product. As a result, as shown, the edge portion of the field insulating film 64a has a short and gentle slope. The length of the short edge of the field insulating layer may alleviate stress due to the difference in thermal expansion coefficient with the semiconductor substrate 50 during the thermal process.
이상, 본 발명은 반도체기판에 트랜치를 형성한 다음, SEPOX 방법과 폴리싱을 이용하여 필드절연막을 형성하므로 필드절연막의 길이를 짧게 형성하여 반도체 디바이스의 고 집적화를 달성할 수 있고, 스트레스를 완화할 수 있다. 또한 상기 필드절연막내에 형성된 요(凹)형 도전물질에 전압을 인가하므로서, 소자분리 효과를 더 높일 수 있다.As described above, the present invention forms a field insulating film using a SEPOX method and polishing after forming a trench in the semiconductor substrate, thereby shortening the length of the field insulating film to achieve high integration of the semiconductor device and to relieve stress. have. In addition, by applying a voltage to the yaw type conductive material formed in the field insulating film, the device isolation effect can be further enhanced.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical idea of the present invention.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017599A KR0183718B1 (en) | 1995-06-26 | 1995-06-26 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017599A KR0183718B1 (en) | 1995-06-26 | 1995-06-26 | Method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003807A KR970003807A (en) | 1997-01-29 |
| KR0183718B1 true KR0183718B1 (en) | 1999-04-15 |
Family
ID=19418405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950017599A KR0183718B1 (en) | 1995-06-26 | 1995-06-26 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0183718B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100522325B1 (en) * | 1998-06-22 | 2006-05-09 | 삼성전자주식회사 | Method for fabricating capacitor of semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792709B1 (en) * | 2001-06-25 | 2008-01-08 | 매그나칩 반도체 유한회사 | Manufacturing method for semiconductor device |
| KR100478501B1 (en) * | 2003-06-04 | 2005-03-29 | 동부아남반도체 주식회사 | Semiconductor device and formation method of trench in the semiconductor device |
-
1995
- 1995-06-26 KR KR1019950017599A patent/KR0183718B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100522325B1 (en) * | 1998-06-22 | 2006-05-09 | 삼성전자주식회사 | Method for fabricating capacitor of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003807A (en) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5004703A (en) | Multiple trench semiconductor structure method | |
| JPH10223747A (en) | Manufacture of semiconductor device | |
| KR0183718B1 (en) | Method of manufacturing semiconductor device | |
| JPH0555361A (en) | Semiconductor device and manufacture thereof | |
| KR19990011636A (en) | Device Separation Method of Semiconductor Device | |
| KR100297169B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100245075B1 (en) | Method of forming an element field oxide film in a semiconductor device | |
| KR0180782B1 (en) | Method for isolating semiconductor device | |
| KR100287916B1 (en) | Method for manufacturing isolation layer of semiconductor device | |
| KR100204022B1 (en) | Method for forming an element isolation region in a semiconductor device | |
| KR0154140B1 (en) | Manufacture of semiconductor device | |
| KR0124643B1 (en) | Forming method of isolation film in semiconductor device | |
| KR0167260B1 (en) | Manufacture of semiconductor device | |
| KR0147427B1 (en) | Method for forming element separating film of fine semiconductor device | |
| KR100303438B1 (en) | Device isolation method of semiconductor device | |
| KR100364418B1 (en) | Method for manufacturing semiconductor device | |
| KR100364124B1 (en) | Method for manufacturing isolation layer in semiconductor device | |
| KR0166500B1 (en) | Process for forming field isolation | |
| KR960014450B1 (en) | Method of isolation of a semiconductor device | |
| KR0151607B1 (en) | A field oxide film forming method of a semiconductor device | |
| KR100203911B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| KR100224651B1 (en) | Method of manufacturing semiconductor device | |
| KR940001153B1 (en) | Isolation method of semiconductor device | |
| KR0172760B1 (en) | Method of manufacturing element-isolating insulation film of semiconductor device | |
| KR950007422B1 (en) | Semiconductor device isolation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |