KR100522325B1 - Method for fabricating capacitor of semiconductor device - Google Patents
Method for fabricating capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100522325B1 KR100522325B1 KR1019980023412A KR19980023412A KR100522325B1 KR 100522325 B1 KR100522325 B1 KR 100522325B1 KR 1019980023412 A KR1019980023412 A KR 1019980023412A KR 19980023412 A KR19980023412 A KR 19980023412A KR 100522325 B1 KR100522325 B1 KR 100522325B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- film
- capacitor
- oxide
- field oxide
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 필드 산화물을 성장시키는 세폭스(SEPOX) 공정을 사용하여 커패시터를 제조하는 방법에 관한 것이다. 본 발명의 목적은 일정한 정전용량을 유지하면서 반도체 칩 내에서 커패시터가 차지하는 공간을 축소시켜서 소자의 집적화를 구현하고, 반도체 칩 위에서 커패시터가 차지하는 면적은 동일하게 유지하면서 정전용량을 증가시킬 수 있는 커패시터 제조 방법을 제공하는데 있다. 이러한 목적을 달성하기 위하여 본 발명은 산화막이 형성된 실리콘 기판이 준비되는 단계와, 산화막 위에 돌출부를 갖는 다결정 실리콘막이 형성되는 단계와, 다결정 실리콘막이 부분적으로 산화되어 형성된 제 1 다결정 실리콘판이 내재된 필드 산화물이 형성되는 단계 및 내재된 제 1 다결정 실리콘판에 대응하는 제 2 다결정 실리콘판이 필드 산화물 위에 형성되는 단계를 포함하는 반도체 소자의 커패시터 제조 방법을 제공한다.The present invention relates to a method of manufacturing a capacitor using a SEPOX process to grow field oxide. An object of the present invention is to reduce the space occupied by a capacitor in a semiconductor chip while maintaining a constant capacitance to implement device integration, and to manufacture a capacitor that can increase capacitance while maintaining the same area occupied by a capacitor on the semiconductor chip. To provide a method. In order to achieve the above object, the present invention provides a field oxide in which a silicon substrate having an oxide film is prepared, a polycrystalline silicon film having protrusions is formed on the oxide film, and a first polycrystalline silicon plate formed by partially oxidizing the polycrystalline silicon film. A method of manufacturing a capacitor of a semiconductor device comprising the step of forming and forming a second polycrystalline silicon plate corresponding to an embedded first polycrystalline silicon plate over a field oxide.
Description
본 발명은 반도체 소자(Semiconductor)의 커패시터(Capacitor) 제조 방법에 관한 것으로서, 보다 구체적으로는 필드 산화물(Field oxide)을 성장시키는 다결정 실리콘 산화 공정 - 소위 세폭스(SEPOX ; SElectve Polysilicon OXidation ; 이하 "SEPOX"라 한다) 공정 - 을 사용하여 커패시터를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and more particularly, to a polycrystalline silicon oxidation process for growing a field oxide. Process-relates to a method of manufacturing a capacitor using.
반도체 공정 특히, 광학 식각(Photo-lithography) 공정기술의 발전에 힘입어 반도체 소자의 크기는 점점 작아지고 고집적화하고 있다. 이 소형화에는 다음과 같은 두 가지의 동기가 있다. 첫째, 경제적 이유이다. 같은 면적의 반도체에 많은 소자를 집적시킴으로써 큰 시스템을 작게 만들 수 있기 때문이다. 이것이 현대의 전자 시스템이 저가격이 되는 근본 이유이다. 둘째, 회로 속도 향상을 들 수가 있다. 소자를 작게 함으로써 소자 자체 속도를 증가시키고 회로 속도 또한 증가시킬 수가 있다. 소자와 소자간의 거리가 짧아지므로 신호를 전달하는 거리가 짧아지기 때문이다.Semiconductor devices, in particular, thanks to the development of photo-lithography process technology, the size of semiconductor devices are getting smaller and higher integration. There are two motivations for this miniaturization. First is economic reasons. This is because a large system can be made small by integrating many devices in a semiconductor having the same area. This is the fundamental reason why modern electronic systems are becoming inexpensive. Second, the circuit speed can be improved. By making the device smaller, the device itself speeds up and the circuit speed increases. This is because the distance between the elements is shortened because the distance between the elements is shortened.
이러한 반도체를 구성하는 기본 소자에는 트랜지스터, 저항, 커패시터 등이 있다. 커패시터는 집적회로에서 중요한 요소이며, 특히 기억소자 회로의 경우 커패시터는 매우 중요한 요소이다. 트랜지스터와 저항은 소형화에 의해 양호한 동작 특성을 나타내지만 커패시터는 반도체의 소형화, 고집적화에 걸림돌이 된다.Basic elements constituting the semiconductor include transistors, resistors, and capacitors. Capacitors are an important element in integrated circuits, especially for memory circuits. Although transistors and resistors exhibit good operating characteristics by miniaturization, capacitors are an obstacle to miniaturization and high integration of semiconductors.
고집적화하기 위해서는 기억 셀(Memory Cell)을 작게 하면서도 정전용량(Capacitance)을 증가시켜야 하는데, 기억소자 회로의 경우 각각의 정보에 대해 전하가 커패시터에 축적되므로 기억 셀을 설계할 때 커패시터의 면적은 사용 가능한 표면 면적에 의존하기 때문이다. 따라서, 집적회로에서 필요한 커패시터는 정전용량이 크면서도 차지하는 면적이 작거나 주어진 공간을 최대한 활용할 수 있는 것이 바람직하다.In order to achieve high integration, the capacitance must be increased while the memory cell is made small. In the case of a memory device circuit, charges are accumulated in the capacitor for each piece of information, so the area of the capacitor can be used when designing the memory cell. It depends on the surface area. Therefore, it is desirable that a capacitor required in an integrated circuit has a large capacitance and a small area, or can make the most of a given space.
도 1은 종래 기술에 따른 커패시터의 사시도이다.1 is a perspective view of a capacitor according to the prior art.
도 1을 참조하면, 종래 기술에 따른 커패시터(30)는 트랜지스터간의 전기적 격리에 사용되는 필드 산화물(12) 위에 제조된다. 커패시터(30)의 정전용량은 커패시터(20)의 면적, 유전체(18)의 유전율 및 두께에 의해서 결정된다. 즉,Referring to FIG. 1, a capacitor 30 according to the prior art is fabricated over a field oxide 12 used for electrical isolation between transistors. The capacitance of capacitor 30 is determined by the area of capacitor 20, the dielectric constant and thickness of dielectric 18. In other words,
C = ε이고, 여기서 C는 정전용량, ε은 유전체(18)의 유전율, S는 커패시터(30)의 면적, d는 유전체(18)의 두께이다.C = ε where C is the capacitance, ε is the dielectric constant of dielectric 18, S is the area of capacitor 30, and d is the thickness of dielectric 18.
이때, 유전체(18)의 두께와 유전율은 유전체(18)의 물성과 관련되어 변화가 어려우므로 정전용량은 커패시터(30)의 면적에 의해 큰 영향을 받는다. 커패시터(30)는 필드 산화물(12) 위에 형성된 제 1,2 다결정 실리콘판들(14, 16)을 커패시터(30)의 양쪽 평판으로 하여 그 사이에 유전체(18)가 삽입된 형태로 제조된다. 그러나, 이와 같이 필드 산화물(12) 위에 제조된 커패시터(30)는 정전용량을 결정하는 면적에 제한을 받고, 단차가 크게 되어 소자의 집적화에 장애가 된다.At this time, since the thickness and dielectric constant of the dielectric 18 are difficult to change in relation to the physical properties of the dielectric 18, the capacitance is greatly influenced by the area of the capacitor 30. The capacitor 30 is fabricated in such a manner that the first and second polycrystalline silicon plates 14 and 16 formed on the field oxide 12 are both flat plates of the capacitor 30, and a dielectric 18 is inserted therebetween. However, the capacitor 30 fabricated on the field oxide 12 as described above is limited in the area for determining the capacitance, and the step height becomes large, which impedes the integration of the device.
따라서, 본 발명의 목적은 일정한 정전용량을 유지하면서 반도체 칩 내에서 커패시터가 차지하는 공간을 축소시켜서 소자의 집적화를 구현할 수 있는 커패시터 제조 방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a capacitor manufacturing method capable of realizing device integration by reducing a space occupied by a capacitor in a semiconductor chip while maintaining a constant capacitance.
본 발명의 다른 목적은 반도체 칩 위에서 커패시터가 차지하는 공간은 동일하게 유지하면서 정전용량을 증가시킬 수 있는 커패시터 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a capacitor manufacturing method capable of increasing capacitance while maintaining the same space occupied by a capacitor on a semiconductor chip.
이러한 목적을 달성하기 위하여 본 발명은 반도체 소자의 커패시터 제조 방법에 있어서, 산화막이 형성된 실리콘 기판이 준비되는 단계와; 산화막 위에 돌출부를 갖는 다결정 실리콘막이 형성되는 단계와; 돌출부 및 돌출부의 주변을 노출시키며 다결정 실리콘막 위에 산화 마스크가 형성되는 단계와; 산화 마스크에서 노출된 다결정 실리콘막이 부분적으로 산화되어 산화막과 연결됨으로써 부분적으로 산화되고 남은 제 1 다결정 실리콘판이 내재되는 필드 산화물이 형성되는 단계와; 필드 산화물을 제외한 산화 마스크, 다결정 실리콘막 및 산화막이 실리콘 기판 위에서 제거되는 단계; 및 내재된 제 1 다결정 실리콘판에 대응되는 제 2 다결정 실리콘판이 필드 산화물 위에 형성되는 단계;를 포함하는 반도체 소자의 커패시터 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method of manufacturing a capacitor of a semiconductor device, comprising: preparing a silicon substrate on which an oxide film is formed; Forming a polycrystalline silicon film having protrusions on the oxide film; Forming an oxide mask on the polycrystalline silicon film while exposing the protrusion and the periphery of the protrusion; Forming a field oxide in which the polycrystalline silicon film exposed by the oxidation mask is partially oxidized to be connected to the oxide film so as to embed the first polycrystalline silicon plate remaining partially oxidized; Removing the oxide mask, the polycrystalline silicon film, and the oxide film except the field oxide on the silicon substrate; And forming a second polycrystalline silicon plate corresponding to the embedded first polycrystalline silicon plate on the field oxide.
이하, 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하고자 한다. 먼저 SEPOX 공정에 의해 필드 산화물을 성장시키는 방법에 대해서 설명하고, SEPOX 공정을 이용하여 커패시터를 제조하는 방법에 대해서 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, a method of growing a field oxide by the SEPOX process will be described, and a method of manufacturing a capacitor using the SEPOX process will be described.
도 2a 내지 도 2c는 일반적인 SEPOX 공정을 나타내는 공정도이다.2A-2C are process diagrams illustrating a typical SEPOX process.
도 2a 내지 도 2c를 참조하면, SEPOX 공정은 트랜지스터와 트랜지스터 사이의 전기적 격리를 위한 필드 산화물(60)을 형성하기 위한 방법으로, 질화 실리콘막(Si3N4 ; 56)이 산소를 통과시키지 않는다는 성질을 이용하여 다결정 실리콘막(54)의 필요한 부분만 선택적으로 산화시키는 방법이다. SEPOX 공정은 로코스(LOCOS ; LOCal Oxidation of Silicon ; 이하 "LOCOS"라 한다) 공정에 비해 복잡하지만 활성 영역(Active Region)이 감소하지 않는다는 장점이 있다.Referring to FIGS. 2A to 2C, the SEPOX process is a method for forming a field oxide 60 for electrical isolation between a transistor and a transistor, and utilizes a property that a silicon nitride film (Si 3 N 4; 56) does not allow oxygen to pass through. Therefore, only a necessary portion of the polycrystalline silicon film 54 is selectively oxidized. The SEPOX process is more complex than the LOCOS (LOCOS) process, but it does not reduce the active region.
즉, SEPOX 공정에 의하면 필드 산화물(60)이 성장하면서 산화 마스크로 사용되는 질화 실리콘막(56)의 가장자리를 들어올리는 새 부리(Bird's Beak) 현상이 발생하지 않는다. 따라서, LOCOS 공정에서 생기는 활성 영역의 감소가 발생하지 않으므로 반도체 설계 법칙(Design Rule)이 엄격해지면서 필드 산화물(60) 형성 공정은 SEPOX 공정으로 바뀌고 있다. SEPOX 공정은 다결정 실리콘이 단결정 실리콘에 비해 산화 속도가 빠른 것을 이용한다.That is, according to the SEPOX process, as the field oxide 60 grows, a bird's beak phenomenon that lifts the edge of the silicon nitride film 56 used as an oxidation mask does not occur. Accordingly, since the reduction of the active region generated in the LOCOS process does not occur, the process of forming the field oxide 60 is changing to the SEPOX process as the semiconductor design rule becomes strict. The SEPOX process utilizes that polycrystalline silicon has a faster oxidation rate than single crystal silicon.
SEPOX 공정에 대하여 상세히 설명하면 다음과 같다. 먼저, 실리콘 기판(50) 위에 산화막(52)이 형성된다. 산화막(52)은 다결정 실리콘막(54)과 실리콘 기판(50)과의 접착성을 좋게 하고, 열처리에 의한 손상을 완화시키는 완충막(Buffer Layer) 역할을 한다. 산화막(52) 위에는 다결정 실리콘막(54)이 형성되는데, 두께는 약 900 내지 1000Å 정도이다. 다결정 실리콘막(54)의 산화 마스크로는 질화 실리콘막(56)을 이용한다.Detailed description of the SEPOX process is as follows. First, an oxide film 52 is formed on the silicon substrate 50. The oxide film 52 serves as a buffer layer to improve adhesion between the polycrystalline silicon film 54 and the silicon substrate 50 and to mitigate damage caused by heat treatment. A polycrystalline silicon film 54 is formed on the oxide film 52, which has a thickness of about 900 to 1000 mW. The silicon nitride film 56 is used as the oxide mask of the polycrystalline silicon film 54.
필드 산화물(60)을 형성하고자 하는 부분의 질화 실리콘막(56)을 제거하기 위해서 일반적인 광학 식각 공정으로 감광막(58)을 이용하여 질화 실리콘막(56)을 식각한다. 이와 같이 산화 마스크가 만들어지면 감광막(58)을 제거하고 산화 공정을 진행하면, 질화 실리콘막(56)에 의해 마스킹되지 않은 부분에 필드 산화물(60)이 형성된다.In order to remove the silicon nitride film 56 of the portion where the field oxide 60 is to be formed, the silicon nitride film 56 is etched using the photosensitive film 58 in a general optical etching process. When the oxidation mask is formed in this manner, when the photosensitive film 58 is removed and the oxidation process is performed, the field oxide 60 is formed in a portion which is not masked by the silicon nitride film 56.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 커패시터(130)를 제조하는 공정을 나타내는 공정도이고, 도 4는 도 3f의 Ⅳ-Ⅳ선을 따라 절단한 단면도이다.3A to 3F are process diagrams illustrating a process of manufacturing a capacitor 130 according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along line IV-IV of FIG. 3F.
도 3a 내지 도 4를 참조하면, 본 발명의 일 실시예에서는 일반적인 SEPOX 공정에 별도의 공정을 추가하여 커패시터를 제조한다. 실리콘 기판(100) 위에 산화막(102), 다결정 실리콘막(104)이 형성되며, 이때 본 발명의 공정에 따른 다결정 실리콘막(104)은 별도의 광학 식각 공정을 통하여 돌출부(111)가 형성된 것을 특징으로 한다.3A to 4, in one embodiment of the present invention, a capacitor is manufactured by adding a separate process to a general SEPOX process. An oxide film 102 and a polycrystalline silicon film 104 are formed on the silicon substrate 100, and the polycrystalline silicon film 104 according to the process of the present invention is characterized in that the protrusion 111 is formed through a separate optical etching process. It is done.
일반적인 SEPOX 공정에 사용되는 다결정 실리콘막에 비하여 두배의 두께로 형성된 다결정 실리콘막(104)이 산화막(102) 위에 형성되며, 다결정 실리콘막(104)은 산화막(102)에 의해 실리콘 기판(100)과 전기적으로 절연된 특징을 갖는다. 다결정 실리콘막(104)의 임의의 지점 - 예를 들어 커패시터가 형성되는 지점 - 위에 감광막(108)을 형성한 후(도 3a) 식각을 실시하여 감광막(108)에 의해 식각되지 않고 남게 되는 다결정 실리콘막의 돌출부(111)가 형성된다(도 3b). 다결정 실리콘막의 돌출부(111)는 약 1000 Å 정도의 두께로 형성되며, 이는 전체적인 다결정 실리콘막(104)의 두께의 약 50% 정도이다. 다시 말하면, 돌출부(111)를 제외한 다결정 실리콘막(104)이 약 1000 Å 정도의 두께로 식각되는 것이다.A polycrystalline silicon film 104 formed twice as thick as the polycrystalline silicon film used in the general SEPOX process is formed on the oxide film 102, and the polycrystalline silicon film 104 is formed by the oxide film 102 and the silicon substrate 100. It is electrically insulated. After forming the photoresist film 108 on any point of the polycrystalline silicon film 104, for example, a capacitor is formed (FIG. 3A), etching is performed to leave the polycrystalline silicon remaining unetched by the photoresist film 108. The protrusion 111 of the membrane is formed (FIG. 3B). The protrusion 111 of the polycrystalline silicon film is formed to a thickness of about 1000 mm 3, which is about 50% of the thickness of the entire polycrystalline silicon film 104. In other words, the polycrystalline silicon film 104 except for the protrusion 111 is etched to a thickness of about 1000 GPa.
이와 같이 돌출부(111)를 갖는 다결정 실리콘막(104) 위에 질화 실리콘막(106)이 형성되고, 질화 실리콘막(106) 위에 다시 감광막(108)을 형성한다(도 3c). 이때의 감광막(108)은 다결정 실리콘막의 돌출부(111)를 포함하는 그 주변을 제외한 질화 실리콘막(106) 위로 형성된다. 일반적인 SEPOX 공정과 마찬가지로, 이때의 감광막(108)은 질화 실리콘막(106)을 다결정 실리콘막(104)을 산화시키기 위한 산화 마스크로 형성하기 위한 것이다.In this manner, the silicon nitride film 106 is formed on the polycrystalline silicon film 104 having the protrusion 111, and the photosensitive film 108 is formed again on the silicon nitride film 106 (FIG. 3C). At this time, the photosensitive film 108 is formed over the silicon nitride film 106 except for the periphery thereof, including the protrusion 111 of the polycrystalline silicon film. As in the general SEPOX process, the photosensitive film 108 at this time is for forming the silicon nitride film 106 as an oxidation mask for oxidizing the polycrystalline silicon film 104.
질화 실리콘막(106)을 이용한 산화 마스크가 형성된 후(도 3d), 본 발명에서 가장 중요한 특징을 갖는 산화공정이 실시된다. 이 산화공정은 일반적인 SEPOX 공정에서 산화 마스크가 형성되지 않은 부분의 다결정 실리콘막이 완전히 산화되는 것과는 달리, 다결정 실리콘막(104)의 돌출부(111)를 중심으로 그 주변은 완전히 산화되어 다결정 실리콘막(104) 하부의 산화막(102)과 연결되고 다결정 실리콘막의 돌출부(111)는 부분적으로 산화되어 필드 산화물(130)을 형성하며, 이 필드 산화물(120)은 부분적으로 산화되고 남은 돌출부로 형성되는 제 1 다결정 실리콘판(122)이 내재되는 것을 특징으로 한다(도 3e).After the oxide mask using the silicon nitride film 106 is formed (FIG. 3D), an oxidation process having the most important feature in the present invention is performed. Unlike the oxidation of the polycrystalline silicon film in the portion where the oxidizing mask is not formed in the general SEPOX process, the oxidation process is completely oxidized around the protrusion 111 of the polycrystalline silicon film 104 and thus the polycrystalline silicon film 104. And the protrusion 111 of the polycrystalline silicon film is partially oxidized to form the field oxide 130, and the field oxide 120 is partially oxidized and is formed of the first protrusion. It is characterized in that the silicon plate 122 is embedded (Fig. 3e).
제 1 다결정 실리콘판(122)을 내부에 포함하는 필드 산화물(130) 위에 또 하나의 다결정 실리콘막(도시되지 않음)을 형성한 후 식각함으로써 제 2 다결정 실리콘판(124)을 형성할 수 있으며(도 3f), 이와 같은 공정들을 통하여 제 1/2 다결정 실리콘판(122, 124)과 제1/2 다결정 실리콘판(122,124)의 사이에 위치한 필드 산화물을 포함하는 커패시터(130)가 제조된다.The second polycrystalline silicon plate 124 may be formed by forming and then etching another polycrystalline silicon film (not shown) on the field oxide 130 including the first polycrystalline silicon plate 122 therein; 3F), through these processes, a capacitor 130 including a field oxide positioned between the first and second polycrystalline silicon plates 122 and 124 and the first and second polycrystalline silicon plates 122 and 124 is manufactured.
여기서,제 1 다결정 실리콘판(122)과 제 2 다결정 실리콘판(124)이 커패시터(130)의 양쪽 판 역할을 하고, 다결정 실리콘판들(122, 124) 사이에 있는 필드 산화물이 유전체(126) 역할을 한다. 제 1/2 다결정 실리콘판(122, 124) 사이에 있는 필드 산화물의 두께는 식각에 의해 조절될 수 있으며, 제 1 다결정 실리콘판(122)과 제 2 다결정 실리콘판(124)에 각각 전극을 연결하면 커패시터(130)가 완성된다.Here, the first polycrystalline silicon plate 122 and the second polycrystalline silicon plate 124 serve as both plates of the capacitor 130, and the field oxide between the polycrystalline silicon plates 122 and 124 is the dielectric 126. Play a role. The thickness of the field oxide between the first and second polycrystalline silicon plates 122 and 124 may be controlled by etching, and the electrodes are connected to the first and second polycrystalline silicon plates 122 and 124, respectively. When the capacitor 130 is completed.
본 발명의 실시예에 따른 커패시터는 필드 산화물 위에 제조된 종래의 커패시터에 비해서 수직 높이가 감소하여 반도체 소자를 제조할 때, 기하학적 구조에서 유리하다. 또한, 필드 산화물을 형성하는 공정에서 제 1 다결정 실리콘판과 유전체를 한꺼번에 형성하므로 그에 따라 제조 공정의 단계가 줄어든다.The capacitor according to the embodiment of the present invention is advantageous in geometry when manufacturing a semiconductor device with a reduced vertical height compared to a conventional capacitor fabricated on the field oxide. In addition, in the process of forming the field oxide, the first polycrystalline silicon plate and the dielectric are formed at the same time, thereby reducing the steps of the manufacturing process.
도 5는 본 발명의 다른 실시예에 따른 커패시터(230)를 나타낸 단면도이다.5 is a cross-sectional view illustrating a capacitor 230 according to another embodiment of the present invention.
도 5를 참조하면, 실리콘 기판(200) 위에 제 1 다결정 실리콘판(222)을 갖는 필드 산화물(220)을 형성하고, 제 1 다결정 실리콘판(222)에 대응하는 제 2 다결정 실리콘판(224)을 필드 산화물 위에 형성한 후, 제 2 다결정 실리콘판(224) 위에 유전체(226)와 제 3 다결정 실리콘판(228)을 형성하면 종래의 커패시터와 동일한 공간에 정전용량이 더 큰 커패시터(230)를 제조할 수 있다.Referring to FIG. 5, a field oxide 220 having a first polycrystalline silicon plate 222 is formed on a silicon substrate 200, and a second polycrystalline silicon plate 224 corresponding to the first polycrystalline silicon plate 222 is formed. Is formed on the field oxide, and then the dielectric 226 and the third polycrystalline silicon plate 228 are formed on the second polycrystalline silicon plate 224 to form a capacitor 230 having a larger capacitance in the same space as a conventional capacitor. It can manufacture.
이와 같이, 본 발명에 따른 커패시터의 제조 방법은 필드 산화물을 형성하는 공정에서 필드 산화물 내부에 제 1 다결정 실리콘판이 내재될 수 있는 부분적 산화공정을 특징으로 하며, 이러한 기술적 사상의 범위 내에서 자유롭게 적용될 수 있다.As described above, the method of manufacturing a capacitor according to the present invention is characterized by a partial oxidation process in which the first polycrystalline silicon plate may be embedded in the field oxide in the process of forming the field oxide, and may be freely applied within the scope of the technical idea. have.
이상 설명한 바와 같이 본 발명에 의하면, 커패시터가 차지하는 공간이 감소하여 반도체 소자의 집적화에 도움이 된다.As described above, according to the present invention, the space occupied by the capacitor is reduced, which helps in integrating the semiconductor device.
또한, 본 발명에 의하면 커패시터를 제조하는데 필요한 공정을 감소시켜 공정의 단순화를 이룰 수 있다.In addition, the present invention can simplify the process by reducing the process required to manufacture the capacitor.
도 1은 종래 기술에 따른 커패시터의 사시도,1 is a perspective view of a capacitor according to the prior art,
도 2a 내지 도 2c는 일반적인 세폭스(SEPOX) 공정을 나타낸 공정도,2a to 2c is a process diagram showing a typical SEPOX process,
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 커패시터 제조공정을 나타낸 공정도,3a to 3f is a process chart showing a capacitor manufacturing process according to an embodiment of the present invention,
도 4는 도 3g의 Ⅳ-Ⅳ선을 따라 절단한 단면도,4 is a cross-sectional view taken along the line IV-IV of FIG. 3G;
도 5는 본 발명의 다른 실시예에 따른 커패시터를 나타낸 단면도이다.5 is a cross-sectional view showing a capacitor according to another embodiment of the present invention.
<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing
10, 50, 100, 200 : 실리콘 기판 12, 60, 120, 220 : 필드 산화물10, 50, 100, 200: silicon substrate 12, 60, 120, 220: field oxide
14, 122, 222 : 제 1 다결정 실리콘판 16, 124, 224 : 제 2 다결정 실리콘판14, 122, 222: first polycrystalline silicon plate 16, 124, 224: second polycrystalline silicon plate
18, 126, 226; 유전체 30, 130, 230 : 커패시터18, 126, 226; Dielectrics 30, 130, 230: capacitor
52, 102 : 산화막 54, 104 : 다결정 실리콘막52, 102: oxide film 54, 104: polycrystalline silicon film
56, 106 : 질화 실리콘막 58, 108 : 감광막56, 106 silicon nitride film 58, 108 photosensitive film
111 : 다결정 실리콘막의 돌출부 228; 제3다결정 실리콘판111: protrusion 228 of the polycrystalline silicon film; Third polycrystalline silicon plate
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980023412A KR100522325B1 (en) | 1998-06-22 | 1998-06-22 | Method for fabricating capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980023412A KR100522325B1 (en) | 1998-06-22 | 1998-06-22 | Method for fabricating capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000002580A KR20000002580A (en) | 2000-01-15 |
| KR100522325B1 true KR100522325B1 (en) | 2006-05-09 |
Family
ID=19540270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980023412A KR100522325B1 (en) | 1998-06-22 | 1998-06-22 | Method for fabricating capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100522325B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523255A (en) * | 1994-05-31 | 1996-06-04 | Samsung Electronics Co., Ltd. | Method for forming a device isolation film of a semiconductor device |
| KR970003807A (en) * | 1995-06-26 | 1997-01-29 | 김광호 | Semiconductor device having device isolation structure including conductive layer and method of manufacturing same |
| KR970013033A (en) * | 1995-08-21 | 1997-03-29 | 김광호 | Interpoly Capacitors and Manufacturing Method Thereof |
| KR980012429A (en) * | 1996-07-31 | 1998-04-30 | 김광호 | Capacitor structure for removing polysilicon residues |
-
1998
- 1998-06-22 KR KR1019980023412A patent/KR100522325B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523255A (en) * | 1994-05-31 | 1996-06-04 | Samsung Electronics Co., Ltd. | Method for forming a device isolation film of a semiconductor device |
| KR970003807A (en) * | 1995-06-26 | 1997-01-29 | 김광호 | Semiconductor device having device isolation structure including conductive layer and method of manufacturing same |
| KR0183718B1 (en) * | 1995-06-26 | 1999-04-15 | 윤종용 | Method of manufacturing semiconductor device |
| KR970013033A (en) * | 1995-08-21 | 1997-03-29 | 김광호 | Interpoly Capacitors and Manufacturing Method Thereof |
| KR980012429A (en) * | 1996-07-31 | 1998-04-30 | 김광호 | Capacitor structure for removing polysilicon residues |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000002580A (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5500387A (en) | Method of making high performance capacitors and/or resistors for integrated circuits | |
| KR0183739B1 (en) | Apparatus and method of manufacturing semiconductor device including decoupling capacitor | |
| US4261772A (en) | Method for forming voltage-invariant capacitors for MOS type integrated circuit device utilizing oxidation and reflow techniques | |
| KR970077674A (en) | Manufacturing method of semiconductor integrated circuit device | |
| KR100522325B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100244402B1 (en) | Method of forming a trench isolation in a semiconductor device | |
| JPH10275894A (en) | Manufacture of ic for communication device | |
| KR19990080754A (en) | Nonvolatile Semiconductor Device and Manufacturing Method Thereof | |
| TWI757857B (en) | Semiconductor structure and manufacturing method thereof | |
| KR0157119B1 (en) | Semiconductor device and its manufacture | |
| JPS5832502B2 (en) | Manufacturing method of semiconductor device | |
| KR100244403B1 (en) | Sram and manufacturing method thereof | |
| KR100454631B1 (en) | Manufacturing method of storage electrode of semiconductor device | |
| KR100374113B1 (en) | Planarized MOSFET | |
| KR0185636B1 (en) | Manufacturing method of capacitor improved characteristic of step difference in semiconductor memory device | |
| KR100461336B1 (en) | Manufacturing method of semiconductor device | |
| KR100364124B1 (en) | Method for manufacturing isolation layer in semiconductor device | |
| JPS62101073A (en) | Charge transfer device and manufacture of the same | |
| KR100419749B1 (en) | Method for fabricating semiconductor device | |
| JP2940484B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| KR0140476B1 (en) | Manufacture method of electrode storage in semiconductor device | |
| KR0164152B1 (en) | Capacitor fabrication method of semiconductor device | |
| JPH07249693A (en) | Semiconductor device and its manufacture | |
| KR100881738B1 (en) | Method for fabrication of semiconductor device | |
| KR100403326B1 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |