KR0135068B1 - Method of forming active well on the semiconductor device - Google Patents
Method of forming active well on the semiconductor deviceInfo
- Publication number
- KR0135068B1 KR0135068B1 KR1019920024965A KR920024965A KR0135068B1 KR 0135068 B1 KR0135068 B1 KR 0135068B1 KR 1019920024965 A KR1019920024965 A KR 1019920024965A KR 920024965 A KR920024965 A KR 920024965A KR 0135068 B1 KR0135068 B1 KR 0135068B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon oxide
- active region
- type active
- trench
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 반도체 소자의 다중 활성영역 형성방법에 있어서, 반도체 기판에 P형 불순물을 이온 주입하고 열산화시켜 P형 활성영역과 제1실리콘 산화막이 형성되도록 하는 단계와, 상기 제1실리콘 산화막을 사진식각하면서, 계속하여 상기 P형 활성영역을 그 깊이 이상으로 식각하여 N형 활성영역이 형성된 부위에 트렌치(trench)를 형성하는 단계와, 상기 트렌치와 상기 제1실리콘 산화막 표면을 열산화시켜서, 상기 트렌치 표면에 제2실리콘 산화막이 형성됨과 동시에 상기 제1실리콘 산화막이 상기 제2실리콘 산화막보다 두꺼워지도록 하는 단계와, 상기 제1 및 제2실리콘 산화막을 이방성 건식 식각(etch-back) 하여 상기 트렌치 측면에는 사이드 월이 형성되고, 저면은 노출되도록 하고, P형 활성영역 위에는 산기 제1실리콘 산화막이 잔류하도록 한후에, 에피택셜 공정을 실시하여 상기 트렌치 내에만 N형 활성영역을 형성시키는 단계를 포함하여 이루어진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, the method comprising: implanting and thermally oxidizing P-type impurities into a semiconductor substrate to form a P-type active region and a first silicon oxide film. And subsequently etching the first silicon oxide layer, and subsequently etching the P-type active region to a depth greater than that depth to form a trench in a portion where an N-type active region is formed. Thermally oxidizing a silicon oxide layer so that a second silicon oxide layer is formed on the trench surface and the first silicon oxide layer is thicker than the second silicon oxide layer, and the first and second silicon oxide layers are anisotropic dry etched. sidewalls are formed on the side surfaces of the trench, the bottom surface is exposed, and the first diffuser is formed on the P-type active region. And allowing the silicon oxide film to remain, followed by an epitaxial process to form an N-type active region only in the trench.
Description
제1도는 종래 반도체 소자의 다중 활성영역 형성 공정도1 is a process chart of forming multiple active regions of a conventional semiconductor device.
제2도는 본 발명에 따른 반도체 소자의 다중 활성영역 형성 공정도2 is a process chart of forming multiple active regions of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 반도체 기판 12 : P형 이온11 semiconductor substrate 12 P-type ion
13 : P형 활성영역 14 : 제1실리콘 산화막13: P-type active region 14: first silicon oxide film
15 : 감광막 16 : 제2실리콘 산화막15 photosensitive film 16 second silicon oxide film
17 : 트렌치 18 : N형 활성영역17: trench 18: N-type active region
본 발명은 반도체 소자의 제조방법에 관한 것으로서 특히 P형 활성영역과 N형 활성영역 사이에 산화막으로 격리를 하여 래치업(LATCH-UP형) 특성과 공정의 단순화를 기할 수 있도록 한 반도체 소자의 다중 활성영역 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, a multiple layer of a semiconductor device, which is capable of simplifying latch-up characteristics and processes by isolating an oxide film between a P-type active region and an N-type active region. It relates to a method of forming an active region.
종래 반도체 소자의 다중 활성영역 형성방법은 제1도에 도시된 바와 같이, 반도체 기판(1)에 실리콘 산화막(2)을 형성하고 질화막(3)을 실리콘 산화막(2) 위에 형성한 후 사진식각 공정을 실시하여 N형 활성영역(5)을 정의한 후((a)도) 상기 질화막(3)을 식각하고 나서 N형 이온(6)주입을 실시한다.((b)도).In the conventional method of forming multiple active regions of a semiconductor device, as shown in FIG. 1, a silicon oxide film 2 is formed on a semiconductor substrate 1, and a nitride film 3 is formed on the silicon oxide film 2, followed by a photolithography process. After the N-type active region 5 is defined ((a)), the nitride film 3 is etched and then N-type ions 6 are implanted ((b)).
그 다음 (c)와 같이 감광막(4)을 제거한 후 열산화공정을 진행하여 노출된 실리콘 산화막을 성장시킨 후에, 질하막(3)을 제거하게 되면 실리콘 산화막(2)이 두껍게 형성된 모양을 가진다.Then, as shown in (c), the photoresist film 4 is removed and thermal oxidation is performed to grow the exposed silicon oxide film, and then, when the subinterfering film 3 is removed, the silicon oxide film 2 has a thick shape.
이후 P형 이온(8) 주입을 실리콘 산화막(2)(2')위에 실시하면 실리콘 산화막의 두께에 따라 P형 활성영역이 형성 부위의 반도체 기판 위에는 이온주입이 이루어지고 그 외의 영역에는 이온주입이 이루어지지 않는다.Subsequently, when the P-type ion 8 is implanted on the silicon oxide film 2 or 2 ', ion implantation is performed on the semiconductor substrate at the formation site of the P-type active region according to the thickness of the silicon oxide film, and ion implantation is performed in other regions. Not done.
상기 공정 완료 후 (d)도와 같이 실리콘 산화막 (2)(2')을 제거하면 N형 활성영역(7)과 P형 활성영역(9)이 형성된다.After completion of the process, as shown in (d), the silicon oxide film 2 (2 ') is removed to form the N-type active region 7 and the P-type active region 9.
상기와 같은 종래의 반도체 소자의 다중 활성영역 형성방법은 N형 활성영역과 P형 활성영역이 직접 붙어 있는 관계로 이 후의 공정에서 N형 활성영역에 형성되는 소자와 P형 활성영역에 형성되는 소자가 동시 동작할 때에 래치 업이 발생할 가는성이 크게 되어 소자의 동작 신뢰성에 문제가 발생하게 된다.In the conventional method of forming a multi-active region of a semiconductor device as described above, the N-type active region and the P-type active region are directly attached to each other, so that the element formed in the N-type active region and the P-type active region are formed in a subsequent process. The possibility of latch up when the simultaneous operation is increased increases the problem of the operation reliability of the device.
또한 N형 불순물의 이온 주입 후에, P형 불순물의 이온주입때에 N형 활성영역이 형성될 부위를 이온 주입지역을 막아 주는 역할을 하는 실리콘 산화막을 성장시키기 위해 오랜 시간의 열산화 공정이 필요하며, N형 활성영역과 P형 활성영역 형성을 위해서도 별도의 오랜 시간의 열공정이 필요함에 따라 긴 공정 시간으로 인해 생산 원가의 상승 뿐만 아니라 N형 활성영역이 형성될 부위와, P형 활성영역이 형성될 부위에 있어서는 열산화 공정에 의해 형성된 실리콘 산화막에 의해 P형 활성영역과 N형 활성영역이 50%에 정도의 단차가 발생하여 이후 소자 형성 후에 실시되는 배선 공정에서 단선의 문제 발생되어 반도체 소자의 신뢰성이 저하되는 것이다.In addition, after ion implantation of N-type impurities, a long time thermal oxidation process is required to grow a silicon oxide film which serves to block the ion implantation region at the site where the N-type active region is to be formed during ion implantation of P-type impurities. As a separate long time thermal process is required to form the N-type active region and the P-type active region, not only the production cost increases due to the long process time but also the portion where the N-type active region is formed and the P-type active region are formed. In the region to be formed, the silicon oxide film formed by the thermal oxidation process causes a step difference of about 50% between the P-type active region and the N-type active region, which causes a problem of disconnection in the wiring process performed after the device formation. The reliability is deteriorated.
본 발명은 상기와 같은 문제점을 해소하기 위하여 N형 활성영역과 P형 활성영역 사이에 유전율이 높은 열산화막을 형성함으로써 두 지역에 있는 소자들 사이에서 발생할 수 있는 래치 업을 근원적으로 해결하고, 일정한 두께의 열산화막을 형성시키기 위한 열산화 공정을 실시하여 공정시간을 단축할 수 있도록 한 것으로서, 본 발명의 목적은 반도체 소자의 다중 활성영역 형성방법에 있어서, 반도체 기판에 P형 불순물을 이온 주입하고 열산화시켜 P형 활성영역과 제1실리콘 산화막이 형성되도록 하는 단계와, 상기 제1실리콘 산화막을 사진식각하면서, 계속하여 상기 P 형 활성영역을 그 깊이 이상으로 식각하여 N형 활성영역이 형성될 부위에 트렌치(trench)를 형성하는 단계와, 상기 트렌치와 상기 제1실리콘 산화막 표면을 열산화시켜서, 상기 트렌치 표면에 제2실리콘 산화막이 형성됨과 동시에 상기 제1실리콘 산화막이 상기 제2실리콘 산화막보다 두꺼워지도록 하는 단계와, 상기 제1및 제2실리콘 산화막을 이방성 건식 식각(etch-back)하여 상기 트렌치 측면에는 사이드 월이 형성되고, 저면은 노출되도록 하고, P형 활성영역 위에는 상기 제1실리콘 산화막이 잔류하도록 한 후에, 에피택셜 공정을 실시하여 상기 트렌치 내에 N형 활성영역을 형성시키는 단계를 포함하여 이루어진 반도체 소자의 다중 활성영역 형성방법을 제공하는데 있다.The present invention basically solves the latch-up that may occur between the devices in the two areas by forming a high dielectric constant thermal oxide film between the N-type active region and the P-type active region to solve the above problems, In order to shorten the process time by performing a thermal oxidation process to form a thermal oxide film having a thickness, an object of the present invention is to implant a P-type impurity into a semiconductor substrate in a method of forming multiple active regions of a semiconductor device. Thermally oxidizing the P-type active region and the first silicon oxide layer; and photo-etching the first silicon oxide layer, and subsequently etching the P-type active region beyond its depth to form an N-type active region. Forming a trench in the portion, and thermally oxidizing the trench and the surface of the first silicon oxide layer, thereby forming the trench. Forming a second silicon oxide film on the surface and making the first silicon oxide film thicker than the second silicon oxide film; and anisotropic dry etching of the first and second silicon oxide films on the side of the trench Forming a N-type active region in the trench by forming an epitaxial process after the sidewalls are formed, the bottom surface is exposed, and the first silicon oxide layer remains on the P-type active region. The present invention provides a method of forming multiple active regions of a device.
제2도는 본 발명에 따른 반도체 소자의 다중 활성영역 형성 공정도로서, 이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.2 is a process chart for forming multiple active regions of a semiconductor device according to the present invention, which will be described in detail with reference to the accompanying drawings.
본 발명에 의한 반도체 소자의 다중 활성영역 형성방법에서는 먼저 제2도의 (a)도와 같이, 반도체 기판(11)전면에 P형 이온(12) 주입을 실시하고, 열산화시켜 P형 활성영역(13)이 형성되도록 하면서, P형 활성영역 표면에 제1실리콘 산화막(14)이 형성되도록 한다.In the method for forming multiple active regions of a semiconductor device according to the present invention, first, as shown in FIG. 2A, P-type ions 12 are implanted into the entire surface of the semiconductor substrate 11, and thermally oxidized to form the P-type active regions 13. ) Is formed, and the first silicon oxide film 14 is formed on the surface of the P-type active region.
상기 공정 후 제2도의 (b)도와 같이 감광막(15)을 도포하고, 사진공정 즉, 노광 및 현상하여 N형 활성영역이 형성될 부위를 정의 한다.After the above process, the photosensitive film 15 is coated as shown in FIG. 2 (b), and the photolithography process, that is, exposure and development are performed to define a portion where an N-type active region is to be formed.
그 다음 제2도의 (c)도와 같이 N형 활성영역이 형성될 부위를 정의한 감광막(15)을 마스크로 하는 사진식각의 방법으로 N형 활성영역이 형성될 부위의 제1실리콘 산화막(14)을 식각하고, 계속하여 P형 활성영역(13)을 그 깊이 이상으로 실리콘 식각하여 N형 활성영역이 형성될 부위에 트렌치(17)를 형성하고, 감광막을 제거한 후에, 트렌치(17)와 제1실리콘 산화막(14) 표면을 열산화시켜서 트렌치 표면에 제2실리콘 산화막(16)이 형성시킨다.Next, as shown in (c) of FIG. 2, the first silicon oxide film 14 of the portion where the N-type active region is to be formed by photolithography using a photosensitive film 15 defining a portion where the N-type active region is to be formed as a mask. After etching, the P-type active region 13 is silicon-etched to a depth or more to form a trench 17 in a portion where the N-type active region is to be formed, and after removing the photoresist layer, the trench 17 and the first silicon are removed. The surface of the oxide film 14 is thermally oxidized to form a second silicon oxide film 16 on the trench surface.
이때, 열산화 공정에 의해 제1실리콘 산화막(14)의 두께는 제2실리콘 산화막(16)의 두께보다 두꺼워 진다.At this time, the thickness of the first silicon oxide film 14 is thicker than the thickness of the second silicon oxide film 16 by the thermal oxidation process.
이어서 제2도의 (d)와 같이, 제1실리콘 산화막(14)과 제2실리콘 산화막(16)을 이방성 건식 식각하여 트렌치의 측면에는 제2실리콘 산화막(16)으로 사이드 월(side wall)을 형성하고, 저면은 노출되도록 하면서, 에피택셜(epiaxial) 공정을 실시하여 트렌치 내에만 N형 활성영역(18)을 형성시킨다.Subsequently, as shown in FIG. 2D, the first silicon oxide film 14 and the second silicon oxide film 16 are anisotropically dry-etched to form sidewalls with the second silicon oxide film 16 on the side of the trench. Then, the bottom surface is exposed, and an epitaxial process is performed to form the N-type active region 18 only in the trench.
이때, P형 활성영역 위에 형성된 제1실리콘 산화막은 제2실리콘 산화막의 두께보다 더 두꺼워 졌으므로, 트렌치 저면에서 제2실리콘 산화막이 완전히 제거되어 트렌치 저면에서 제2실리콘 산화막이 완전히 제거되어 트렌치 저면이 노출되더라도 P형 활성영역 위에 제1실리콘 산화막은 잔재하게 된다.At this time, since the first silicon oxide film formed on the P-type active region is thicker than the thickness of the second silicon oxide film, the second silicon oxide film is completely removed from the trench bottom, and the second silicon oxide film is completely removed from the trench bottom, thereby exposing the trench bottom. Even so, the first silicon oxide film remains on the P-type active region.
이어서 제2도의 (e)도와 같이 P형 활성영역(13) 위의 잔재한 제1실리콘 산화막(14)을 제거하여, 고 유전율의 열산화막 즉, 제2실리콘 산화막(16)으로 형성되는 사이드 월에 의해 P형 활성영역(13)과 N형 활성영역(18)이 격리되는 반도체 소자의 다중 활성영역을 형성한다.Next, as shown in FIG. 2E, the remaining first silicon oxide film 14 on the P-type active region 13 is removed to form a sidewall formed of a high dielectric constant thermal oxide film, that is, a second silicon oxide film 16. As a result, multiple active regions of the semiconductor device in which the P-type active region 13 and the N-type active region 18 are isolated are formed.
이상에서 상술한 바와 같이 본 발명에 의한 반도체 소자의 다중 2활성영역 형성방법에서는 N형 활성영역과 P형 활성영역 사이에 유전율이 높은 열산화막으로 격리함으로써 두 활성영역에 각각 형성되는 소자들 사이에서 발생할 수 있는 래치 업을 근원적으로 해결하여 반도체 소자의 동작 신뢰성이 향상되고, 또한 종래의 기술과 같이 실리콘 산화막을 부분적으로 성장시키기 위한 열산화 공정을 진행시키는 것이 아니라 일정한 두께의 열산화막을 형성시키기 위한 열산화 공정만이 필요하기 때문에 공정시간을 단축할 수 있게 된다.As described above, in the method for forming the multiple 2 active region of the semiconductor device according to the present invention, the isolation layer is formed between the N-type active region and the P-type active region by a thermal oxide film having a high dielectric constant between the elements respectively formed in the two active regions. By solving the latch-up that may occur, the operation reliability of the semiconductor device is improved and the thermal oxidation process for partially growing the silicon oxide film is not performed, as in the conventional art, but for forming a thermal oxide film having a constant thickness. Since only a thermal oxidation process is required, the process time can be shortened.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024965A KR0135068B1 (en) | 1992-12-22 | 1992-12-22 | Method of forming active well on the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024965A KR0135068B1 (en) | 1992-12-22 | 1992-12-22 | Method of forming active well on the semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016676A KR940016676A (en) | 1994-07-23 |
| KR0135068B1 true KR0135068B1 (en) | 1998-04-20 |
Family
ID=19346151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024965A KR0135068B1 (en) | 1992-12-22 | 1992-12-22 | Method of forming active well on the semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0135068B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639198B1 (en) * | 2000-06-01 | 2006-10-31 | 주식회사 하이닉스반도체 | Method for forming isolation layer in semiconductor device |
-
1992
- 1992-12-22 KR KR1019920024965A patent/KR0135068B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639198B1 (en) * | 2000-06-01 | 2006-10-31 | 주식회사 하이닉스반도체 | Method for forming isolation layer in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016676A (en) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960014448B1 (en) | Method of isolation of a semiconductor device | |
| KR0186083B1 (en) | Method for isolating semiconductor device | |
| KR0135068B1 (en) | Method of forming active well on the semiconductor device | |
| JP2955838B2 (en) | Method for manufacturing semiconductor device | |
| JPH08125010A (en) | Isolation structure of semiconductor device and formation thereof | |
| KR19990011636A (en) | Device Separation Method of Semiconductor Device | |
| KR0161727B1 (en) | Element isolation method of semiconductor device | |
| KR930010096B1 (en) | Isolation method of semiconductor device | |
| KR100249026B1 (en) | Semiconductor element isolating method | |
| KR100307541B1 (en) | Manufacturing method for mos transistor | |
| KR100204022B1 (en) | Method for forming an element isolation region in a semiconductor device | |
| KR100190195B1 (en) | Fabrication method of semiconductor device | |
| KR100382551B1 (en) | Method for Forming Dual Deep Trench of a Semiconductor Device | |
| KR960014450B1 (en) | Method of isolation of a semiconductor device | |
| KR100209765B1 (en) | Method of fabricating bi-mos | |
| KR930010726B1 (en) | Isolation method of semiconductor | |
| KR0135090B1 (en) | Forming method of well of semiconductor manufacture | |
| KR940001813B1 (en) | Isolation method and device of semiconductor | |
| KR100271661B1 (en) | Method for fabricating semiconductor device | |
| KR100195206B1 (en) | Semiconductor isolation method using trench | |
| KR0140658B1 (en) | Manufacture of element isolation for semiconductor integrated circuit device | |
| KR100223282B1 (en) | Semiconductor field oxidation film manufacturing method | |
| KR0148611B1 (en) | Formation method of element isolation layer for semiconductor devices | |
| KR100373710B1 (en) | manufacturing method of shallow trench isolation of semiconductor devices | |
| KR100337073B1 (en) | Isolation method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |