JP2923397B2 - How to display logic simulation results - Google Patents

How to display logic simulation results

Info

Publication number
JP2923397B2
JP2923397B2 JP4249898A JP24989892A JP2923397B2 JP 2923397 B2 JP2923397 B2 JP 2923397B2 JP 4249898 A JP4249898 A JP 4249898A JP 24989892 A JP24989892 A JP 24989892A JP 2923397 B2 JP2923397 B2 JP 2923397B2
Authority
JP
Japan
Prior art keywords
signal
signal waveform
time
data
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4249898A
Other languages
Japanese (ja)
Other versions
JPH06103333A (en
Inventor
貴代 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PII EFU YUU KK
Original Assignee
PII EFU YUU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PII EFU YUU KK filed Critical PII EFU YUU KK
Priority to JP4249898A priority Critical patent/JP2923397B2/en
Publication of JPH06103333A publication Critical patent/JPH06103333A/en
Application granted granted Critical
Publication of JP2923397B2 publication Critical patent/JP2923397B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、論理回路のシミュレー
ションシステムにおけるシミュレーション結果の信号波
形を効率的に表示する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for efficiently displaying a signal waveform as a simulation result in a logic circuit simulation system.

【0002】論理シミュレーション結果の解析では、信
号波形の変化部分が重要な情報となる場合が多い。一
方、複雑大規模な論理回路では、信号端子数が増加し、
またシミュレーション動作の期間も長くなる。このため
シミュレーション結果の信号波形のデータ量が多くなっ
て、ディスプレイ画面で検証するのが困難になる。本発
明は、シミュレーション結果を情報圧縮して表示し、検
証を容易にするものである。
[0002] In the analysis of the result of logic simulation, the changed part of the signal waveform often becomes important information. On the other hand, in a complicated large-scale logic circuit, the number of signal terminals increases,
Also, the period of the simulation operation becomes longer. For this reason, the data amount of the signal waveform of the simulation result increases, and it becomes difficult to verify the signal waveform on the display screen. According to the present invention, a simulation result is displayed by compressing information, thereby facilitating verification.

【0003】[0003]

【従来の技術】論理回路の設計では、設計結果を迅速確
実にチェックするために、シミュレーションによる検証
方法が広く利用されている。シミュレーションの結果
は、論理回路の各端子の信号波形を時間的に対応づけた
ものとして出力される。
2. Description of the Related Art In the design of a logic circuit, a verification method by simulation is widely used in order to quickly and surely check a design result. The result of the simulation is output as a temporally associated signal waveform of each terminal of the logic circuit.

【0004】図3は、従来例のシミュレーションシステ
ムの概要図である。図において、1は、論理設計データ
記憶部であり、シミュレーション対象論理回路の各要素
の論理機能や信号線の接続情報などの設計データが格納
されている。
FIG. 3 is a schematic diagram of a conventional simulation system. In the figure, reference numeral 1 denotes a logic design data storage unit, which stores design data such as a logic function of each element of a simulation target logic circuit and connection information of signal lines.

【0005】2は、シミュレーション処理部であり、テ
ストパターン入力データと時刻データとに基づいて論理
回路のシミュレーション動作を実行し、シミュレーショ
ン結果として、時刻順に各端子の信号波形を対応づけて
生成する。
Reference numeral 2 denotes a simulation processing unit which executes a simulation operation of the logic circuit based on the test pattern input data and the time data, and generates a simulation result by associating signal waveforms of respective terminals in time order.

【0006】3は、シミュレーション結果データベース
であり、シミュレーション結果のデータが格納される。
4は、表示処理部であり、シミュレーション結果データ
ベース3から取り出したシミュレーション結果データ
を、波形図形式の表示画面に編集する処理を行う。
Reference numeral 3 denotes a simulation result database in which data of a simulation result is stored.
Reference numeral 4 denotes a display processing unit which performs processing for editing simulation result data extracted from the simulation result database 3 on a display screen in a waveform diagram format.

【0007】5は、ディスプレイであり、シミュレーシ
ョン結果データが波形図形式の画像情報として画面表示
される。図示の例では、ディスプレイ5の画面に、論理
設計データ記憶部1中に示されている論理回路の各端子
bus1,in1,in2,・・・の信号波形が、時刻
と対応づけて並列に表示されている。設計者は、このよ
うに表示された波形図から、一定の信号間あるいは一定
の時間を隔てた信号間での波形の正当性をチェックする
ことにより、論理回路中の誤りの有無について検証を行
う。
Reference numeral 5 denotes a display on which simulation result data is displayed on a screen as image information in a waveform diagram format. In the illustrated example, the signal waveforms of the terminals bus1, in1, in2,... Of the logic circuit shown in the logic design data storage unit 1 are displayed in parallel on the screen of the display 5 in association with the time. Have been. The designer verifies whether there is an error in the logic circuit by checking the validity of the waveform between certain signals or between signals separated by a certain time from the displayed waveform diagram. .

【0008】[0008]

【発明が解決しようとする課題】一般にシミュレーショ
ン結果を検証する場合、検証対象信号のある時刻におけ
る信号変化に焦点を絞ってチェックすることが少なくな
い。しかし従来のシミュレーション結果表示方法では、
信号波形がシミュレーション開始時刻から終了時刻まで
1本の信号波形として表示されるため、画面には検証時
刻に必要のない信号、たとえばそのとき変化していない
信号、も表示されている。一方、大規模な論理回路では
信号端子の数も多くなるため、同時に全信号を画面に表
示することができない場合がある。そのような場合、ス
クロール等の画面移動操作を頻繁に行う必要が生じて、
検証の作業効率が低下するという問題があった。
Generally, when verifying a simulation result, it is often the case that a check is performed focusing on a signal change of a signal to be verified at a certain time. However, with the conventional simulation result display method,
Since the signal waveform is displayed as one signal waveform from the simulation start time to the simulation end time, the screen also displays signals that are not necessary at the verification time, for example, signals that have not changed at that time. On the other hand, in a large-scale logic circuit, the number of signal terminals is increased, so that not all signals can be displayed on a screen at the same time. In such a case, it is necessary to frequently perform screen movement operations such as scrolling,
There was a problem that the efficiency of the verification work was reduced.

【0009】本発明は、シミュレーション結果の検証の
ために有効な信号のみを選択して、効率的な画面表示を
行うことを目的としている。
SUMMARY OF THE INVENTION It is an object of the present invention to select only valid signals for verifying a simulation result and to perform efficient screen display.

【0010】[0010]

【課題を解決するための手段】本発明は、シミュレーシ
ョン結果の信号波形データが格納されているデータベー
スから、変化している信号波形部分のデータのみを抽出
し、信号名とともに時刻順に配列して表示するようにし
たものである。
According to the present invention, only the data of a changing signal waveform portion is extracted from a database in which signal waveform data of a simulation result is stored, and arranged and displayed in chronological order together with signal names. It is something to do.

【0011】図1は、本発明の原理説明図である。図に
おいて、3は、シミュレーション結果データベースであ
り、シミュレーション結果の各端子の信号波形が、時刻
により参照可能なように対応づけて格納されている。
FIG. 1 is a diagram illustrating the principle of the present invention. In the figure, reference numeral 3 denotes a simulation result database in which signal waveforms of respective terminals of the simulation result are stored in association with each other so as to be referred to by time.

【0012】4は、表示処理部であり、コ−ド形式で表
現されているシミュレーション結果のデータを、信号波
形パターンや文字パターンなどの画像情報を用いて編集
し、信号波形表示画面を作成する処理を行う。
Reference numeral 4 denotes a display processing unit which edits data of a simulation result expressed in a code format using image information such as a signal waveform pattern and a character pattern, and creates a signal waveform display screen. Perform processing.

【0013】5は、ディスプレイであり、シミュレーシ
ョン結果の信号波形表示が行われる。6は、プリンタで
あり、ディスプレイ5に表示された画面データを印刷す
るために使用される。
Reference numeral 5 denotes a display for displaying a signal waveform of a simulation result. Reference numeral 6 denotes a printer, which is used to print screen data displayed on the display 5.

【0014】7は、有効信号波形抽出部であり、シミュ
レーション結果データベース3のデータを時刻順に読み
出して、各信号波形について信号変化(立上りまたは立
下り)があるかどうかを調べ、信号変化がある場合には
その信号波形部分のみを抽出する。この抽出された信号
波形部分は、時刻と、信号種別と、立上りか立下りかを
識別するコ−ドと、そのタイミング位置(時刻よりも細
分化された位置)を示すデータとによって表わされる。
Reference numeral 7 denotes an effective signal waveform extracting unit which reads out data from the simulation result database 3 in order of time and checks whether there is a signal change (rising or falling) for each signal waveform. Extracts only the signal waveform portion. The extracted signal waveform portion is represented by a time, a signal type, a code identifying whether the signal is rising or falling, and data indicating the timing position (position subdivided from the time).

【0015】8は、有効信号波形データベースであり、
有効信号波形抽出部7がシミュレーション結果データベ
ース3から抽出した有効な信号波形部分のデータのみが
格納され、表示処理部4によって参照される。
Reference numeral 8 denotes an effective signal waveform database;
Only the data of the valid signal waveform portion extracted from the simulation result database 3 by the valid signal waveform extraction unit 7 is stored and referred to by the display processing unit 4.

【0016】[0016]

【作用】図1により、本発明の作用を説明する。図1の
シミュレーション結果データベース3内には、図示され
ている信号波形例のように、時刻(・・・,ti-1 ,t
i ,ti+1 ,ti+2 ,・・・)で区分されて、シミュレ
ーション対象の論理回路における複数の端子の信号(b
us1,in1,in2,CLK,out1,out
2,bus2,in3,in4,in5)の波形データ
が格納されている。この場合、ディスプレイ5の画面に
は全信号の波形を同時に表示するスペースはないものと
する(たとえば図3の従来例のように、画面の縦方向に
は7種類の信号の波形を表示する幅しか設けられていな
い)。
The operation of the present invention will be described with reference to FIG. In the simulation result database 3 of FIG. 1, the time (..., T i−1 , t
i , t i + 1 , t i + 2 ,...), and signals (b
us1, in1, in2, CLK, out1, out
2, bus2, in3, in4, in5) are stored. In this case, it is assumed that there is no space for simultaneously displaying the waveforms of all the signals on the screen of the display 5 (for example, as in the conventional example of FIG. 3, the width for displaying the waveforms of the seven types of signals in the vertical direction of the screen). Is only provided).

【0017】ここで有効信号波形抽出部7は、シミュレ
ーション結果データベース3内の各信号波形データから
変化点のデータだけを抽出する。この結果、たとえば信
号in1は時刻ti −ti+1 間で抽出されず、信号in
2は時刻ti-1 −ti ,ti+ 1 −ti+2 で抽出されず、
信号out2は時刻ti-1 からti+2 の期間で抽出され
ない。このようにして、変化しない信号波形のデータは
省略され、データ量は圧縮される。
Here, the effective signal waveform extracting section 7 extracts only the data of the change point from each signal waveform data in the simulation result database 3. As a result, for example, the signal in1 is not extracted between the times t i -t i + 1 and the signal in 1
2 is not extracted at times t i−1 −t i , t i + 1 −t i + 2 ,
The signal out2 is not extracted during the period from time t i-1 to t i + 2 . In this way, the data of the signal waveform that does not change is omitted, and the data amount is compressed.

【0018】抽出された変化点の信号波形データは、有
効信号波形データベース8に格納された後、表示処理部
4により取り出され、変化点の信号波形が立上り波形か
立下り波形か、にしたがって波形パターンが選択され、
ディスプレイ5中に表示されているように信号名を付加
して、時刻別に表示すべき信号波形を上方に詰めるよう
に編集して、表示画面が作成される。
The extracted signal waveform data of the change point is stored in the effective signal waveform database 8 and then taken out by the display processing unit 4, and the waveform is determined according to whether the signal waveform of the change point is a rising waveform or a falling waveform. The pattern is selected,
A display screen is created by adding a signal name as displayed on the display 5 and editing the signal waveform to be displayed by time so as to be packed upward.

【0019】この結果、ディスプレイ5の表示スペース
が小さくとも、同時に表示できる信号数は増加し、しか
も無変化の冗長な信号波形部分は除去されているので、
画面移動操作が少なくて済み、所定の時刻における検証
対象信号の変化の有無のチェックを容易にする。たとえ
ば、図1のディスプレイ5に表示されている信号波形の
範囲は、図3の従来例におけるディスプレイ5の画面で
はカバーできなかったものである。
As a result, even if the display space of the display 5 is small, the number of signals that can be displayed simultaneously increases, and a redundant signal waveform portion that does not change is removed.
The number of screen movement operations is small, and it is easy to check whether or not the signal to be verified has changed at a predetermined time. For example, the range of the signal waveform displayed on the display 5 of FIG. 1 cannot be covered by the screen of the display 5 in the conventional example of FIG.

【0020】[0020]

【実施例】図2は、図1における有効信号波形抽出部7
の実施例の処理フローである。以下に図1を参照しつつ
図2のフローの各ステップを順に説明する。
FIG. 2 shows an effective signal waveform extracting section 7 shown in FIG.
7 is a processing flow of the embodiment. Each step of the flow of FIG. 2 will be described below in order with reference to FIG.

【0021】(1) シミュレーション結果データベース3
から時刻順に信号波形データを取り出すため、シミュレ
ーション開始時刻を初期設定する。 (2) 設定された時刻の信号波形データをシミュレーショ
ン結果データベース3から取り出す。
(1) Simulation result database 3
The simulation start time is initialized to extract the signal waveform data from in order of time. (2) The signal waveform data at the set time is extracted from the simulation result database 3.

【0022】(3) 1つの信号を選択し、その波形につい
て変化の有無を調べる。 (4) 信号波形に変化があれば次の (5)のステップを実行
し、変化がなければ(6) のステップを実行する。
(3) One signal is selected and its waveform is checked for any change. (4) If there is a change in the signal waveform, execute the following step (5). If there is no change, execute the step (6).

【0023】(5) 変化のあった信号波形部分を抽出し、
有効信号波形データベース8に格納する。 (6) 残りの信号があれば (3)のステップへ戻って次の信
号を選択し、残りの信号がなければ (7)のステップを実
行する。
(5) Extract the changed signal waveform portion,
It is stored in the valid signal waveform database 8. (6) If there are remaining signals, return to step (3) and select the next signal. If there are no remaining signals, execute step (7).

【0024】(7) 時刻の設定値を+1更新して、 (8)の
ステップを実行する。 (8) 更新された時刻がシミュレーションの終了時刻に等
しければ終了し、終了時刻に達していなければ (2)のス
テップへ戻り、以後のステップを繰り返す。
(7) The time set value is updated by +1 and the step (8) is executed. (8) If the updated time is equal to the end time of the simulation, the process ends. If not, the process returns to step (2) and repeats the subsequent steps.

【0025】以上の処理を行うことにより、シミュレー
ション結果データベース3にある開始時刻から終了時刻
までの各時刻ごとに全ての端子の信号について変化の有
無をチェックし、変化のあるもののみの波形部分を図1
の有効信号波形データベース8に抽出し格納することが
できる。
By performing the above processing, the presence or absence of a change in all terminal signals is checked at each time from the start time to the end time in the simulation result database 3 and the waveform portion of only the change is checked. FIG.
And can be extracted and stored in the effective signal waveform database 8.

【0026】図1の表示処理部4は、有効信号波形デー
タベース8のデータに基づいて表示画面を作成する。デ
ィスプレイ5の画面は、図示の例のように、信号波形の
表示領域が順次の時刻で短冊状に区切られており、個々
の短冊状領域には、該当する時刻における変化のあった
各信号の波形部分(立上り波形と立下り波形)および信
号名の組が、上から順に配列される。したがって行方向
には異なる種類の信号が混在する場合も生じる。表示処
理部4はこのような画面作成に必要な編集処理を、有効
信号波形データベース8のデータに基づいて自動的に実
行する。
The display processing section 4 of FIG. 1 creates a display screen based on the data of the effective signal waveform database 8. On the screen of the display 5, as shown in the example of the drawing, the display region of the signal waveform is divided into strips at successive times, and each of the strip regions has the signal of each signal changed at the corresponding time. A set of a waveform portion (rising waveform and falling waveform) and a signal name are arranged in order from the top. Therefore, different types of signals may be mixed in the row direction. The display processing unit 4 automatically executes such editing processing required for screen creation based on the data of the valid signal waveform database 8.

【0027】[0027]

【発明の効果】本発明によれば、シミュレーション結果
の信号波形中の変化部分のみが集約して、しかもそれぞ
れ信号名と対になって画面に表示されるため、1画面に
同時に表示できる信号の数が従来よりも増加し、異なる
信号間の関連チェックがしやすくなるとともに、不必要
な信号の無変化部分が画面から除かれているために信号
の視認性が向上し、シミュレーション結果の検証作業の
効率が著しく改善される。
According to the present invention, only the changed portions in the signal waveform of the simulation result are summarized and displayed on the screen in combination with the respective signal names, so that the signals which can be simultaneously displayed on one screen are displayed. Verification of simulation results by increasing the number compared to the past, making it easier to check the association between different signals, and removing unnecessary unchanged portions of the signal from the screen to improve signal visibility. Is significantly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】本発明実施例による有効信号波形抽出部の処理
フローである。
FIG. 2 is a processing flow of an effective signal waveform extracting unit according to the embodiment of the present invention.

【図3】従来例のシミュレーションシステムの概要図で
ある。
FIG. 3 is a schematic diagram of a conventional simulation system.

【符号の説明】[Explanation of symbols]

3 シミュレーション結果データベース 4 表示処理部 5 ディスプレイ 6 プリンタ 7 有効信号波形抽出部 8 有効信号波形データベース 3 Simulation Result Database 4 Display Processing Unit 5 Display 6 Printer 7 Effective Signal Waveform Extraction Unit 8 Effective Signal Waveform Database

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 論理回路をシミュレーションし、当該論
理回路の複数の端子における各信号波形のデータと時刻
データとを順次生成してデータベースに格納するシミュ
レーションシステムにおいて、 上記データベースからデータを取り出し、上記論理回路
の複数の端子の信号波形の各々について順次変化の有無
を調べ、変化のあった信号波形の変化部分のみを抽出
し、その信号波形の変化部分と信号名とを対にして時間
順に配置されるように画面編集し、ディスプレイ画面に
表示することを特徴とする論理シミュレーション結果の
表示方法。
1. A simulation system for simulating a logic circuit, sequentially generating data and time data of each signal waveform at a plurality of terminals of the logic circuit, and storing the data in a database. examining each sequential presence or absence of a change for the signal waveforms of a plurality of terminals of the circuit to extract only the change portions of a signal waveform of the change, the time and the changing portion and the signal name of the signal waveform in pairs
A method of displaying a result of logic simulation , wherein a screen is edited so as to be arranged in order and displayed on a display screen.
【請求項2】 請求項1において、信号波形の変化部分2. A portion according to claim 1, wherein the signal waveform is changed.
と信号名とを対にしたものを、時刻別に詰めて画面編集And edit the screen by combining the signal name and the signal name by time
することを特徴とする論理シミュレーション結果の表示Display of the result of logic simulation
方法。Method.
JP4249898A 1992-09-18 1992-09-18 How to display logic simulation results Expired - Lifetime JP2923397B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4249898A JP2923397B2 (en) 1992-09-18 1992-09-18 How to display logic simulation results

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4249898A JP2923397B2 (en) 1992-09-18 1992-09-18 How to display logic simulation results

Publications (2)

Publication Number Publication Date
JPH06103333A JPH06103333A (en) 1994-04-15
JP2923397B2 true JP2923397B2 (en) 1999-07-26

Family

ID=17199858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4249898A Expired - Lifetime JP2923397B2 (en) 1992-09-18 1992-09-18 How to display logic simulation results

Country Status (1)

Country Link
JP (1) JP2923397B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4781994B2 (en) * 2006-12-28 2011-09-28 三菱電機株式会社 Signal waveform analyzer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105472A (en) * 1989-09-20 1991-05-02 Hitachi Ltd Expected value input system

Also Published As

Publication number Publication date
JPH06103333A (en) 1994-04-15

Similar Documents

Publication Publication Date Title
JP2923397B2 (en) How to display logic simulation results
JPH09128266A (en) Device and method for retrieving source program route
JPH10228496A (en) Layout information generator and layout information generating method
JP2991143B2 (en) Printed wiring board CAD apparatus and its wiring design method
JP4085599B2 (en) Form output system
JP2705548B2 (en) Printed circuit board design support equipment
JP2539049B2 (en) Satomi simulation device
JPH0916432A (en) Trace data analysis system
JPH11110430A (en) Waveform information display system in logic simulation
JP2908184B2 (en) Text file editing method and apparatus
JPH05242179A (en) Circuit diagram editor system
JP2828007B2 (en) Printed circuit board wiring accommodation evaluation method and apparatus
JP2878008B2 (en) Data input method of CAD system
JP2580984B2 (en) Netlist splitter
JPH0721239A (en) Design rule check execution device
JP2795254B2 (en) Mark card reader
JPH09198416A (en) Circuit diagram preparing device
JP2583631B2 (en) Circuit model generation method
JPS62177637A (en) Display system for simulation result
JPH07319936A (en) Flow chart generating device
JPH0778195A (en) Data updating system in circuit design cad
JP2003132114A (en) Cad system
JPH07129631A (en) Waveform data conversion system
JPS6351309B2 (en)
JPS63282562A (en) Text processing system of interactive text editor for screen shift