JP2705548B2 - Printed circuit board design support equipment - Google Patents

Printed circuit board design support equipment

Info

Publication number
JP2705548B2
JP2705548B2 JP5324872A JP32487293A JP2705548B2 JP 2705548 B2 JP2705548 B2 JP 2705548B2 JP 5324872 A JP5324872 A JP 5324872A JP 32487293 A JP32487293 A JP 32487293A JP 2705548 B2 JP2705548 B2 JP 2705548B2
Authority
JP
Japan
Prior art keywords
data
netlist
net
change
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5324872A
Other languages
Japanese (ja)
Other versions
JPH07182401A (en
Inventor
猛 下津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5324872A priority Critical patent/JP2705548B2/en
Publication of JPH07182401A publication Critical patent/JPH07182401A/en
Application granted granted Critical
Publication of JP2705548B2 publication Critical patent/JP2705548B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、印刷配線回路基板の設
計に利用する。本発明は、CAD(コンピュータ支援設
計装置)の改良に関する。本発明は、すでに設計された
印刷配線回路基板の一部が変更されたときに、その変更
に対して適切に対応し検証を行うための装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used for designing a printed circuit board. The present invention relates to an improvement in a CAD (Computer Aided Design Device). The present invention relates to an apparatus for appropriately responding to a change when a part of an already designed printed circuit board is changed and performing verification.

【0002】[0002]

【従来の技術】従来、印刷配線板のCAD設計において
回路パターンの部分的な変更が発生した場合には、その
基になっている回路図を修正していた。しかし、回路図
が手書きの場合、あるいはCADで作成している場合に
は、変更発生の経緯から回路図のみでデータが支給され
ない場合があり、このような場合にはCAD装置でパタ
ーン変更を行い、変更前と変更後のネットの新旧対比リ
ストを出力し、このリストと回路図とを照合して設計変
更の検証を行っていた。
2. Description of the Related Art Conventionally, when a partial change of a circuit pattern occurs in a CAD design of a printed wiring board, a circuit diagram on which the change has been made has been modified. However, if the circuit diagram is handwritten or created by CAD, data may not be supplied only by the circuit diagram due to the circumstances of the change. In such a case, the pattern is changed by the CAD device. Then, a new and old comparison list of the net before and after the change is output, and this list is compared with the circuit diagram to verify the design change.

【0003】従来、CAD設計において、図9に示すよ
うな回路変更が発生した場合、変更後に図10に示すよ
うに、新旧ネットの合成を行い、変更なしデータを変換
し、対比リストを出力して回路図との照合を行う手順で
新旧対比リストを作成していた。
Conventionally, in a CAD design, when a circuit change as shown in FIG. 9 occurs, after the change, as shown in FIG. 10, the new and old nets are synthesized, the data without change is converted, and a comparison list is output. The old and new comparison list was created by the procedure of collating with the circuit diagram.

【0004】すなわち、図3(a)および(b)に示す
変更前後のネットリストを図11に示すように同一部品
ピン名それぞれを単純に合成し、さらに変更前後の同じ
ネット名のデータを削除して、図12に示す新旧対比リ
ストを作成し、この新旧対比リストを用いて回路図と照
合していた。
That is, the netlists before and after the change shown in FIGS. 3A and 3B are simply combined with the same component pin names as shown in FIG. 11, and data with the same net name before and after the change is deleted as shown in FIG. Then, a new / old comparison list shown in FIG. 12 was created, and the new / old comparison list was used to collate with the circuit diagram.

【0005】従来から与えられた接続図(回路図)につ
いて、部品ピン名およびネット名を対応させたネットリ
ストを作成してその設計を処理し、またこのネットリス
トから接続図を作成する技術が知られている(特開平2
−287769号公報、特開昭60−59472号公報
参照)。
[0005] With respect to a connection diagram (circuit diagram) given conventionally, a technique of creating a netlist in which component pin names and net names are associated with each other, processing the design, and creating a connection diagram from the netlist is known. Known (Japanese Unexamined Patent Publication No.
-287768, JP-A-60-59472).

【0006】[0006]

【発明が解決しようとする課題】このような従来の手順
で設計変更を検証する場合、回路図と対比リストとの照
合は、部品ピン毎に行うことになるが、回路図のネット
には通常、ネット名まで記入されていないことが多く、
従って、ネットが変更された一つの部品ピンをチェック
する場合に、同じネットに接続する他の部品ピンも確認
する必要が生じ、新旧対比リスト以外に全体のネットリ
ストとの照合も必要になるため図10に示すようにネッ
トリスト出力を行う必要があり、この出力データを人が
見て判定を行わなければ先に進めることができない。
When verifying a design change by such a conventional procedure, the circuit diagram is compared with the comparison list for each component pin. , Often not even the net name,
Therefore, when checking one component pin in which a net is changed, it is necessary to check other component pins connected to the same net, and it is necessary to check the entire net list in addition to the new and old comparison lists. As shown in FIG. 10, it is necessary to output a netlist, and if the output data is not viewed by a person and judgment is made, the process cannot proceed.

【0007】このように、従来装置による照合では複数
のリストを必要とし、そのためにチェック方法複雑に
なり、したがって作業に多くの時間を要し、信頼度が向
上しないなどの問題があった。
As described above, the collation performed by the conventional apparatus requires a plurality of lists, which complicates the checking method, and thus requires a lot of time for the operation and does not improve the reliability.

【0008】本発明はこのような問題を解決するもの
で、印刷配線板の設計変更を行った場合の変更結果と回
路図との照合による設計検証を簡単、かつ短時間に高い
信頼度をもって行うことができる装置を提供することを
目的とする。
The present invention solves such a problem, and performs design verification by comparing the result of a design change of a printed wiring board with a circuit diagram in a simple and short time with high reliability. It is an object of the present invention to provide a device capable of performing the above.

【0009】[0009]

【課題を解決するための手段】本発明の第一は、入力さ
れた印刷回路基板の接続図から部品ピン名およびネット
名を対応させたネットリストを作成する手段およびこの
ネットリストから接続図を作成する手段を備えた中央処
理装置と、このネットリストを保持する記憶装置とを備
えた印刷回路基板設計支援装置において、前記ネットリ
ストを作成する手段は、すでに設計された接続図につい
てその一部が変更されたときに、変更前のネットリスト
と変更後のネットリストとをそれぞれ変更前および変更
後を表示する指標を付して合成する手段と、ネット名毎
にデータを並べ変える手段と、ネット名および部品ピン
名が同一であるデータを一つのデータに変換する手段と
を含み、ネット毎にそのネット名および接続する部品ピ
ン名並びに変更前および変更後の部品ピン名のデータを
まとめて出力する手段を備えることを特徴とする。
Means for Solving the Problems The first aspect of the present invention is a means for creating a netlist in which component pin names and net names are made to correspond from an input connection diagram of a printed circuit board, and a connection diagram from the netlist. In a printed circuit board design assisting apparatus including a central processing unit having a unit for creating and a storage device for holding the netlist, the unit for creating the netlist is a part of an already designed connection diagram. Means for synthesizing the netlist before change and the netlist after change with an index indicating before and after change, and means for rearranging data for each net name, look including a means for converting the data of the same net names and component pin name in one data, the net name and connecting to each net component pin
Data before and after the change.
It is characterized in that it comprises means for outputting in a lump .

【0010】前記ネットリストを作成する手段は、前記
一つのデータに変換する手段により変換された一つのデ
ータを変更前のネットリストに対応させて編集する手段
を含むことが望ましい。
It is preferable that the means for creating the netlist includes means for editing one data converted by the one data conversion means in correspondence with the netlist before the change.

【0011】本発明の第二は、与えられた接続図から部
品ピン名およびネット名を対応させたネットリストを作
成する印刷回路基板の設計方法において、すでに設計さ
れた接続図についてその一部が変更されたときに変更前
のネットリストと変更後のネットリストとをそれぞれ変
更前および変更後を表示する指標を付して合成するステ
ップと、ネット名毎にデータを並べ変えるステップと、
ネット名および部品ピン名が同一であるデータを一つの
データに変換するステップと、前記一つのデータに変換
する手段により変換された一つのデータを変更前のネッ
トリストに対応させて編集するステップと、編集したネ
ット毎に変更前と変更後のデータをまとめて出力するス
テップとを含むことを特徴とする。
A second aspect of the present invention is a method of designing a printed circuit board for creating a net list in which component pin names and net names are made to correspond from a given connection diagram. Synthesizing the netlist before the change and the netlist after the change with an index indicating the before and after the change when the change is made; and rearranging the data for each net name;
A step of converting data having the same net name and component pin name into one data, and a step of editing the one data converted by the means for converting to the one data in association with the net list before change; , Edited
Outputs data before and after change collectively for each slot.
And a step .

【0012】[0012]

【作用】変更前のネットリストと変更後のネットリスト
をそれぞれ変更前と変更後を現わす指標を付けて合成
し、ネット名によりデータを並べ変え、ネット名および
部品ピン名が同一のデータを一つのデータに変換して、
同一ネット名のデータを編集する。
[Function] The pre-change netlist and the post-change netlist are combined with indexes indicating the before and after changes, respectively, and the data is rearranged by the net name. Convert to one data,
Edit the data with the same net name.

【0013】これにより、ネット名とそれに接続する部
品ピン名との新旧指標の組合せによる新旧対比リストデ
ータを作成することができるので、変更したネットに係
る部品ピンを全てまとめてリストとして出力することが
できる。さらに、追加、削除の変更形態も知ることがで
きるので、回路図とその変更箇所との照合を簡単に短時
間で高い信頼度をもって行うことができる。
[0013] This makes it possible to create new and old comparison list data based on a combination of the new and old indices of the net name and the component pin names connected to the net name, so that all the component pins related to the changed net can be output as a list. Can be. Further, since a change form of addition or deletion can be known, the comparison between the circuit diagram and the changed portion can be easily performed in a short time with high reliability.

【0014】[0014]

【実施例】次に、本発明実施例を図面に基づいて説明す
る。図1は本発明実施例の構成を示すブロック図であ
る。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the embodiment of the present invention.

【0015】本発明実施例は、入力された印刷回路基板
の接続図から部品ピン名およびネット名を対応させたネ
ットリストを作成するネットリスト作成手段10および
このネットリストから接続図を作成する接続図作成手段
9を備えた中央処理装置1と、このネットリストを保持
する記憶装置3と、設計に必要な各種データの入力およ
び操作入力を行う入力装置2と、設計パターンおよび設
計データを表示する表示装置4と、設計図面および設計
資料を印刷出力する印刷装置5とを備え、さらに本発明
の特徴として、ネットリスト作成手段10に、すでに設
計された接続図についてその一部が変更されたときに、
変更前のネットリストと変更後のネットリストとをそれ
ぞれ変更前および変更後を表示する指標を付して合成す
るネットリスト合成手段11と、ネット名毎にデータを
並べ変える並べ変え手段12と、ネット名および部品ピ
ン名が同一であるデータを一つのデータに変換するデー
タ変換手段13と、データ変換手段13により変換され
た一つのデータを変更前のネットリストに対応させて編
集する編集手段14とを含む。
In the embodiment of the present invention, a netlist creating means 10 for creating a netlist in which component pin names and net names are made to correspond from the input connection diagram of the printed circuit board and a connection for creating a connection diagram from the netlist A central processing unit 1 having a diagram creating means 9; a storage device 3 for holding the net list; an input device 2 for inputting various data necessary for design and operation input; and displaying design patterns and design data. A display device 4 and a printing device 5 for printing out design drawings and design materials are provided. Further, as a feature of the present invention, when a part of an already designed connection diagram is changed To
A netlist synthesizing unit 11 for synthesizing the netlist before the change and the netlist after the change with an index indicating the before and after the change, respectively; a rearranging unit 12 for rearranging the data for each net name; Data conversion means 13 for converting data having the same net name and component pin name into one data, and editing means 14 for editing one data converted by the data conversion means 13 in correspondence with the net list before the change. And

【0016】本装置を用いた印刷回路基板の設計は、与
えられた接続図から部品ピン名およびネット名を対応さ
せたネットリストを作成し、すでに設計された接続図に
ついてその一部が変更されたときに変更前のネットリス
トと変更後のネットリストとをそれぞれ変更前および変
更後を表示する指標を付して合成し、ネット名毎にデー
タを並べ変え、ネット名および部品ピン名が同一である
データを一つのデータに変換して、データ変換手段13
により変換された一つのデータを変更前のネットリスト
に対応させて編集することにより行われる。
In the design of a printed circuit board using the present apparatus, a netlist is created by associating component pin names and net names from a given connection diagram, and a part of the already designed connection diagram is changed. And the netlist before change and the netlist after change are combined with an index indicating the before and after change, respectively, and the data is sorted by net name, and the net name and component pin name are the same. Is converted into one piece of data, and the data
Is performed by editing one data converted by the above in association with the netlist before the change.

【0017】以下、本発明実施例装置による検証動作に
ついて図面を参照して説明する。図2は本発明実施例装
置による検証動作の流れを示す流れ図である。
Hereinafter, a verification operation performed by the apparatus according to the embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a flowchart showing the flow of the verification operation by the apparatus according to the embodiment of the present invention.

【0018】まず、記憶装置に記憶されている図3
(a)および(b)に示す変更前の旧ネットリスト15
と変更後の新ネットリスト16とをそれぞれ変更前と変
更後をあらわす新旧指標(+は追加ネット、−は削除ネ
ットを示す)を付して合成し図4に示すデータを作成す
る。次に、そのネット名18によりデータを文字のコー
ド番号順に並べ変えて図5に示すデータを作成し、ネッ
ト名18および部品ピン名17が同一であるデータを一
つのデータに変換して新旧指標を消し、あるネットに属
するデータ全ての指標が無くなった場合は、そのネット
に属するデータ全てを削除し図6に示すデータを作成す
る。
First, FIG. 3 stored in the storage device
Old netlist 15 before change shown in (a) and (b)
The new net list 16 and the new net list 16 after the change are combined with new and old indices (+ indicates an added net and − indicates a deleted net) indicating the before and after the change, respectively, to create data shown in FIG. Next, the data shown in FIG. 5 is created by rearranging the data by the net name 18 in the order of the character code numbers, and the data in which the net name 18 and the component pin name 17 are the same is converted into one data to obtain the new and old indexes. Is deleted, and when the index of all data belonging to a certain net is lost, all the data belonging to the net are deleted and the data shown in FIG. 6 is created.

【0019】続いて、同一ネット名のデータをまとめ
て、図7に示すネット名、そのネット名に接続する部品
ピン名、および新旧指標の組合せの集合で構成される新
旧対比リストデータを作成する。この作成したリストデ
ータを印刷装置5によって出力することにより回路図と
照合することができる。
Subsequently, the data of the same net name is put together to create new / old comparison list data composed of a set of combinations of the net name, the component pin name connected to the net name, and the new / old index shown in FIG. . The created list data is output by the printing device 5 so that it can be collated with the circuit diagram.

【0020】なお、新旧対比リストを図8に示すように
作成することができるので、この場合には図2に示す同
一ネットのデータ編集処理で、部品ピン名が各指標毎に
分離されて、新旧対比リストと回路図との照合時に、追
加ピンと削除ピンを明確に分けて検査することができ
る。
Since the new and old comparison list can be created as shown in FIG. 8, in this case, the component pin names are separated for each index by the data editing processing of the same net shown in FIG. When comparing the new and old comparison list with the circuit diagram, the added pin and the deleted pin can be clearly separated and inspected.

【0021】[0021]

【発明の効果】以上説明したように本発明によれば、ネ
ット名とそれに接続する部品ピン名との新旧指標の組合
せによる新旧対比リストデータを作成することができる
ので、変更したネットに係る部品ピンを全てまとめてリ
ストとして出力することができる。さらに、追加、削除
の変更形態も知ることができるので、回路図とその変更
箇所との照合を簡単に短時間で高い信頼度をもって行う
ことができる効果がある。
As described above, according to the present invention, new and old comparison list data can be created by combining new and old indices of net names and component pin names connected to the net names. All pins can be output together as a list. Further, since it is possible to know the changed form of addition or deletion, there is an effect that the comparison between the circuit diagram and the changed portion can be easily performed in a short time with high reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明実施例装置の構成を示すブロック図。FIG. 1 is a block diagram illustrating a configuration of an apparatus according to an embodiment of the present invention.

【図2】本発明実施例装置による検証動作の流れを示す
流れ図。
FIG. 2 is a flowchart showing a flow of a verification operation by the apparatus according to the embodiment of the present invention;

【図3】(a)は本発明実施例における旧ネットリスト
の例を示す図、(b)は新ネットリストの例を示す図。
FIG. 3A is a diagram illustrating an example of an old netlist in the embodiment of the present invention, and FIG. 3B is a diagram illustrating an example of a new netlist.

【図4】本発明実施例装置によりネットリストの変更前
後を合成したデータ例を示す図。
FIG. 4 is a diagram showing an example of data synthesized before and after a netlist is changed by the apparatus according to the embodiment of the present invention.

【図5】本発明実施例装置によりデータをネット名によ
り並べ変えた例を示す図。
FIG. 5 is a diagram showing an example in which data is rearranged by net name by the apparatus according to the embodiment of the present invention.

【図6】本発明実施例装置により変更無しデータを変換
した例を示す図。
FIG. 6 is a diagram showing an example in which unchanged data is converted by the apparatus according to the embodiment of the present invention.

【図7】本発明実施例装置により同一ネットのグループ
毎に編集した新旧対比リストの例を示す図。
FIG. 7 is a diagram showing an example of a new / old comparison list edited for each group of the same net by the apparatus according to the embodiment of the present invention.

【図8】本発明実施例装置により部品ピン名を各指標毎
に分離して作成した新旧対比リストの例を示す図。
FIG. 8 is a diagram illustrating an example of a new / old comparison list created by separating component pin names for each index by the apparatus according to the embodiment of the present invention.

【図9】本発明実施例および従来例における変更対象回
路図の例を示す図。
FIG. 9 is a diagram showing an example of a circuit diagram to be changed in the embodiment of the present invention and the conventional example.

【図10】従来例装置による検証動作の流れを示す流れ
図。
FIG. 10 is a flowchart showing a flow of a verification operation by the conventional apparatus.

【図11】従来例装置により合成された新旧ネットリス
トの例を示す図。
FIG. 11 is a diagram showing an example of a new and old netlist synthesized by a conventional device.

【図12】従来例装置により出力された新旧対比リスト
の例を示す図。
FIG. 12 is a diagram showing an example of a new / old comparison list output by a conventional device.

【符号の説明】 1 中央処理装置 2 入力装置 3 記憶装置 4 表示装置 5 印刷装置 9 接続図作成手段 10 ネットリスト作成手段 11 ネットリスト合成手段 12 並べ変え手段 13 データ変換手段 14 編集手段 15 旧ネットリスト 16 新ネットリスト 17 部品ピン名 18 ネット名[Description of Signs] 1 Central processing unit 2 Input device 3 Storage device 4 Display device 5 Printing device 9 Connection diagram creation means 10 Netlist creation means 11 Netlist synthesis means 12 Rearrangement means 13 Data conversion means 14 Editing means 15 Old net List 16 New netlist 17 Component pin name 18 Net name

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力された印刷回路基板の接続図から部
品ピン名およびネット名を対応させたネットリストを作
成する手段およびこのネットリストから接続図を作成す
る手段を備えた中央処理装置と、このネットリストを保
持する記憶装置とを備えた印刷回路基板設計支援装置に
おいて、 前記ネットリストを作成する手段は、すでに設計された
接続図についてその一部が変更されたときに、変更前の
ネットリストと変更後のネットリストとをそれぞれ変更
前および変更後を表示する指標を付して合成する手段
と、ネット名毎にデータを並べ変える手段と、ネット名
および部品ピン名が同一であるデータを一つのデータに
変換する手段とを含み、 ネット毎にそのネット名および接続する部品ピン名並び
に変更前および変更後の部品ピン名のデータをまとめて
出力する手段を備える ことを特徴とする印刷回路基板設
計支援装置。
1. A central processing unit comprising: means for creating a netlist in which component pin names and net names are made to correspond from an input connection diagram of a printed circuit board; and means for creating a connection diagram from the netlist; In a printed circuit board design support device comprising a storage device for holding the netlist, the means for creating the netlist is, when a part of the already designed connection diagram is changed, the net before the change. Means for synthesizing the list and the changed netlist with indicators indicating before and after changes, means for rearranging data for each net name, and data having the same net name and component pin name only it contains the means for converting one of the data, sequence component pin name to connect to the net name and for each net
Summarizes the data of the component pin names before and after the change.
A printed circuit board design support device comprising output means .
【請求項2】 前記ネットリストを作成する手段は、前
記一つのデータに変換する手段により変換された一つの
データを変更前のネットリストに対応させて編集する手
段を含む請求項1記載の印刷回路基板設計支援装置。
2. The printing apparatus according to claim 1, wherein the means for creating the netlist includes means for editing one data converted by the one data conversion means in correspondence with the netlist before the change. Circuit board design support equipment.
【請求項3】 与えられた接続図から部品ピン名および
ネット名を対応させたネットリストを作成する印刷回路
基板の設計方法において、 すでに設計された接続図についてその一部が変更された
ときに変更前のネットリストと変更後のネットリストと
をそれぞれ変更前および変更後を表示する指標を付して
合成するステップと、ネット名毎にデータを並べ変える
ステップと、ネット名および部品ピン名が同一であるデ
ータを一つのデータに変換するステップと、前記一つの
データに変換する手段により変換された一つのデータを
変更前のネットリストに対応させて編集するステップ
、編集したネット毎に変更前と変更後のデータをまと
めて出力するステップとを含むことを特徴とする印刷回
路基板の設計方法。
3. A method of designing a printed circuit board for creating a netlist in which component pin names and net names are made to correspond from a given connection diagram, wherein a part of an already designed connection diagram is changed. Synthesizing the netlist before the change and the netlist after the change with an index indicating before and after the change, rearranging the data for each net name, and Converting the same data into one data, editing one data converted by the one data conversion means in correspondence with the net list before the change, and changing each of the edited nets Combine the data before and after the change
And outputting the printed circuit board.
JP5324872A 1993-12-22 1993-12-22 Printed circuit board design support equipment Expired - Lifetime JP2705548B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5324872A JP2705548B2 (en) 1993-12-22 1993-12-22 Printed circuit board design support equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5324872A JP2705548B2 (en) 1993-12-22 1993-12-22 Printed circuit board design support equipment

Publications (2)

Publication Number Publication Date
JPH07182401A JPH07182401A (en) 1995-07-21
JP2705548B2 true JP2705548B2 (en) 1998-01-28

Family

ID=18170586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5324872A Expired - Lifetime JP2705548B2 (en) 1993-12-22 1993-12-22 Printed circuit board design support equipment

Country Status (1)

Country Link
JP (1) JP2705548B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063520A (en) * 2010-06-17 2011-05-18 北京中星微电子有限公司 Method and device for generating printed circuit board design file

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428676C (en) * 2005-04-23 2008-10-22 华为技术有限公司 Printing circuit-board parallel design system based on network and method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2773232B2 (en) * 1989-04-28 1998-07-09 横河電機株式会社 CAD equipment
JPH0415733A (en) * 1990-05-02 1992-01-21 Fujitsu Ltd Data base conversion processing system
JPH05303608A (en) * 1992-04-27 1993-11-16 Ricoh Co Ltd Cad system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063520A (en) * 2010-06-17 2011-05-18 北京中星微电子有限公司 Method and device for generating printed circuit board design file
CN102063520B (en) * 2010-06-17 2015-04-01 北京中星微电子有限公司 Method and device for generating printed circuit board design file

Also Published As

Publication number Publication date
JPH07182401A (en) 1995-07-21

Similar Documents

Publication Publication Date Title
US8037436B2 (en) Circuit verification apparatus, a method of circuit verification and circuit verification program
US20060259891A1 (en) System and method of generating an auto-wiring script
US7243314B2 (en) Window operation interface for graphically revising electrical constraint set and method of using the same
JP2705548B2 (en) Printed circuit board design support equipment
JP3991224B2 (en) Card design verification method and card design verification system
US6877140B1 (en) Method and system for generating a schematic representing bus structures
JPH0962726A (en) Cad data interface method
JPH06162127A (en) Verifying device for cad data
JP2940124B2 (en) Substrate CAD system
JPH05216949A (en) Verification method for electric system cad data
JP2004021674A (en) Method and system for collating terminal block cable information in cad drawing
JPH05242179A (en) Circuit diagram editor system
JP2776267B2 (en) Circuit output method
JPH10207923A (en) Document preparation supporting device in design work
JPH0778195A (en) Data updating system in circuit design cad
JPH11110430A (en) Waveform information display system in logic simulation
JP2839574B2 (en) Matching method for logic circuits containing indefinite values
JPH05165908A (en) Drawing editor
JP2932987B2 (en) Automatic test equipment for computer systems
JP2797955B2 (en) Expected value collation apparatus and method
JP2004055901A (en) Lay out method of semiconductor integrated circuit device and lay out apparatus used for it
JPH05266126A (en) Test data terminal name conversion system
JPH06231205A (en) Macro-connecting system for state transition diagram
JPH0352074A (en) Printed board design system
JPH07311784A (en) Cable diagram preparation device