JP2920859B2 - 半導体装置のバーンイン装置および方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路の最終
テスト前に、熱的および電気的過負荷を半導体集積回路
に与え、初期不良を発生させるバーンイン装置およびこ
れを用いるバーンイン方法に関する。

【０００２】

【従来の技術】半導体集積回路（以下「ＩＣ」と省略す
る）の不良品発生率において、特に初期の不良品発生率
が高く、ある程度の時間を経過すると、不良品発生率が
低くなる。これは、製造工程に起因するＩＣの不良品
が、特に初期に発生しやすいという理由などからであ
る。たとえば、酸化膜欠陥のあるＩＣなどでは、一定時
間の通電によって絶縁破壊が生じる。このため、出荷テ
スト前に初期不良のＩＣを取除くために、ＩＣに熱的お
よび電気的過負荷を与え、初期不良を顕在化させるバー
ンイン処理が行われている。このバーンイン処理につい
ては、特開平４−２６３４５０号公報などで開示されて
いる。

【０００３】図１１は、従来のバーンイン装置および方
法によるバーンイン処理を含むＩＣ２の製造工程を示す
フローチャートである。また図１２は、従来のバーンイ
ン処理に用いられるリードフレーム付きＩＣ１０の平面
図である。図１１のフローチャートにおいて、ステップ
ａ１で処理をスタートさせる。ステップａ２では、リー
ドフレーム１にＩＣチップを固定するダイボンディング
が行われる。ステップａ３では、リードフレーム１のリ
ード端子３とＩＣチップの電極とを接続するワイヤボン
ディングが行われる。ステップａ４では、リードフレー
ム１上のＩＣチップを樹脂やセラミックなどから成るパ
ッケージによって封止する。ステップａ５では、リード
フレーム１からリード先端部４およびタイバー５のみを
切断して除去し、ＩＣ２のリード端子３が相互に接続さ
れないようにする。このときＩＣ２は、リードフレーム
１のＩＣ支持部６にみで支持される。ステップａ６で
は、ＩＣ２のオープン／ショートを検査するプリテスト
が行われ、不良品であるか否かを判断する。このプリテ
ストによって、不良品と判断されたＩＣ２は、ステップ
ａ７において、リードフレーム１から除去される。ステ
ップａ６において、良品と判断された場合は、リードフ
レーム１に接続されているＩＣ２はそのままの状態でス
テップａ８の工程へ送られる。このようにステップａ８
のバーンイン処理を行うまでの工程においてプリテスト
を実施し、不良品のＩＣ２を除去することによって、こ
の不良品のＩＣ２によるバーンイン処理装置の破損など
を未然に防止している。ステップａ８では、バーンイン
処理が行われる。このバーンイン処理は、最終テストの
前工程において、ＩＣ２に熱的および電気的過負荷を与
え、初期不良を顕在化させる。ステップａ９では、製品
を出荷するための最終テストが行われる。ステップａ１
０では、リードフレーム１の支持部６を切断し、リード
フレーム１からＩＣ２を取り出す。ステップａ１１で
は、そのＩＣ２のリード端子３を折り曲げるベンディン
グが行われ、ＩＣ２は製品として出荷可能な状態とな
る。

【０００４】図１３は、従来のバーンイン処理に用いら
れるリードフレーム付きＩＣ１０の斜視図である。複数
のＩＣ２は、前述のようにそれぞれ４箇所のＩＣ支持部
６によって、支持されている。またＩＣ２は、前述のよ
うにプリテストおよびバーンイン処理を行うためにリー
ドカットおよびタイバーカットされ、リード端子３は、
隣接するリード端子３およびリードフレーム１から分離
されている。また、リードフレーム１は、複数の位置決
め孔１１が設けられている。バーンイン処理の前工程に
おいて、前述のようにリードフレーム付きＩＣ１０のリ
ード端子３間でオープンやショートを検査するプリテス
トを行う。そのプリテストにおいて判別された不良品の
ＩＣ１２は、リードフレーム１０のＩＣ支持部６を切断
境界として、切断打抜きされ、リードフレーム付きＩＣ
１０から除去する。この場合、リードフレーム１に固定
されているＩＣ２の不良品が多い場合は、図１４で示さ
れるように、大部分の不良品のＩＣ１２がリードフレー
ム１から除去されている。

【０００５】図１５は、従来のバーンイン処理に用いら
れるバーンインボード２１の斜視図である。このバーン
インボード２１には、複数のＩＣソケット２２および抵
抗２３が等間隔で配置されている。このバーンインボー
ド２１は、後述するバーンイン装置内に装着され、バー
ンイン処理が行われる。ＩＣソケット２２のＩＣソケッ
ト本体２４には、複数のコンタクト電極２５、位置決め
ピン２６および逃げ穴２７が形成されている。また、Ｉ
Ｃソケット本体２４の一端には、参照符２８の方向に回
動できる蓋３０が取付けられている。蓋３０には、複数
のリード押え部３１および逃げ穴３２が形成されてい
る。蓋３０を参照符２８の方向に回動させ、ＩＣソケッ
ト本体２４と閉じ合わされたとき、蓋３０に形成されて
いる係止レバー３３とＩＣソケット本体２４に形成され
ている係止部３４とは係合される。また、ＩＣソケット
本体２４と係止部３４および蓋３０と係止レバー３３
は、一体成形され、これらは全て電気絶縁性を有する同
一材質で構成されている。さらに、バーンインボード２
１上には、回路保護用の複数のヒューズ３５および後述
するバーンイン装置との回路接続を行うためのコネクタ
端子３６が形成されている。

【０００６】バーンイン処理を行うために、リードフレ
ーム付きＩＣ１０を、参照符４０で示される方向に移動
させ、リードフレーム１の複数の位置決め孔１１に対応
するＩＣソケット本体２４上の位置決めピン２６を挿通
し、ＩＣソケット本体２４上に搭載する。このときＩＣ
２は、ＩＣソケット本体２４に対して位置決めされ、Ｉ
Ｃ２の複数のリード端子３とＩＣソケット本体２４の対
応するコンタクト電極２５とは、互いに接触する状態に
なる。また、ＩＣ２の下部のパッケージ部分は、逃げ穴
２７に収納される。次に、蓋３０を参照符２８の方向に
回動させると、係止レバー３３と係止部３４とが係合さ
れ、蓋３０とＩＣソケット本体２４は係合される。この
とき、蓋３０の複数のリード押え部３１は、ＩＣソケッ
ト本体２４の対応するコンタクト電極２５を押圧する。
このとき、ＩＣソケット２４本体のコンタクト電極２５
は、弾性を有するので、コンタクト電極２５およびＩＣ
２のリード端子３は、上下から押圧された状態で接触す
る。したがって、ＩＣソケット本体２４のコンタクト電
極２５とＩＣ２のリード端子３との接触状態は良好にな
る。これによって、コンタクト電極２５とＩＣ２のリー
ド端子３は電気的に接続される。また、ＩＣ２の上部の
パッケージ部分は、蓋３０の逃げ穴３２に収納される。

【０００７】図１６は、従来のバーンインボード２１の
ＩＣソケット２２上において、リードフレーム付きＩＣ
１０が位置決めされた状態の断面図を示す。図１７は、
図１６で示されるＩＣソケット２２において蓋３０を、
参照符２８で示される矢印の方向に回動させ、蓋３０と
ＩＣソケット本体２４とを閉じ合わせた状態のときの断
面図を示す。図１７において、係止レバー３３と係止部
３４とは係合され、その状態が保持されている。係止レ
バー３３を参照符４０の方向に回動させることによっ
て、係合された状態を解除することができる。また、Ｉ
Ｃ２のリード端子３と接触しているＩＣソケット本体２
４の対応する各コンタクト電極２５は、その下端部がバ
ーンインボード２１の配線パターンに半田付けされ、電
気的に接続される。このバーンインボード２１の各配線
パターンは、抵抗２３およびヒューズ３５を介して、バ
ーンインボード２１の対応するコネクタ端子３６に電気
的に接続される。したがって、ＩＣ２の各リード端子３
とバーンインボード２１の対応するコネクタ端子３６と
は、電気的に接続される。

【０００８】図１８は、従来のバーンイン装置５０の斜
視図を示す。バーンイン装置５０内には、バーンインボ
ードラック５１が等間隔で複数段配置されている。リー
ドフレーム付きＩＣ１０を搭載したバーンインボード２
１を、バーンイン装置５０のバーンインボードラック５
１に順次参照符５２で示される方向に装着する。バーン
イン装置５０の背面５３には、バーンインボード２１の
コネクタ端子３６と接続するためのコネクタが、バーン
インラック５１の数と同数設置されている。またこのコ
ネクタには、バーンイン装置５０からバーンイン処理を
行うための電位および信号が与えられる。バーンインボ
ード２１をバーンインラック５１に装着したとき、バー
ンインボードラック５１のコネクタ端子３６とバーンイ
ン装置５０背面５３のコネクタとは接続される。したが
って、バーンインボード２１に搭載されたＩＣ２のリー
ド端子３とバーンイン装置５０とは、電気的に接続され
る。次に、バーンイン装置５０は、バーンイン処理を行
うためにＩＣ２の各リード端子３に対して電位または信
号を与える。このとき、リードフレーム付きＩＣ１０に
おいて、プリテストの結果不良となったＩＣ１２は、切
断打抜き除去されているので通電されない。

【０００９】

【発明が解決しようとする課題】従来のＩＣのバーンイ
ン装置および方法では、前工程のプリテストにおいてＩ
Ｃの不良が検出されたとき、リードフレームのＩＣ支持
部が切断され、そのＩＣはリードフレームから除去され
る。リードフレームに接続されている複数のＩＣのうち
不良品のＩＣが大部分を占めたとき、その不良品は除去
されるので、リードフレーム付きＩＣ全体の機械的強度
は低下する。したがって、リードフレーム付きＩＣをバ
ーンインボードのＩＣソケットへの挿入および抜去に作
業ミスが発生したり、またバーンイン処理における熱応
力によってリードフレームおよびその位置決め孔の変形
が生じる。このため、前述の作業ミスによって作業時間
が増大し、またリードフレームおよびその位置決め孔の
変形に対する修正作業が必要となり、バーンイン処理工
程における工数が増大する。

【００１０】本発明の目的は、リードフレーム付きＩＣ
全体の機械的強度を低下させずにバーンイン処理を行う
ことができる半導体装置のバーンイン装置および方法を
提供することである。

【００１１】

【課題を解決するための手段】本発明は、リードフレー
ムに複数個ずつ形成される半導体装置を、リードフレー
ムに機械的に接続された状態で処理を施す半導体装置の
バーンイン装置において、各半導体装置を個別的に装着
し、バーンイン処理に必要な電気的接続を行う複数の接
続手段と、各半導体装置が接続手段に装着された状態
で、リードフレームの各接続手段の近傍の予め定められ
る位置に、半導体装置が不良品であることを表す不良表
示が、付加されているか否かを検出する検出手段と、検
出手段からの出力に応答し、不良表示が検出されない半
導体装置を装着した接続手段のみに通電しながらバーン
イン処理を行う処理手段とを含むことを特徴とする半導
体装置のバーンイン装置である。

【００１２】また本発明は、リードフレームに複数個ず
つ形成される半導体装置を、リードフレームに機械的に
接続された状態で処理を施す半導体装置のバーンイン方
法において、各半導体装置を個別的に試験し、不良品と
判定された半導体装置には、近傍のリードフレームに予
め定める不良表示を付加し、リードフレームに機械的に
接続されている複数の半導体装置を、個別的に複数の接
続手段に装着して電気的接続を行い、各接続手段近傍の
リードフレームに不良表示が検出されない接続装置のみ
に通電してバーンイン処理を行うことを特徴とする半導
体装置のバーンイン方法である。

【００１３】

【作用】本発明に従えば、接続手段と、検出手段と、処
理手段とを含むバーンイン装置が用いられる。接続手段
は、各半導体装置を個別的に装着し、バーンイン処理に
必要な電気的接続を行う。検出手段は、各半導体装置
が、接続手段に装着された状態で、リードフレームの各
接続手段の近傍の予め定められる位置に、半導体装置が
不良品であることを表す不良表示が付加されているか否
かを検出する。処理手段は、検出手段からの出力に応答
し、不良表示が検出されない半導体装置を装着した接続
手段のみに通電しながらバーンイン処理を行う。

【００１４】また本発明に従えば、まず各半導体装置を
個別的に試験し、不良品と判定された半導体装置には、
近傍のリードフレームに予め定める不良表示を付加す
る。次に、リードフレームに機械的に接続されている複
数の半導体装置を、個別的に複数の接続手段に装着して
電気的接続を行い、各接続手段近傍のリードフレームに
不良表示が検出されない接続装置のみに通電してバーン
イン処理を行う。

【００１５】したがって、リードフレーム付き半導体装
置全体の機械的強度を低下させず、バーンイン処理を行
うことができるバーンイン処理装置および方法を得るこ
とができる。

【００１６】

【実施例】図１は、本発明によるバーンイン処理を含む
ＩＣ６２の製造工程を示すフローチャートである。図２
は、本発明の一実施例のリードフレーム付きＩＣ７０の
平面図である。図１のフローチャートにおいて、ステッ
プｂ１で処理をスタートさせる。ステップｂ２では、リ
ードフレーム６１にＩＣチップを固定するダイボンディ
ングが行われる。ステップｂ３では、リードフレーム６
１のリード端子６３とＩＣチップの電極とを接続するワ
イヤボンディングが行われる。ステップｂ４では、リー
ドフレーム６１上のＩＣチップを樹脂やセラミックなど
から成るパッケージによって封止する。ステップｂ５で
は、リードフレーム６１からリード先端部６４およびタ
イバー６５のみを切断して除去し、ＩＣ６２のリード端
子６３が互いに接続されないようにする。このとき、Ｉ
Ｃ６２はリードフレーム６１のＩＣ支持部６６のみで支
持される。

【００１７】ステップｂ６では、各リード端子６３間で
ＩＣ６２のオープンあるいはショートを検査するプリテ
ストが行われ、不良品であるか否かを判断する。このプ
リテストによって不良品と判断されたＩＣ６２は、ステ
ップｂ７において、そのＩＣ６２の近傍のリードフレー
ム６１の予め定められた位置に検出孔７２が加工によっ
て形成されて付加される。この検出孔７２は、不良品を
識別するために用いられる。ステップｂ６において、良
品と判断されたＩＣ６２の近傍のフレームは加工され
ず、そのままの状態でステップｂ８の工程へ送られる。
ステップｂ８のバーンイン処理の前工程においてプリテ
ストを実施し、ステップｂ７において不良品のＩＣ６２
を識別することによって、この不良品のＩＣ６２による
バーンイン装置の破損を未然に防止している。ステップ
ｂ８では、バーンイン処理が行われる。このバーンイン
処理は、最終テストの前工程において、ＩＣ６２に電気
的および熱的過負荷を与え、初期不良を発生させる。こ
れは、ＩＣ６２の不良品発生率において、特に初期の不
良品発生率が高いので、そのＩＣ６２を取除くためであ
る。ステップｂ９では、製品としての最終テストが行わ
れる。ステップｂ１０では、リードフレーム６１のＩＣ
支持部６６を切断し、リードフレーム６１からＩＣ６２
を除去する。ステップｂ１１では、ＩＣ６２のリード端
子６３を折り曲げるベンディングが行われ、そのＩＣ６
２は製品として出荷可能となる。

【００１８】図３は、本発明の一実施例のリードフレー
ム付きＩＣ７０の斜視図である。複数のＩＣ６２は、前
述のようにそれぞれ４箇所のＩＣ支持部６６によって、
支持されている。またＩＣ６２は、前述のようにプリテ
ストおよびバーンイン処理を行うためにリードカットお
よびタイバーカットされ、リード端子６３は、隣接する
リード端子６３およびリードフレーム６１から分離され
ている。リードフレーム６１は、複数の位置決め孔７１
が設けられている。さらに、検出孔７２は、前述のよう
に不良品のＩＣ６２を識別するために用いられる。

【００１９】図４は、本発明の一実施例のバーンインボ
ード８１の斜視図である。このバーンインボード８１に
は、複数のＩＣソケット８２および抵抗８３が等間隔で
配置されている。このバーンインボード８１は、後述す
るバーンイン装置内に装着され、バーンイン処理が行わ
れる。ＩＣソケット８２のＩＣソケット本体８４には、
複数のコンタクト電極８５および電極リードピン１０
２、ガイドブロック１０１、位置決めピン８６および逃
げ穴８７が形成されている。また、ＩＣソケット本体８
４の一端には、参照符８８の方向に回動できる蓋９０が
取付けられている。蓋９０には、複数のリード押え部９
１、逃げ穴９２および検出ピン１００が形成されてい
る。蓋９０を参照符８８の方向に回動させ、ＩＣソケッ
ト本体８４と閉じ合わせた場合、蓋９０に形成されてい
る係止レバー９３とＩＣソケット本体８４に形成されて
いる係止部９４とは係合される。またＩＣソケット本体
８４と、係止部９４および蓋９０とリード押え部９１
は、それぞれ一体で成形され、これらは全て電気絶縁性
を有する同一材質で構成されている。さらに、バーンイ
ンボード８１上には、回路保護用の複数のヒューズ９５
および後述するバーンイン装置との回線接続を行うため
のコネクタ端子９６が形成されている。

【００２０】このバーンインボード８１を、バーンイン
処理を行うために、リードフレーム付きＩＣ７０を、参
照符１００で示される方向に移動させ、リードフレーム
６１の複数の位置決め孔７１をＩＣソケット本体８４上
の対応する位置決めピン８６に挿通し、ＩＣソケット本
体８４上に搭載する。このときＩＣ６２は、ＩＣソケッ
ト本体８４に対して位置決めされ、ＩＣ６２の複数のリ
ード端子６３とＩＣソケット本体８４の対応するコンタ
クト電極８５とは接触した状態になる。またＩＣ６２の
下部のパッケージ部分は、逃げ穴８７に収納される。

【００２１】次に、蓋９０を参照符８８の方向に回動さ
せると、係止レバー９３と係止部９４とは係合され、蓋
９０とＩＣソケット本体８４とは閉じ合う。このとき、
蓋９０の複数のリード押え部９１は、ＩＣソケット本体
８４の対応するコンタクト電極８５を押圧する。ＩＣソ
ケット本体８４のコンタクト電極８５は、弾性を有する
ので、コンタクト電極８５およびＩＣ６２のリード端子
６３は、上下から押圧された状態で接触する。したがっ
て、ＩＣソケット本体８４のコンタクト電極８５とＩＣ
６２のリード端子６３との接触状態は良好になる。これ
によって、コンタクト電極８５とリード端子６３とは、
電気的に接続される。また、リードフレーム６１に不良
品のＩＣ６２を検出するための検出孔７２が形成されて
いる場合、蓋９０の対応する検出ピン１００は、検出孔
７２を挿通し、ガイドブロック１０１に当接する。ガイ
ドブロック１０１は、コンタクト電極８５の外周部に設
けられ、下方から後述するバネによる弾性上昇力を付与
され、ＩＣソケット本体８４に案内されて昇降可能であ
る。しかし、検出ピン１００も後述するバネによる弾性
力が付与されているけれども、ガイドブロック１０１に
付与されている弾性力よりも大きいので、検出ピン１０
０は、ガイドブロック１０１を押下する。また、リード
フレーム６１に検出孔７２が形成されていない場合は、
検出ピン１００は、リードフレーム６１に当接する。Ｉ
Ｃ６２の上部のパッケージ部分は、蓋９０の逃げ穴９２
に収納される。

【００２２】図５は、図４で示されるＩＣソケット８２
における電極リードピン１０２およびコンタクト電極８
５とコンタクト棒１１０との接触状態を示す。この接触
状態の理解を妨げないために、ＩＣソケット本体８４お
よびコンタクト電極８５および電極リードピン１０２を
大幅に省略している。コンタクト電極８５および電極リ
ードピン１０２は、それらに対しそれぞれ当接している
導電性性質のコンタクト棒１１０によって電気的に接続
されている。コンタクト棒１１０は、その先端部がガイ
ドブロック１０１に埋設されている。ガイドブロック１
０１は、前述のように弾性上昇力を付与され昇降可能で
あるので、コンタクト棒１１０は、コンタクト電極８５
および電極リードピン１０２を押圧し、その接触状態を
良好にしている。また、検出ピン１００の押下によっ
て、ガイドブロック１０１が下降したとき、コンタクト
棒１１０も連動して参照符１０３の方向に下降するの
で、コンタクト電極８５と電極リードピン１０２との電
気的接続は解除される。

【００２３】図６は、図４で示されるＩＣソケット８２
上において、リードフレーム付きＩＣ７０が位置決めさ
れた状態のときの断面図を示す。図７は、図６で示され
るＩＣソケット８２において、リードフレーム６１に検
出孔７２が形成されている場合に、蓋９０を参照符８８
で示される矢印の方向に回動させ、蓋９０とＩＣソケッ
ト本体８４とを閉じ合わせた状態の断面図を示す。図７
において、係止レバー９３と係止部９４とは係合され、
その状態は保持される。係止レバー９３を参照符１１５
の方向に回動させることによって、係合された状態を解
除することができる。また、検出ピン１００は、検出孔
７２を挿通し、ガイドブロック１０１に当接している。
このとき、ガイドブロック１０１のバネ１１１による弾
性力よりも、検出ピン１００のバネ１１２による弾性力
の方が大きいので、検出ピン１００はガイドブロック１
０１を押下している。したがって、コンタクト棒１１０
はガイドブロック１０１に連動して下降するので、コン
タクト棒１１０とコンタクト電極８５および電極リード
ピン１０２の接触は解除される。すなわち、コンタクト
電極８５と電極リードピン１０２の電気的接続は解除さ
れる。

【００２４】図８は、図６で示されるＩＣソケット８２
において、リードフレーム付きＩＣ７０に検出孔７２が
加工されていない場合に、蓋９０を参照符８８で示され
る矢印の方向に回動させ、蓋９０とＩＣソケット本体８
４とを閉合させたときの状態の断面図を示す。この場
合、リードフレーム６１に検出孔７２が形成されていな
いので、検出ピン１００は、リードフレーム６１に当接
し、バネ１１０の弾性によって、バネ１１０を圧縮させ
ながら蓋９０の内部に押込まれる。また、検出ピン１０
０は、ガイドブロック１０１に当接しないので、コンタ
クト棒１１０はそのままの状態になる。したがって、コ
ンタクト棒１１０は、ガイドブロック１０１のバネ１１
１による弾性上昇力によって、コンタクト電極８５およ
び電極リードピン１０２に良好に接触する。したがっ
て、コンタクト電極８５と電極リードピン１０２とは電
気的に接続される。

【００２５】図６〜図８において、各電極リードピン１
０２の下端部は、バーンインボード８１の対応する配線
パターンと電気的に接続される。その各配線パターン
は、抵抗８３およびヒューズ９５を介して対応するコネ
クタ端子９６と電気的に接続される。したがって、リー
ドフレーム付きＩＣ７０のＩＣ６２のリード端子６３と
バーンインボード８１の対応するコネクタ端子９６と
は、ＩＣ６２が不良品のときは電気的に接続されず、Ｉ
Ｃ６２が不良品でないときは電気的に接続される。すな
わち、リードフレーム６１の検出孔７２の有無を検出す
ることによって、良品のＩＣ６２のみに通電することが
できる。

【００２６】図９は、本発明の一実施例のバーンイン装
置１２０の斜視図を示す。バーンイン装置１２０内に
は、バーンインボードラック１２１が等間隔で複数段配
置されている。リードフレーム付きＩＣ７０を搭載した
バーンインボード８１を、バーンイン装置１２０のバー
ンインボードラック１２１に順次参照符１２２で示され
る方向に装着する。バーンイン装置１２０の背面１２３
には、バーンインボード８１のコネクタ端子９６と接続
するためのコネクタが、バーンインラック１２１の数と
同数設置されている。また、このコネクタには、バーン
イン装置１２０からバーンイン処理を行うための電位お
よび信号が与えられる。バーンインボード８１をバーン
インラック１２１に装着したとき、バーンインボード８
１のコネクタ端子９６とバーンイン装置１２０のコネク
タとは電気的に接続される。したがって、バーンインボ
ード８１に搭載されたＩＣ６２が良品のとき、バーンイ
ン装置１２０からＩＣ６２のリード端子６３に、電位お
よび信号を与えることができる。また、バーンインボー
ド８１に搭載されたＩＣ６２が不良品のとき、バーンイ
ン装置１２０から、電位および信号を与えても、前述の
ようにＩＣソケット８２内部でＩＣ６２との電気的接続
は解除されているので、ＩＣ６２のリード端子６３には
電位および信号は与えられない。

【００２７】図１０は、図９で示されるバーンイン装置
１２０の概略的な電気的構成を示すブロック図である。
バーンインボード８１上に搭載されたリードフレーム付
きＩＣ７０において、ＩＣ６２が不良品の場合、そのＩ
Ｃ６２の近傍の検出孔７２は、検出手段１３０であるＩ
Ｃソケット８２の検出ピン１００によって検出される。
このとき、検出手段１３０に応答して、接続手段１３１
であるＩＣソケット８２のコンタクト棒１１０は、コン
タクト電極８５と電極リードピン１０２との電気的接続
を解除する。したがって、この場合にバーンイン装置１
２０によってバーンイン処理を行うとき、バーンイン装
置処理部１３２からＩＣ６２のリード端子６３へ電位ま
たは信号が与えられない。また、ＩＣ６２が良品の場
合、そのＩＣ６２の近傍の予め定められた位置におい
て、検出孔７２は検出手段１３０であるＩＣソケット８
２の検出ピン１００によって検出されない。このとき、
検出手段１３０に応答して、接続手段１３１であるＩＣ
ソケット８２のコンタクト棒１１０は、コンタクト電極
８５と電極リードピン１０２とを電気的に接続する。し
たがって、この場合にバーンイン装置１２０によってバ
ーンイン処理を行うとき、バーンイン装置処理部１３２
から、ＩＣ６２のリード端子６３へ電位および信号が与
えられる。

【００２８】以上のように、本実施例においては、ＩＣ
６２が良品であるか否かに拘わらず、常にＩＣ６２をリ
ードフレーム６１に接続した状態でバーンイン処理を行
っているので、リードフレーム６１の機械的強度が低下
することはない。また、不良品のＩＣ６２には通電を行
わないので、バーンイン装置１２０が破損することはな
い。さらに本実施例では、フラットパッケージ型ＩＣが
用いられているけれども、このようなパッケージ型のＩ
Ｃに限定せず、他のパッケージ型のＩＣを用いてもよい
のは勿論である。その場合、使用するパッケージに適合
するＩＣソケット、リードフレーム、検出孔などを用い
てバーンイン処理を行う。

【００２９】

【発明の効果】以上のように本発明によれば、各半導体
装置を個別的に試験し、不良品と判定された半導体装置
には、近傍のリードフレームに予め定める不良表示を付
加する。その不良表示が検出されないとき、その半導体
装置のみ通電してバーンイン処理を行うことができるバ
ーンイン装置および方法を得ることができる。したがっ
て、このバーンイン装置および方法を用いることによっ
て、不良品の半導体装置には通電されないので、短絡な
どによってバーンイン装置が破損することはない。また
半導体装置が良品であるか否かに拘わらず、常に半導体
装置をリードフレームに接続した状態でバーンイン処理
を行うので、リードフレームの機械的強度が低下するこ
とはない。これによって、リードフレームの変形による
作業ミスおよび修正作業がなくなり、バーンイン処理工
程の作業を効率的に行うことができ、またバーンイン処
理工程のコストの低減化を図ることができる。

【図面の簡単な説明】

【図１】本発明によるバーンイン処理を含むＩＣ６２の
製造工程を示すフローチャートである。

【図２】本発明の一実施例のリードフレーム付きＩＣ７
０の平面図である。

【図３】本発明の一実施例のリードフレーム付きＩＣ７
０の斜視図である。

【図４】本発明の一実施例のバーンインボード８１の斜
視図である。

【図５】図４で示されるＩＣソケット８２における電極
リードピン１０２およびコンタクト電極８５とコンタク
ト棒１１０の接触状態を示す。

【図６】図４で示されるＩＣソケット８２上において、
リードフレーム付きＩＣ７０が位置決めされた状態のと
きの断面図を示す。

【図７】図６で示されるＩＣソケット８２上において、
リードフレーム付きＩＣ７０に検出孔が形成されている
場合に、蓋９０とＩＣソケット本体８４とを閉合させた
状態の断面図を示す。

【図８】図６で示されるＩＣソケット８２上において、
リードフレーム付きＩＣ７０に検出孔７２が形成されて
いない場合に、蓋９０とＩＣソケット本体８４とを閉合
させた状態の断面図を示す。

【図９】本発明の一実施例のバーンイン装置１２０の斜
視図を示す。

【図１０】図９で示されるバーンイン装置１２０の概略
的な電気的構成を示すブロック図である。

【図１１】従来のバーンイン装置５０および方法を含む
ＩＣ２の製造工程を示すフローチャートである。

【図１２】従来のバーンイン装置５０に用いられるリー
ドフレーム付きＩＣ１０の平面図である。

【図１３】従来のバーンイン装置５０に用いられるリー
ドフレーム付きＩＣ１０の斜視図である。

【図１４】従来のバーンイン処理に用いられ、不良品の
ＩＣ１２が多い場合のフレーム付きＩＣ１０の斜視図で
ある。

【図１５】従来のバーンインボード２１の斜視図であ
る。

【図１６】従来のバーンインボード２１のＩＣソケット
２２上において、フレーム付きＩＣ１０が位置決めされ
た状態の断面図を示す。

【図１７】図１６に示されるＩＣソケット２２におい
て、蓋３０とＩＣソケット本体２４とを閉合させた状態
の断面図を示す。

【図１８】従来のバーンイン装置５０の斜視図を示す。

【符号の説明】

６１ リードフレーム ６２ ＩＣ ６３，９６ リード端子 ６４ リード先端部 ６５ タイバー ６６ ＩＣ支持部 ７０ リードフレーム付きＩＣ ７１ 位置決め孔 ７２ 検出孔 ８１ バーンインボード ８２ ＩＣソケット ８３ 抵抗 ８４ ＩＣソケット本体 ８５ コンタクト電極 ８６ 位置決めピン ８７，９２ 逃げ穴 ９０ 蓋 ９１ リード押え部 １０１ ガイドブロック １０２ 電極リードピン １１０ コンタクト棒 １１１，１１２ バネ １２０ バーンイン装置 １３０ 検出手段 １３１ 接続手段 １３２ バーンイン装置処理部

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 リードフレームに複数個ずつ形成される
   半導体装置を、リードフレームに機械的に接続された状
   態で処理を施す半導体装置のバーンイン装置において、 各半導体装置を個別的に装着し、バーンイン処理に必要
   な電気的接続を行う複数の接続手段と、 各半導体装置が接続手段に装着された状態で、リードフ
   レームの各接続手段の近傍の予め定められる位置に、半
   導体装置が不良品であることを表す不良表示が、付加さ
   れているか否かを検出する検出手段と、 検出手段からの出力に応答し、不良表示が検出されない
   半導体装置を装着した接続手段のみに通電しながらバー
   ンイン処理を行う処理手段とを含むことを特徴とする半
   導体装置のバーンイン装置。
2. 【請求項２】 リードフレームに複数個ずつ形成される
   半導体装置を、リードフレームに機械的に接続された状
   態で処理を施す半導体装置のバーンイン方法において、 各半導体装置を個別的に試験し、不良品と判定された半
   導体装置には、近傍のリードフレームに予め定める不良
   表示を付加し、 リードフレームに機械的に接続されている複数の半導体
   装置を、個別的に複数の接続手段に装着して電気的接続
   を行い、 各接続手段近傍のリードフレームに不良表示が検出され
   ない接続装置のみに通電してバーンイン処理を行うこと
   を特徴とする半導体装置のバーンイン方法。