JP2906536B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2906536B2 JP2906536B2 JP2049635A JP4963590A JP2906536B2 JP 2906536 B2 JP2906536 B2 JP 2906536B2 JP 2049635 A JP2049635 A JP 2049635A JP 4963590 A JP4963590 A JP 4963590A JP 2906536 B2 JP2906536 B2 JP 2906536B2
- Authority
- JP
- Japan
- Prior art keywords
- drain region
- horizontal
- transfer
- region
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 17
- 238000010408 sweeping Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- 229920005591 polysilicon Polymers 0.000 description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14837—Frame-interline transfer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインターライン転送型やフレームインターラ
イン転送型の固体撮像素子に関し、特に水平電荷転送部
に沿って不要電荷の掃き出し用のドレイン領域を有する
CCD型の固体撮像素子に関する。
イン転送型の固体撮像素子に関し、特に水平電荷転送部
に沿って不要電荷の掃き出し用のドレイン領域を有する
CCD型の固体撮像素子に関する。
本発明は、インターライン転送型やフレームインター
ライン転送型であって、水平電荷転送部に沿って不要電
荷の掃き出し用のドレイン領域を有する固体撮像素子に
おいて、バスライン配線との接続のためにドレイン領域
上に延在される転送電極のパターンを、ドレイン領域の
接続孔上を回避するパターンとすることにより、チップ
上の面積を増大させることなく、スミアなどの不要電荷
を掃き出す時、水平レジスタのオーバーフローを確実に
防止するものである。
ライン転送型であって、水平電荷転送部に沿って不要電
荷の掃き出し用のドレイン領域を有する固体撮像素子に
おいて、バスライン配線との接続のためにドレイン領域
上に延在される転送電極のパターンを、ドレイン領域の
接続孔上を回避するパターンとすることにより、チップ
上の面積を増大させることなく、スミアなどの不要電荷
を掃き出す時、水平レジスタのオーバーフローを確実に
防止するものである。
CCDイメージャ等の固体撮像素子では、過大な光量の
入射光によって、スミアが発生する。そのスミアの除去
手段として、従来、撮像部の垂直レジスタの正転送方向
の基端側に、不要電荷の掃き出しのためのドレイン領域
を設け、逆転送を行う技術（例えば、「テレビジョン学
会誌，画像情報工学と放送技術」,Vol41,No.11,1987第1
039頁〜第1046頁参照。）や、水平レジスタを正転送さ
せ、その終端部のプリチャージドレイン等に不要電荷を
掃き出すようなスミア電荷の掃き出し技術等が知られて
いる。
入射光によって、スミアが発生する。そのスミアの除去
手段として、従来、撮像部の垂直レジスタの正転送方向
の基端側に、不要電荷の掃き出しのためのドレイン領域
を設け、逆転送を行う技術（例えば、「テレビジョン学
会誌，画像情報工学と放送技術」,Vol41,No.11,1987第1
039頁〜第1046頁参照。）や、水平レジスタを正転送さ
せ、その終端部のプリチャージドレイン等に不要電荷を
掃き出すようなスミア電荷の掃き出し技術等が知られて
いる。
ところで、不要電荷の掃き出しのために逆転送を行う
技術では、逆方向に電荷を転送するための回路系が必要
になり、その回路の制御等が複雑化する。また、水平レ
ジスタの転送によりスミア電荷の掃き出しを行う技術で
は、水平レジスタがスミア電荷によってオーバーフロー
した時は、それが画像欠陥になって現れる。
技術では、逆方向に電荷を転送するための回路系が必要
になり、その回路の制御等が複雑化する。また、水平レ
ジスタの転送によりスミア電荷の掃き出しを行う技術で
は、水平レジスタがスミア電荷によってオーバーフロー
した時は、それが画像欠陥になって現れる。
そこで、水平レジスタの撮像部の反対側に隣接し、該
水平レジスタに沿って設けられた不要電荷の掃き出し用
のドレイン領域を有する素子を考えてみると、不要電荷
を効率良く掃き出すためには、そのドレイン領域の低抵
抗化を図る必要がある。そして、そのような素子では、
バスライン配線と水平レジスタの間にドレイン領域が設
けられるため、ドレイン領域自体を幅広くすることはチ
ップ上の面積を増加させると共に、水平レジスタの転送
電極の長さを増大させることになり、逆に転送電極への
転送クロックの伝播遅延を招く。
水平レジスタに沿って設けられた不要電荷の掃き出し用
のドレイン領域を有する素子を考えてみると、不要電荷
を効率良く掃き出すためには、そのドレイン領域の低抵
抗化を図る必要がある。そして、そのような素子では、
バスライン配線と水平レジスタの間にドレイン領域が設
けられるため、ドレイン領域自体を幅広くすることはチ
ップ上の面積を増加させると共に、水平レジスタの転送
電極の長さを増大させることになり、逆に転送電極への
転送クロックの伝播遅延を招く。
そこで、本発明は上述の技術的な課題に鑑み、不要電
荷を効率良く掃き出し、スミア電荷による画像欠陥を防
止するような固体撮像素子の提供を目的とする。
荷を効率良く掃き出し、スミア電荷による画像欠陥を防
止するような固体撮像素子の提供を目的とする。
上述の目的を達成するために、本発明の固体撮像素子
は、マトリクス状に配列された複数の受光部と、それら
受光部の垂直列毎に設けられ該受光部からの電荷を垂直
方向に転送するための複数の垂直電荷転送部と、それら
垂直電荷転送部からの電荷を複数の転送電極を用いた制
御によって水平ライン毎に水平方向に転送するための水
平電荷転送部と、その水平電荷転送部に沿って設けられ
上記転送電極に給電するためのバスライン配線と、その
バスライン配線と上記水平電荷転送部の間に設けられ不
要電荷を掃き出すためのドレイン領域を有し、上記水平
電荷転送部の各転送電極は上記ドレイン領域に設けられ
る複数の接続孔の間の領域を通って上記バスライン配線
に接続されるパターンを有することを特徴とする。上記
垂直電荷転送部は、当該固体撮像素子がフレームインタ
ーライン転送型となるように、受光部に隣接した第１の
垂直電荷転送部と、一時的な蓄積のための第２の垂直電
荷転送部を有した構造とすることもできる。また、上記
ドレイン領域の水平電荷転送部側には、不要電荷の掃き
出しの基準ポテンシャルを得るためのゲート領域を設け
ている。
は、マトリクス状に配列された複数の受光部と、それら
受光部の垂直列毎に設けられ該受光部からの電荷を垂直
方向に転送するための複数の垂直電荷転送部と、それら
垂直電荷転送部からの電荷を複数の転送電極を用いた制
御によって水平ライン毎に水平方向に転送するための水
平電荷転送部と、その水平電荷転送部に沿って設けられ
上記転送電極に給電するためのバスライン配線と、その
バスライン配線と上記水平電荷転送部の間に設けられ不
要電荷を掃き出すためのドレイン領域を有し、上記水平
電荷転送部の各転送電極は上記ドレイン領域に設けられ
る複数の接続孔の間の領域を通って上記バスライン配線
に接続されるパターンを有することを特徴とする。上記
垂直電荷転送部は、当該固体撮像素子がフレームインタ
ーライン転送型となるように、受光部に隣接した第１の
垂直電荷転送部と、一時的な蓄積のための第２の垂直電
荷転送部を有した構造とすることもできる。また、上記
ドレイン領域の水平電荷転送部側には、不要電荷の掃き
出しの基準ポテンシャルを得るためのゲート領域を設け
ている。
上記水平電荷転送部と上記バスライン配線の間に、ド
レイン領域を設けることで、水平電荷転送部内でもスミ
ア電荷によるオーバーフローが防止される。そして、上
記複数の接続孔を介してドレイン領域に給電すること
で、その効率の良い不要電荷の掃き出しがなされる。上
記水平電荷転送部の転送電極はバスライン配線と接続さ
れるが、その際、それら転送電極の一部はドレイン領域
上を通過する。そこで、転送電極のパターンを上記複数
の接続孔の間の領域を通るパターンとすることで、何ら
ドレイン領域を幅広くすることなく、アルミニウム配線
層等によるドレイン領域への給電が可能となる。
レイン領域を設けることで、水平電荷転送部内でもスミ
ア電荷によるオーバーフローが防止される。そして、上
記複数の接続孔を介してドレイン領域に給電すること
で、その効率の良い不要電荷の掃き出しがなされる。上
記水平電荷転送部の転送電極はバスライン配線と接続さ
れるが、その際、それら転送電極の一部はドレイン領域
上を通過する。そこで、転送電極のパターンを上記複数
の接続孔の間の領域を通るパターンとすることで、何ら
ドレイン領域を幅広くすることなく、アルミニウム配線
層等によるドレイン領域への給電が可能となる。
本発明の好適な実施例を図面を参照しながら説明す
る。
る。
まず、第２図を参照しながら、本実施例のCCDイメー
ジャの概略的な全体構造について説明する。本実施例の
CCDイメージャは、シリコン基板上に形成されたフレー
ムインターライン転送（FIT）型のCCDイメージャであ
る。その撮像部10には、マトリクス状に入射光を信号電
荷に変換する受光部21が配列されている。受光部21は、
例えばｎ型のシリコン基板,p型のウェル領域を用いるも
のであれば、一例として表面にｐ型の正孔蓄積層とｎ型
の不純物拡散領域が形成されたpnpn構造があげられる。
この受光部21上には、遮光膜は形成されない。各受光部
21は、その垂直列毎に複数の第１の垂直レジスタ22が設
けられている。これら第１の垂直レジスタ22は、受光部
21からの信号電荷を垂直（Ｖ）方向に転送するためのレ
ジスタであり、その転送電極には多相の転送クロックが
与えられて、埋め込みチャンネル層の電荷を制御でき
る。
ジャの概略的な全体構造について説明する。本実施例の
CCDイメージャは、シリコン基板上に形成されたフレー
ムインターライン転送（FIT）型のCCDイメージャであ
る。その撮像部10には、マトリクス状に入射光を信号電
荷に変換する受光部21が配列されている。受光部21は、
例えばｎ型のシリコン基板,p型のウェル領域を用いるも
のであれば、一例として表面にｐ型の正孔蓄積層とｎ型
の不純物拡散領域が形成されたpnpn構造があげられる。
この受光部21上には、遮光膜は形成されない。各受光部
21は、その垂直列毎に複数の第１の垂直レジスタ22が設
けられている。これら第１の垂直レジスタ22は、受光部
21からの信号電荷を垂直（Ｖ）方向に転送するためのレ
ジスタであり、その転送電極には多相の転送クロックが
与えられて、埋め込みチャンネル層の電荷を制御でき
る。
この撮像部10にＶ方向に連設して蓄積部11が設けられ
る。この蓄積部11は第２の垂直レジスタ23からなり、第
１の垂直レジスタ22から高速転送された電荷を一時的に
蓄積することで、スミアの低減を図るものである。この
蓄積部11は全面的に遮光されている。
る。この蓄積部11は第２の垂直レジスタ23からなり、第
１の垂直レジスタ22から高速転送された電荷を一時的に
蓄積することで、スミアの低減を図るものである。この
蓄積部11は全面的に遮光されている。
その蓄積部11に隣接し、各第２の垂直レジスタ23の終
端部に沿って水平レジスタ12が形成されている。この水
平レジスタ12は、上記蓄積部11の電荷を一水平ライン毎
に水平方向に転送するためのレジスタであり、この水平
レジスタ12には、後述するように、複数の転送電極が設
けられる。これら水平レジスタ12の転送電極には、転送
クロックΦH1,ΦH2がそれぞれ与えられる。
端部に沿って水平レジスタ12が形成されている。この水
平レジスタ12は、上記蓄積部11の電荷を一水平ライン毎
に水平方向に転送するためのレジスタであり、この水平
レジスタ12には、後述するように、複数の転送電極が設
けられる。これら水平レジスタ12の転送電極には、転送
クロックΦH1,ΦH2がそれぞれ与えられる。
この水平レジスタ12のさらに垂直方向の側部には、水
平レジスタ12に沿ってゲート領域13が設けられる。この
ゲート領域13は、その水平レジスタ12から次に説明する
ドレイン領域１へ不要電荷の掃き出し量をそのポテンシ
ャルによって制御するための領域である。このゲート領
域13には、後述するような第１層目のポリシリコン層か
らなるゲート電極が形成される。
平レジスタ12に沿ってゲート領域13が設けられる。この
ゲート領域13は、その水平レジスタ12から次に説明する
ドレイン領域１へ不要電荷の掃き出し量をそのポテンシ
ャルによって制御するための領域である。このゲート領
域13には、後述するような第１層目のポリシリコン層か
らなるゲート電極が形成される。
そのゲート領域13に沿って、水平レジスタ12のオーバ
ーフローを防止するためのドレイン領域１が形成され
る。このドレイン領域１は、ｐ型のウェル領域の表面に
形成されたｎ型の不純物拡散領域からなる。このドレイ
ン領域１には、後述するように、不要電荷を効率良く掃
きだすための複数の接続孔が設けられ、それら接続孔に
接続する配線層により不要電荷が吸収される。
ーフローを防止するためのドレイン領域１が形成され
る。このドレイン領域１は、ｐ型のウェル領域の表面に
形成されたｎ型の不純物拡散領域からなる。このドレイ
ン領域１には、後述するように、不要電荷を効率良く掃
きだすための複数の接続孔が設けられ、それら接続孔に
接続する配線層により不要電荷が吸収される。
このドレイン領域１のさらに垂直方向の側部には、複
数の並行なパターンのアルミニウム系配線層からなるバ
スライン配線14が設けられている。このバスライン配線
14は、チップ上の各部に給電するための配線である。こ
のバスライン配線14は、上記水平レジスタ12の転送電極
に給電するラインを含み、さらに接地電圧線、電源電圧
線等の各種配線を含む。そして、このバスライン配線14
は、図示しないボンディングパッド部に接続され、その
ボンディングパッド部は外部端子とワイヤボンディング
される。
数の並行なパターンのアルミニウム系配線層からなるバ
スライン配線14が設けられている。このバスライン配線
14は、チップ上の各部に給電するための配線である。こ
のバスライン配線14は、上記水平レジスタ12の転送電極
に給電するラインを含み、さらに接地電圧線、電源電圧
線等の各種配線を含む。そして、このバスライン配線14
は、図示しないボンディングパッド部に接続され、その
ボンディングパッド部は外部端子とワイヤボンディング
される。
上記水平レジスタ12の終端部には、出力ゲート19を介
してフローティングディフュージョン領域15が設けられ
る。このフローティングディフュージョン領域15では、
水平レジスタ12からの信号電荷の量がポテンシャルの変
動量に変換され、このフローティングディフュージョン
領域15に入力端子が接続される出力バッファ16を介して
出力信号が取り出される。また、フローティングディフ
ュージョン領域15には、プリチャージゲート18を介して
プリチャージドレイン領域17が臨み、フローティングデ
ィフュージョン領域15のプリチャージゲート18による制
御に従ってプリチャージが行われる。
してフローティングディフュージョン領域15が設けられ
る。このフローティングディフュージョン領域15では、
水平レジスタ12からの信号電荷の量がポテンシャルの変
動量に変換され、このフローティングディフュージョン
領域15に入力端子が接続される出力バッファ16を介して
出力信号が取り出される。また、フローティングディフ
ュージョン領域15には、プリチャージゲート18を介して
プリチャージドレイン領域17が臨み、フローティングデ
ィフュージョン領域15のプリチャージゲート18による制
御に従ってプリチャージが行われる。
次に、第１図を参照して、そのドレイン領域１付近の
構造について説明する。
構造について説明する。
まず、水平レジスタ12には、第２層目のポリシリコン
層５と第３層目のポリシリコン層６をパターニングして
形成された転送電極が配設されており、この第２層目の
ポリシリコン層５と第３層目のポリシリコン層６が基板
上に絶縁膜を介して形成される領域に埋め込みチャンネ
ル層９が形成される。ここで、各第２層目のポリシリコ
ン層５は、水平レジスタ12上でＶ方向に延在される帯状
のパターンとされ、それぞれ所定のピッチで離間したパ
ターンとされているが、ドレイン領域１と水平レジスタ
12の間の第１層目のポリシリコン層からなるゲート電極
２上で、Ｈ方向に沿った側部８を持ちながらクランク状
に曲げられて延在され、再びドレイン領域１上では真っ
直ぐＶ方向に延在されるパターンとなっている。このパ
ターンは、ドレイン領域１の各接続孔４の上部に各第２
層目のポリシリコン層５が重ならないようにするための
パターンであり、転送電極となる各第２層目のポリシリ
コン層５はドレイン領域１上で接続孔４の間の領域を通
過する。これら第２層目のポリシリコン層５はその終端
部で前記バスライン配線14と接続され、そのバスライン
配線14より、各パターン毎に交互に転送ΦH1,ΦH2が与
えられる。次に、各第３層目のポリシリコン層６は、水
平レジスタ12上で第２層目のポリシリコン層５と同じく
Ｖ方向に延在されるパターンとされ、そのパターンの電
荷転送方向であるＨ方向の両端部は、第２層目のポリシ
リコン層５上に一部重複する。そして、これら各第３層
目のポリシリコン層６は、上記ゲート電極２上でＨ方向
に沿った側部７の部分からその線幅が狭いものとされ
て、図中Ｖ方向にさらに延在される。この第３層目のポ
リシリコン層６のパターンは、上記第２層目のポリシリ
コン層５のパターンと同様に、ドレイン領域１の各接続
孔４の上部に各第２層目のポリシリコン層５が重ならな
いようにするためのパターンである。この第３層目のポ
リシリコン層６のパターンは、上記第２層目のポリシリ
コン層５のパターンに重なりながら、ドレイン領域１上
で接続孔４の間の領域を通過する。そして、これら第３
層目のポリシリコン層６はその終端部で前記バスライン
配線14と接続され、そのバスライン配線14より、各パタ
ーン毎に交互に転送ΦH1,ΦH2が与えられる。
層５と第３層目のポリシリコン層６をパターニングして
形成された転送電極が配設されており、この第２層目の
ポリシリコン層５と第３層目のポリシリコン層６が基板
上に絶縁膜を介して形成される領域に埋め込みチャンネ
ル層９が形成される。ここで、各第２層目のポリシリコ
ン層５は、水平レジスタ12上でＶ方向に延在される帯状
のパターンとされ、それぞれ所定のピッチで離間したパ
ターンとされているが、ドレイン領域１と水平レジスタ
12の間の第１層目のポリシリコン層からなるゲート電極
２上で、Ｈ方向に沿った側部８を持ちながらクランク状
に曲げられて延在され、再びドレイン領域１上では真っ
直ぐＶ方向に延在されるパターンとなっている。このパ
ターンは、ドレイン領域１の各接続孔４の上部に各第２
層目のポリシリコン層５が重ならないようにするための
パターンであり、転送電極となる各第２層目のポリシリ
コン層５はドレイン領域１上で接続孔４の間の領域を通
過する。これら第２層目のポリシリコン層５はその終端
部で前記バスライン配線14と接続され、そのバスライン
配線14より、各パターン毎に交互に転送ΦH1,ΦH2が与
えられる。次に、各第３層目のポリシリコン層６は、水
平レジスタ12上で第２層目のポリシリコン層５と同じく
Ｖ方向に延在されるパターンとされ、そのパターンの電
荷転送方向であるＨ方向の両端部は、第２層目のポリシ
リコン層５上に一部重複する。そして、これら各第３層
目のポリシリコン層６は、上記ゲート電極２上でＨ方向
に沿った側部７の部分からその線幅が狭いものとされ
て、図中Ｖ方向にさらに延在される。この第３層目のポ
リシリコン層６のパターンは、上記第２層目のポリシリ
コン層５のパターンと同様に、ドレイン領域１の各接続
孔４の上部に各第２層目のポリシリコン層５が重ならな
いようにするためのパターンである。この第３層目のポ
リシリコン層６のパターンは、上記第２層目のポリシリ
コン層５のパターンに重なりながら、ドレイン領域１上
で接続孔４の間の領域を通過する。そして、これら第３
層目のポリシリコン層６はその終端部で前記バスライン
配線14と接続され、そのバスライン配線14より、各パタ
ーン毎に交互に転送ΦH1,ΦH2が与えられる。
次に、ゲート領域13には、基板上の絶縁膜上にゲート
電極２が形成される。このゲート電極２に与える所定の
電位によって、スミア電荷を掃きだすレベルが決定され
る。従って、ゲート電極２の下部の基板表面がスミア電
荷のチャンネル領域となり、オーバーフローした電荷が
そのチャンネル領域を介して掃き出される。このゲート
電極２上では、第２層目のポリシリコン層５及び第３層
目のポリシリコン層６が、それぞれ接続孔４を回避する
ように、曲げられ或いは幅狭くされるが、各側部7,8を
同一のＶ方向の位置にしないことで、段差の緩和等を図
ることができる。
電極２が形成される。このゲート電極２に与える所定の
電位によって、スミア電荷を掃きだすレベルが決定され
る。従って、ゲート電極２の下部の基板表面がスミア電
荷のチャンネル領域となり、オーバーフローした電荷が
そのチャンネル領域を介して掃き出される。このゲート
電極２上では、第２層目のポリシリコン層５及び第３層
目のポリシリコン層６が、それぞれ接続孔４を回避する
ように、曲げられ或いは幅狭くされるが、各側部7,8を
同一のＶ方向の位置にしないことで、段差の緩和等を図
ることができる。
ドレイン領域１は、前述のように水平レジスタ12のオ
ーバーフローを防止するためのｐウェルに形成されたｎ
型の不純物拡散領域であり、不要電荷であるスミア電荷
が掃き出される。このドレイン領域１には、効率良く不
要電荷を掃きだすために、その複数箇所に接続孔４が設
けられる。この接続孔４は、このドレイン領域１上にＨ
方向を長手方向として延在されるアルミニウム系配線層
３とドレイン領域１を電気的に接続するための層間絶縁
膜に設けられた孔である。アルミニウム系配線層３は、
上記ゲート電極２に並行して設けられたパターンであ
り、ドレイン領域１に給電するための所定の電圧が供給
される。本実施例のCCDイメージャでは、各接続孔４の
ところで、第２層目のポリシリコン層５及び第３層目の
ポリシリコン層６が、それぞれ接続孔４を回避するよう
に、接続孔４の間の領域を通過するように曲げられ或い
は幅狭くされているために、アルミニウム系配線層３は
確実にドレイン領域１に接続される。そのアルミニウム
系配線層３は、例えば、バスライン配線14と同じ層を用
いて形成される。なお、本実施例では、各第２層目のポ
リシリコン層５及び第３層目のポリシリコン層６毎に、
すなわちビット毎に、１つの接続孔４が対応するように
設けられるが、特に限定されるものではない。
ーバーフローを防止するためのｐウェルに形成されたｎ
型の不純物拡散領域であり、不要電荷であるスミア電荷
が掃き出される。このドレイン領域１には、効率良く不
要電荷を掃きだすために、その複数箇所に接続孔４が設
けられる。この接続孔４は、このドレイン領域１上にＨ
方向を長手方向として延在されるアルミニウム系配線層
３とドレイン領域１を電気的に接続するための層間絶縁
膜に設けられた孔である。アルミニウム系配線層３は、
上記ゲート電極２に並行して設けられたパターンであ
り、ドレイン領域１に給電するための所定の電圧が供給
される。本実施例のCCDイメージャでは、各接続孔４の
ところで、第２層目のポリシリコン層５及び第３層目の
ポリシリコン層６が、それぞれ接続孔４を回避するよう
に、接続孔４の間の領域を通過するように曲げられ或い
は幅狭くされているために、アルミニウム系配線層３は
確実にドレイン領域１に接続される。そのアルミニウム
系配線層３は、例えば、バスライン配線14と同じ層を用
いて形成される。なお、本実施例では、各第２層目のポ
リシリコン層５及び第３層目のポリシリコン層６毎に、
すなわちビット毎に、１つの接続孔４が対応するように
設けられるが、特に限定されるものではない。
このような構造の本実施例のCCDイメージャでは、水
平レジスタ12の転送電極である第２層目のポリシリコン
層５及び第３層目のポリシリコン層６が、ドレイン領域
１の各接続孔４の間の領域を通過して、バスライン配線
14に接続されるパターンを有する。このため何らドレイ
ン領域１のＶ方向の幅を拡げることなく、有効にスミア
電荷の掃き出しが可能となる。また、ドレイン領域１の
Ｖ方向の幅が拡がらないため、バスライン配線14と水平
レジスタ12の間の距離も短くでき、転送電極へ供給され
る転送クロックの伝播遅延を防止できる。
平レジスタ12の転送電極である第２層目のポリシリコン
層５及び第３層目のポリシリコン層６が、ドレイン領域
１の各接続孔４の間の領域を通過して、バスライン配線
14に接続されるパターンを有する。このため何らドレイ
ン領域１のＶ方向の幅を拡げることなく、有効にスミア
電荷の掃き出しが可能となる。また、ドレイン領域１の
Ｖ方向の幅が拡がらないため、バスライン配線14と水平
レジスタ12の間の距離も短くでき、転送電極へ供給され
る転送クロックの伝播遅延を防止できる。
なお、上述の実施例では、その転送タイプをFIT型と
したが、IT（インターライン転送）型であっても良い。
したが、IT（インターライン転送）型であっても良い。
本発明の固体撮像素子は、バスライン配線と水平電荷
転送部の間に設けらたドレイン領域上で、、その水平電
荷転送部の各転送電極のパターンが複数の接続孔の間の
領域を通るパターンとされるため、ドレイン領域には確
実な給電がなされ、何らチップ上の面積を増大させるこ
とや転送クロックの伝播遅延等を引き起こすことなく、
不要電荷の掃き出しを効率良く行うことが可能である。
転送部の間に設けらたドレイン領域上で、、その水平電
荷転送部の各転送電極のパターンが複数の接続孔の間の
領域を通るパターンとされるため、ドレイン領域には確
実な給電がなされ、何らチップ上の面積を増大させるこ
とや転送クロックの伝播遅延等を引き起こすことなく、
不要電荷の掃き出しを効率良く行うことが可能である。
第１図は本発明の固体撮像素子の一例の要部平面図、第
２図はその固体撮像素子の一例の概略的な平面図であ
る。 １……ドレイン領域 ２……ゲート電極 ３……アルミニウム系配線層 ４……接続孔 5,6……ポリシリコン層 10……撮像部 11……蓄積部 12……水平レジスタ 13……ゲート領域 14……バスライン配線
２図はその固体撮像素子の一例の概略的な平面図であ
る。 １……ドレイン領域 ２……ゲート電極 ３……アルミニウム系配線層 ４……接続孔 5,6……ポリシリコン層 10……撮像部 11……蓄積部 12……水平レジスタ 13……ゲート領域 14……バスライン配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 耕一 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 平１−226283（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768
Claims (1)
- 【請求項１】マトリクス状に配列された複数の受光部
と、それら受光部の垂直列毎に設けられ該受光部からの
電荷を垂直方向に転送するための複数の垂直電荷転送部
と、それら垂直電荷転送部からの電荷を複数の転送電極
を用いた制御によって水平ライン毎に水平方向に転送す
るための水平電荷転送部と、その水平電荷転送部に沿っ
て設けられ上記転送電極に給電するためのバスライン配
線と、そのバスライン配線と上記水平電荷転送部の間に
設けられ不要電荷を掃き出すためのドレイン領域を有
し、上記水平電荷転送部の各転送電極は上記ドレイン領
域に設けられる複数の接続孔の間の領域を通って上記バ
スライン配線に接続されるパターンを有することを特徴
とする固体撮像素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049635A JP2906536B2 (ja) | 1990-03-02 | 1990-03-02 | 固体撮像素子 |
| KR1019910003271A KR100197774B1 (ko) | 1990-03-02 | 1991-02-28 | 고체 촬상 소자 |
| EP91103097A EP0444696B1 (en) | 1990-03-02 | 1991-03-01 | Solid state image sensor |
| SG1996008145A SG63628A1 (en) | 1990-03-02 | 1991-03-01 | Solid state image sensor |
| DE69119624T DE69119624T2 (de) | 1990-03-02 | 1991-03-01 | Festkörperbildabtaster |
| US07/663,428 US5216489A (en) | 1990-03-02 | 1991-03-01 | Solid state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049635A JP2906536B2 (ja) | 1990-03-02 | 1990-03-02 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03253077A JPH03253077A (ja) | 1991-11-12 |
| JP2906536B2 true JP2906536B2 (ja) | 1999-06-21 |
Family
ID=12836677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2049635A Expired - Fee Related JP2906536B2 (ja) | 1990-03-02 | 1990-03-02 | 固体撮像素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2906536B2 (ja) |
| KR (1) | KR100197774B1 (ja) |
-
1990
- 1990-03-02 JP JP2049635A patent/JP2906536B2/ja not_active Expired - Fee Related
-
1991
- 1991-02-28 KR KR1019910003271A patent/KR100197774B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100197774B1 (ko) | 1999-08-02 |
| KR910017652A (ko) | 1991-11-05 |
| JPH03253077A (ja) | 1991-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360512B2 (ja) | 固体撮像素子およびその読み出し方法 | |
| KR100265269B1 (ko) | 수직 오버플로우 드레인 및 저항성 게이트 전하 전송소자를 가지는 고체촬상소자 및 그 제어방법 | |
| JP4961748B2 (ja) | 固体撮像装置 | |
| KR100193410B1 (ko) | 고체 촬상 장치 | |
| EP0444696B1 (en) | Solid state image sensor | |
| US7326958B2 (en) | Solid state imaging device | |
| US5393997A (en) | CCD having transfer electrodes of 3 layers | |
| US4974043A (en) | Solid-state image sensor | |
| JP3355781B2 (ja) | 固体撮像装置 | |
| JP2906536B2 (ja) | 固体撮像素子 | |
| JP2004335582A (ja) | 光電変換装置 | |
| KR900007234B1 (ko) | 전하이송형 고체촬상소자 | |
| US5047862A (en) | Solid-state imager | |
| JPS6210469B2 (ja) | ||
| JPH0821705B2 (ja) | 電荷移送形固体撮像素子 | |
| JP2877047B2 (ja) | 固体撮像装置 | |
| JPH0424873B2 (ja) | ||
| JP3002365B2 (ja) | 電荷転送装置及びその駆動方法 | |
| JPH06244397A (ja) | 固体撮像素子 | |
| JP3180742B2 (ja) | Ｃｃｄ型固体撮像装置及びその製造方法 | |
| JPH07112059B2 (ja) | 固体撮像装置 | |
| JPS60120555A (ja) | 固体撮像装置 | |
| JP2940499B2 (ja) | 固体撮像素子 | |
| JP2975648B2 (ja) | 電荷結合装置 | |
| JP2586455B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |