JP2904430B2 - 論理シミュレーション用ｃａｄ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路の動作を検証
する際に用いられる論理シミュレーション用ＣＡＤ（co
mputer aided design ）装置に係り、特に、論理シミュ
レーション中に得られるスパイクメッセージをより有効
に活用し、論理シミュレーションの段階で、誤動作する
可能性のある論理回路をより効果的に見出し、これによ
って、対象となる論理回路の設計作業能率を向上させる
ことができる論理シミュレーション用ＣＡＤ装置に関す
る。

【０００２】

【従来の技術】コンピュータ装置が広く普及し、又ソフ
トウェア技術が進歩することによって、例えばＥＷＳ
（engineering workstation ）等のコンピュータ装置を
用いたＣＡＤ装置が、例えば半導体集積回路等に組み込
む論理回路の設計にも広く用いられるようになってい
る。このような論理回路設計用ＣＡＤ装置においては、
例えば階層設計の考え方を基幹とし、例えば隣接する論
理回路素子の集合によってブロックを定義しながら、
又、該ブロックに対応するブロックシンボルを用いなが
ら順次論理回路を設計する。このように設計された論理
回路において、実際に用いられた論理ゲートについての
情報を、例えばインスタンステーブルへと記憶する。
又、用いられる論理ゲートや入力端子や出力端子を接続
する配線に関する情報を、例えばネットテーブル等に書
き込んでいく。

【０００３】又、このような論理回路設計用ＣＡＤ装置
にて設計され、前述のようなテーブル情報として記憶さ
れたものを用い、設計された論理回路をコンピュータ装
置上で模擬的に動作させるという論理シミュレータも広
く用いられるようになっている。この論理シミュレータ
は、その論理シミュレーションにあたって、設計された
論理回路の配線の長さを種々の条件下で仮配線長として
求め、対象となる論理回路中の各論理ゲートの論理演算
をコンピュータ装置上でシミュレーションしながら、設
計された論理回路を論理シミュレーションするというも
のである。

【０００４】又、このような論理シミュレータにおいて
は、最近では、論理回路の誤動作の原因となる、いわゆ
るスパイクについての検討をも行えるようになってい
る。

【０００５】このスパイクとは、設計対象となる論理ゲ
ートのそのゲート遅延、即ちその論理ゲートへと信号が
入力されてからその出力の論理状態が変化するまでの遅
延時間より幅の狭いパルスである。通常、ゲート遅延よ
り幅の広いパルスが入力されると、論理ゲートは該ゲー
ト遅延だけ遅延された後に、対応する論理状態を出力す
る。しかしながら、このようなゲート遅延より幅の狭い
パルス、即ちスパイクが入力されると、その論理ゲート
の出力は全く変化しない。即ち、そのゲート遅延より短
時間だけＨ状態となるスパイクが入力されても、その論
理ゲートの出力は、Ｌ状態の入力に対応する論理状態の
ままとなってしまう。

【０００６】このようなスパイクが発生してしまうと、
伝播したスパイクによって論理回路に誤動作を生じさせ
てしまう恐れがある。このため、論理シミュレータにお
いて、このようなスパイクの発生を検出したり、検出さ
れたスパイクに関するメッセージを、スパイクメッセー
ジと称して出力するもの等、種々のものがある。

【０００７】例えば、トランスポートモデルを用いたス
パイク検出を行う論理シミュレータでは、発生したスパ
イクをそのまま対象となる論理回路へと伝播させる。一
方、イナーシャルモデルを用いたスパイク発生検出を行
う論理シミュレータは、論理シミュレーション中にスパ
イクが発生した場合、発生した該スパイクを論理シミュ
レーション対象となる論理回路中へは伝播させず、該ス
パイク発生及びこれに関する情報を利用者へと伝達する
スパイクメッセージを、例えばプリンタ等へと印字出力
する。

【０００８】前記トランスポートモデルを使うものにつ
いても、又前記イナーシャルモデルを使うものについて
も、このようにスパイクの発生を検出しながら論理シミ
ュレーションすることで、論理シミュレーションされる
論理回路の誤動作の可能性のある部分をより効果的に見
出すことができ、論理回路設計作業能率を向上させるこ
とができる。

【０００９】

【発明が達成しようとする課題】しかしながら、前述の
トランスポートモデルを用いたスパイク発生検出の場
合、論理シミュレーション中にスパイクが発生したとし
ても、前述のイナーシャルモデルを用いたもののような
スパイクメッセージは出力されず、論理シミュレータの
利用者は、例えばスパイクの発生を確認することが困難
であり、又例えばスパイクの発生源を特定したり、根本
的な論理回路の修正が難しいという問題がある。更に、
該トランスポートモデルを用いたスパイク発生検出を行
う論理シミュレータでは、発生したスパイクを順次論理
回路中を伝播させるため、シミュレーション処理が増大
しシミュレーション速度が低下してしまう。例えば、ス
パイクが多量に発生した場合には、そのスパイク発生数
に対応したシミュレーション処理に関する多量のイベン
トが発生してしまい、前述のイナーシャルモデルを用い
たものより、格段にシミュレーション速度が低下してし
まう。

【００１０】一方、前述のイナーシャルモデルを用いた
スパイク発生検出を行う論理シミュレータでは、１つの
スパイクが発生したとしても、これによって多数のスパ
イクメッセージが出力されてしまうことが多いため、ス
パイクメッセージを利用者が解析することが非常に困難
であった。例えば、複数のスパイクが発生した場合に
は、多数のスパイクメッセージが出力されてしまい、利
用者はこのような多数のスパイクメッセージを解析する
ことは実質不可能であった。

【００１１】本発明は、前記従来の問題点を解決すべく
なされたもので、論理シミュレーション中に得られるス
パイクメッセージをより有効に活用し、論理シミュレー
ションの段階で誤動作する可能性のある論理回路をより
効果的に見出し、これによって、対象となる論理回路の
設計作業能率を向上させることができる論理シミュレー
ション用ＣＡＤ装置を提供することを目的とする。

【００１２】

【課題を達成するための手段】本発明は、論理回路の動
作を検証する際に用いられる論理シミュレーション用Ｃ
ＡＤ装置において、論理シミュレーション対象となる論
理回路の接続情報を格納する論理接続情報格納手段と、
論理シミュレーションによって得られたスパイクの発生
及びその発生箇所を少なくとも示すスパイクメッセージ
を格納するスパイクメッセージ格納手段と、スパイクが
入力された場合に誤動作を起こす可能性のあるスパイク
入力禁止論理ゲートを予め登録しておくスパイク入力禁
止テーブルと、前記スパイクメッセージ格納手段から前
記スパイクメッセージを読み出し、前記スパイク発生箇
所から出力側へとネットをトレースし、前記スパイク入
力禁止テーブルに登録されている前記スパイク入力禁止
論理ゲートへと、発生したスパイクが伝播されているか
否か判定するスパイク伝播判定手段とを備えたことによ
り、前記課題を達成したものである。

【００１３】

【作用】本発明は、前述のようなイナーシャルモデルを
用いたスパイク発生検出を行う論理シミュレータ等、ス
パイクメッセージを出力する論理シミュレータに対応
し、出力されたスパイクメッセージをより有効に活用す
べくなされたものである。特に、得られたスパイクメッ
セージを活用する上で、発生してしまったスパイクがど
の論理ゲートに伝播するか、又、スパイクが伝播される
論理ゲートのうち、特にスパイクが入力された場合に誤
動作を起こす可能性のあるスパイク入力禁止論理ゲート
へと、スパイクが伝播されてしまうか否かを判定するこ
とが重要であることを見出し、又着目してなされたもの
である。

【００１４】図１は、本発明の要旨を示すブロック図で
ある。

【００１５】この図１に示される如く、本発明の論理シ
ミュレーション用ＣＡＤ装置の主な構成は、論理接続情
報格納手段１２と、スパイクメッセージ格納手段１４
と、スパイク入力禁止テーブル１６と、スパイク伝播判
定手段１８となっている。又、本発明が用いる前記論理
接続情報格納手段１２や前記スパイクメッセージ格納手
段１４のデータ設定等は、例えば論理シミュレータ本体
３等によって行われる。これら論理接続情報格納手段１
２やスパイクメッセージ格納手段１４のデータを設定す
る手段については、本発明は特に限定するものではな
い。

【００１６】まず、前記論理接続情報格納手段１２は、
論理シミュレーション対象となる論理回路の接続情報が
格納される。該論理接続情報格納手段１２には、例え
ば、論理シミュレーションされスパイクメッセージが得
られた対象となる論理回路について、これに用いられる
論理ゲートに関する情報や、これら論理ゲートを接続す
る配線等に関する情報が格納されている。

【００１７】前記スパイクメッセージ格納手段１４は、
論理シミュレーションによって得られたスパイクの発生
及びその発生箇所を少なくとも示すメッセージを格納す
るものである。該スパイクメッセージ格納手段１４に
は、例えば前記論理シミュレータ本体３で行われた、論
理シミュレーション中に得られたスパイクメッセージが
格納される。

【００１８】前記スパイク入力禁止テーブル１６は、ス
パイクが入力された場合に誤動作を起こす可能性のある
スパイク入力禁止論理ゲートを予め登録しておくもので
ある。該スパイク入力禁止テーブル１６には、前記論理
接続情報格納手段１２に記憶されている、論理シミュレ
ーション対象となる論理回路に用いられる論理ゲートの
うち、どの論理ゲートがスパイク入力時に誤動作を起こ
す可能性があるか登録されている。

【００１９】前記スパイク伝播判定手段１８は、前記ス
パイクメッセージ格納手段１４から前記スパイクメッセ
ージを読み出し、前記スパイク発生箇所から出力側へと
ネットをトレースし、前記スパイク入力禁止テーブル１
６に登録されている前記スパイク入力禁止論理ゲートへ
と、発生したスパイクが伝播されているか否か判定する
ものである。

【００２０】該スパイク伝播判定手段１８は、具体的に
は、前記スパイクメッージ格納手段１４から、まず前記
スパイクメッセージを読み出す。該スパイクメッセージ
には、そのスパイクの論理シミュレーション対象となっ
た論理回路上にて示されるスパイク発生箇所に対する情
報も含められている。従って、該スパイク伝播判定手段
１８は、該スパイク発生箇所に接続される例えばネット
を出力側へとトレースすることで、発生してしまったス
パイクがどの論理ゲートへと入力されるかトレースする
ことができる。更に、ある論理ゲートへとスパイクが入
力され、入力された該スパイクがその論理ゲートの出力
へも伝播される場合、又、論理ゲートが前記スパイク入
力禁止論理ゲートではない場合、伝播された出力のスパ
イクを該論理ゲート以降（出力側）へと更にトレースす
るようにしてもよい。又、このようなトレース中に発生
してしまったスパイクを入力すると判定された論理ゲー
トについては、前記スパイク入力禁止テーブル１６を参
照することで、当該論理ゲートが前記スパイク入力禁止
論理ゲートであるか判定する。該判定にて、発生したス
パイクが入力される論理ゲートが前記スパイク入力禁止
論理ゲートと判定された場合には、これを当該スパイク
伝播判定手段１８の判定結果出力として出力する。

【００２１】以上説明した通り、本発明によれば、例え
ば前述のイナーシャルモデルを用いたスパイク発生検出
を行う論理シミュレータ等が生成するスパイクメッセー
ジを有効に活用することができる。即ち、スパイクが発
生してしまった場合、これによって論理ゲートに誤動作
が生じる可能性があるか否か判定する情報を提供でき
る。更に、その誤動作の可能性のある論理ゲートがどれ
であるかを示す情報をも提供することができる。従っ
て、論理シミュレーションの段階で、スパイク発生によ
って誤動作してしまう可能性のある論理回路をより効果
的に見出すことができ、論理回路の設計作業能率を向上
させることができる。

【００２２】なお、前記スパイク伝播判定手段１８から
得られる判定結果出力において、例えば、更に別の情報
を付加するようにしてもよい。例えば、前記スパイクメ
ッセージ格納手段１４へと格納されるスパイク発生箇所
の情報が、ネット番号のみによってそのスパイク発生箇
所を特定するものである場合、前記スパイク伝播判定手
段１８にてそのスパイクを発生させてしまった論理ゲー
トを見い出すべく、入力側へとトレースし、この論理ゲ
ートの名称等を出力するようにしてもよい。

【００２３】

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。

【００２４】図２は、本発明が適用された論理シミュレ
ーション用ＣＡＤ装置の実施例にて行われる処理を示す
フローチャートである。

【００２５】この図２において行われる処理は、主とし
て、前記スパイク伝播判定手段１８にて行われる。又、
本実施例の構成はほぼ前記図１に示されるものと同じで
あるが、更にスパイク入力消滅テーブル２２を備えてい
る。又、前記図１に示された前記論理シミュレータ本体
３には、この図２の論理回路シミュレータ本体３a 及び
論理回路入力手段３b が相当する。特に、前記論理シミ
ュレータ本体３a は、スパイクメッセージメモリ１４a
へと、論理シミュレーション中に発生したスパイクに関
する情報、即ちスパイクの発生に関する情報又その発生
箇所に関する情報を書き込む。又、前記論理回路入力手
段３b は、論理接続情報メモリ１２a へと、論理シミュ
レーション対象となる論理回路の接続情報を書き込む。

【００２６】まず、この図２のフローチャートのステッ
プ１０２において、後述するステップ１１６までの処理
が、全てのスパイクメッセージに対して行われたか否か
を判定する。即ち、前記スパイクメッセージメモリ１４
a に書き込まれている全てのスパイクメッセージに対し
て処理がなされたか判定する。全てのスパイクメッセー
ジについて処理が完了されていると判定された場合、ス
テップ１０２から１１６までの全ての処理を終了する。
一方、処理が行われていないスパイクメッセージがある
場合、前記スパイクメッセージメモリ１４a からこれを
１つだけ読み出す。

【００２７】続いてステップ１０４では、前記ステップ
１０２にて読み出された前記スパイクメッセージに対し
て、出力側へのトレースが全て終了したか判定する。全
てトレースされていると判定された場合、該ステップ１
０４からステップ１１４までの全ての処理を終了する。
一方、トレースされていないものがあると判定された場
合、前記論理接続情報メモリ１２a を用いたトレースを
行う。

【００２８】続いてステップ１０６では、前記ステップ
１０４でトレースされてないとされたものに対するトレ
ースが終了したか否かを判定する。終了していないと判
定された場合、続くステップ１０８へと進む。一方、該
ステップ１０６にて、トレースされたと判定された場
合、ステップ１１６の前方へと分岐する。

【００２９】ステップ１０８では、前記ステップ１０４
及び１０６で行われるトレースによって、前記スパイク
入力消滅テーブルメモリ２２へと記憶されている前記ス
パイク入力消滅ゲートのピンに到達したか否かを判定す
る。到達したと判定された場合、ステップ１１０におい
て、スパイク入力消滅ゲートのピンからの出力側へのト
レースを実施済みとする。該ステップ１１０の終了後に
は、前記ステップ１０６の前方へと分岐する。

【００３０】一方、前記ステップ１０８において前記ス
パイク入力消滅ゲートのピンに到達していないと判定さ
れた場合、続くステップ１１２において、スパイク入力
禁止ゲートのピンに到達したか否かを判定する。この判
定は、スパイク入力禁止テーブルメモリ１６a を参照し
ながら行われる。

【００３１】該ステップ１１２において、スパイク入力
禁止ゲートのピンに到達したと判定された場合、ステッ
プ１１３へと進む。該ステップ１１３では、トレースし
たスパイクの発生源、トレースしたスパイクが影響を与
える論理ゲートに関する情報を印字出力する。

【００３２】以下、本実施例を、論理シミュレーション
対象となる具体的な論理回路を用いて説明する。

【００３３】図３は、本実施例が対象とする論理回路の
一例を示す論理回路である。

【００３４】この図３に示される論理回路は、合計７個
のインバータゲートＩ１〜Ｉ７と、Ｄ型フリップフロッ
プＩ８によって構成されている。又、ＩＮ１及びＩＮ２
は入力端子であり、ＯＵＴ１及びＯＵＴ２は出力端子で
ある。又、Ｎ１〜Ｎ１０は、前述のような論理ゲートＩ
１〜Ｉ８又入力端子ＩＮ１〜ＩＮ２、出力端子ＯＵＴ１
を接続するネットである。又、前記インバータゲートＩ
１〜Ｉ７の入力はＡであり、出力はＹである。前記Ｄ型
フリップフロップＩ８は、入力Ｂ及び出力Ｑ又反転出力
ＱＮ、更にクロック入力ＣＫを備える。

【００３５】ここで、この図３に示される論理回路のシ
ミュレーションにおいて、前記ネットＮ３において１つ
のスパイクが発生し、前記ネットＮ８にてもう１つのス
パイクが発生したものとする。

【００３６】図４及び図５は、前記論理接続情報メモリ
１２a の構造を示す線図である。

【００３７】特に、図４においては、論理シミュレーシ
ョン対象となる論理回路に用いられる論理ゲートに関す
る情報が書き込まれる「インスタンステーブル」が示さ
れている。一方、前記図５では、論理シミュレーション
対象となる論理回路中のネット、即ち前記インスタンス
テーブルに記憶される入力端子や出力端子、又論理ゲー
ト等を接続する配線に関する情報が書き込まれる「ネッ
トテーブル」が示されている。

【００３８】まず、前記図４の前記インスタンステーブ
ルにおいて、各レコードは、インスタンス名と、セル名
と、ピン名と、入出力属性と、ネット名とによって構成
されている。

【００３９】前記インスタンス名は、論理回路中の論理
ゲートを示すものである。例えばこの図４においては、
前記図３に示されたインバータゲートＩ１〜Ｉ７又前記
Ｄ型フリップフロップＩ８が示されている。

【００４０】次にセル名は、その論理ゲートの種類を示
す。例えばその論理ゲートがインバータゲートである場
合、「ＩＮＶ」となっている。又、その論理ゲートがＤ
型フリップフロップである場合、「ＤＦＦ」となってい
る。入力端子あるいは出力端子の場合には、「ＰＯＲ
Ｔ」となっている。

【００４１】前記ピン名は、それぞれの論理ゲートが有
する入力や出力が、その名称にて示されている。又、Ｉ
Ｎ１やＩＮ２又ＯＵＴ１やＯＵＴ２等の入力端子や出力
端子では、その端子名が示されている。又、このような
ピン名を有するものそれぞれについて、入力か出力であ
るかを示す入出力属性、又接続されるネット名が示され
ている。

【００４２】次に前記図５において、各レコードは、ネ
ット名と、インスタンス名と、セル名と、ピン名と、入
出力属性とによって構成されている。

【００４３】まず、前記ネット名は、対象となる論理回
路の各ネットの名称となっている。この図５では、一例
として前記図３に示された論理回路のネット名が、Ｎ１
からＮ１０まで示されている。ネット名が付されたこの
ような各ネットに対して、接続される論理ゲートや入力
端子や出力端子を示す前記インスタンス名、又このよう
な接続されるものの種類を示す前記セル名、このような
接続されるものの名称を示す前記ピン名、更にこのよう
に接続されるものの属性を示す前記入出力属性が記憶さ
れている。

【００４４】図６は、本実施例で用いられる前記スパイ
クメッセージメモリの構成を示す線図である。

【００４５】この図６に示される如く、本実施例の前記
スパイクメッセージメモリ１４a においては、発生して
しまったスパイク１つに対して、１行のスパイクメッセ
ージが格納されている。又、各スパイクメッセージは、
ネット名にて示されるそのスパイクの発生箇所に関する
情報と、そのスパイクの発生時刻とが示されている。例
えば、「Ｓpike on Ｎ３ at Ｔi ．」では、「Ｎ３」
がスパイク発生箇所を示すネット名であり、「Ｔi 」は
スパイク発生時刻である。

【００４６】図７は、本実施例で用いられるスパイク入
力消滅テーブルメモリを示す線図である。このスパイク
入力消滅テーブルメモリ２２では、スパイク入力消滅ゲ
ート、及びそのスパイク入力消滅となる入力ピンとが書
き込まれている。

【００４７】図８は、本実施例で用いられるスパイク入
力禁止テーブルメモリを示す線図である。このスパイク
入力禁止テーブルメモリ１６a においては、スパイク入
力禁止論理ゲートと、スパイク入力禁止となるその入力
ピンとが書き込まれている。

【００４８】図９は、本実施例から出力される印字出力
例を示す線図である。

【００４９】この図９では特に、前記図３に示される前
述の論理シミュレーション対象の論理回路に対して、図
６に示されるようなスパイクが発生し、又前記図７に示
されるようなスパイク入力消滅テーブルメモリの設定、
又前記図８に示されるようなスパイク入力禁止テーブル
メモリの設定がなされているという前提で、次に列挙す
るような手順の処理がなされた結果が示されている。

【００５０】（１）スパイクメッセージ（Ｓpike on Ｎ
３ at Ｔi ）からスパイク発生ネット（Ｎ３）を取り
出す。

【００５１】（２）スパイク発生ネット（Ｎ３）に接続
する出力ピンを持つインスタンス（Ｉ３）をスパイク発
生源として格納する。

【００５２】（３）スパイク発生ネットから出力側（接
続する入力ピンを持つインスタンス）にネットを辿り、
前記スパイク入力消滅テーブルメモリ２２に登録されて
いる論理ゲートのピン（Ｉ８のＤ）に到達したなら、そ
のスパイクは消滅するものとして、そのパスの出力側の
トレースを終了し、他のパスのトレースを実施する。

【００５３】（４）もしスパイク入力禁止テーブルに登
録されているゲートのピン（Ｉ８のＣＫの場合）に到達
したなら、前記図８に示される前記スパイク入力禁止テ
ーブルメモリ１６a に従って誤動作の可能性があるスパ
イクとして、スパイク発生源（Ｉ４のＹ）と、影響され
る論理ゲート（スパイクメッセージ「Ｓpike on Ｎ８
at Ｔi 」から辿った「Ｉ８のＣＫ」の場合）を出力す
る。

【００５４】（５）次のスパイクメッセージについて
も、上記（１）〜（４）を繰り返す。

【００５５】もし、前記スパイクメッセージメモリ１４
a に書き込まれた全てのスパイクメッセージに対する処
理が終われば、全ての処理を終了する。

【００５６】この図９においては、スパイク発生時刻と
して「Ｔj 」が示され、スパイクを発生させた論理ゲー
トとして「Ｉ４．Ｙ（ＩＮＶ）」が示され、又発生した
スパイクによって誤動作を起こす可能性のある論理ゲー
トとして「Ｉ８．ＣＫ（ＤＦＦ）」が示されている。

【００５７】以上説明した通り、本発明によれば、論理
シミュレーション結果として得られたスパイクメッセー
ジを有効に活用し、発生してしまったスパイクの発生時
刻、そのスパイクを発生させた論理ゲート名、発生して
しまったスパイクによって誤動作を起こす可能性のある
論理ゲート名とを出力することができる。これによっ
て、論理シミュレーションの段階で、誤動作する可能性
のある論理回路をより効果的に見出すことができ、対象
となる論理回路の設計作業能率を向上させることができ
る。

【００５８】

【発明の効果】以上説明した通り、本発明によれば、論
理シミュレーション中に得られるスパイクメッセージを
より有効に活用し、論理シミュレーションの段階で、誤
動作する可能性のある論理回路をより効果的に見出し、
これによって、対象となる論理回路の設計作業能率を向
上させることができるという優れた効果を得ることがで
きる。

【図面の簡単な説明】

【図１】本発明の要旨を示すブロック図

【図２】本発明が適用された論理シミュレーション用Ｃ
ＡＤ装置の実施例にて行われる処理を示すフローチャー
ト

【図３】前記実施例が対象とする論理シミュレーション
対象となる論理回路の一例を示す論理回路図

【図４】前記実施例で用いられる論理接続情報メモリの
インスタンステーブルを示す線図

【図５】前記実施例で用いられる論理接続情報メモリの
ネットテーブルを示す線図

【図６】前記実施例で用いられるスパイクメッセージメ
モリを示す線図

【図７】前記実施例で用いられるスパイク入力消滅テー
ブルメモリを示す線図

【図８】前記実施例で用いられるスパイク入力禁止テー
ブルメモリを示す線図

【図９】前記実施例から出力される印字例を示す線図

【符号の説明】

３、３a …論理シミュレータ本体 ３b …論理回路入力手段 １２…論理接続情報格納手段 １２a …論理接続情報メモリ １４…スパイクメッセージ格納手段 １４a …スパイクメッセージメモリ １６…スパイク入力禁止テーブル １６a …スパイク入力禁止テーブルメモリ １８…スパイク伝播判定手段 ２２…スパイク入力消滅テーブルメモリ Ｉ１〜Ｉ７…インバータゲート Ｉ８…Ｄ型フリップフロップ Ｎ１〜Ｎ１０…ネット ＩＮ１、ＩＮ２…入力端子 ＯＵＴ１、ＯＵＴ２…出力端子

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】論理回路の動作を検証する際に用いられる
   論理シミュレーション用ＣＡＤ装置において、 論理シミュレーション対象となる論理回路の接続情報を
   格納する論理接続情報格納手段と、 論理シミュレーションによって得られたスパイクの発生
   及びその発生箇所を少なくとも示すスパイクメッセージ
   を格納するスパイクメッセージ格納手段と、スパイクが
   入力された場合に誤動作を起こす可能性のあるスパイク
   入力禁止論理ゲートを予め登録しておくスパイク入力禁
   止テーブルと、 前記スパイクメッセージ格納手段から前記スパイクメッ
   セージを読み出し、前記スパイク発生箇所から出力側へ
   とネットをトレースし、前記スパイク入力禁止テーブル
   に登録されている前記スパイク入力禁止論理ゲートへ
   と、発生したスパイクが伝播されているか否か判定する
   スパイク伝播判定手段とを備えたことを特徴とする論理
   シミュレーション用ＣＡＤ装置。