JP2890485B2 - 縮小投影型露光方法 - Google Patents
縮小投影型露光方法Info
- Publication number
- JP2890485B2 JP2890485B2 JP1157686A JP15768689A JP2890485B2 JP 2890485 B2 JP2890485 B2 JP 2890485B2 JP 1157686 A JP1157686 A JP 1157686A JP 15768689 A JP15768689 A JP 15768689A JP 2890485 B2 JP2890485 B2 JP 2890485B2
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- test chip
- mark
- semiconductor substrate
- absence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は縮小投影型露光装置（以後ステッパーと称す
る）による縮小投影露光方法に関する。
る）による縮小投影露光方法に関する。
半導体集積回路製造上、その特性等をチェックするた
めに半導体基板上に半導体集積回路チップ（製品）とは
別のテストチップを作り込む必要がある。従来のステッ
パーは、露光するために露光マップが必要である。テス
トチップを入れる場合と入れない場合では、露光マップ
をかえる必要がある。
めに半導体基板上に半導体集積回路チップ（製品）とは
別のテストチップを作り込む必要がある。従来のステッ
パーは、露光するために露光マップが必要である。テス
トチップを入れる場合と入れない場合では、露光マップ
をかえる必要がある。
上述した従来のステッパーでは、同一ロットにテスト
チップありの半導体基板と、テストチップなしの半導体
基板を混在しているので、同じように露光することはで
きない。
チップありの半導体基板と、テストチップなしの半導体
基板を混在しているので、同じように露光することはで
きない。
一般的には同一ロットすべての半導体基板にテストチ
ップを入れるか、あるいは何枚目にテストチップありの
半導体基板があるのか確認した上で、その時に露光マッ
プを変更するしかない。逆に、すべての半導体基板にテ
ストチップを入れると、実際の製品である半導体集積回
路チップの数が減ってしまうし、何枚目に入っているか
確認するのでは、その確認する工数がかかってしまい、
作業も繁雑となってしまうという欠点がある。
ップを入れるか、あるいは何枚目にテストチップありの
半導体基板があるのか確認した上で、その時に露光マッ
プを変更するしかない。逆に、すべての半導体基板にテ
ストチップを入れると、実際の製品である半導体集積回
路チップの数が減ってしまうし、何枚目に入っているか
確認するのでは、その確認する工数がかかってしまい、
作業も繁雑となってしまうという欠点がある。
本発明の目的は、かかる問題を解消する縮小投影露光
方法を提供することにある。
方法を提供することにある。
本発明の特徴は、露光マスクと基台に保持された半導
体基板とを位置合わせするアライメントを行なうと同時
に前記半導体基板上にテストチップの有無のマークの認
識し、前記マークの有無に応じた露光マップにより前記
半導体基板に露光する縮小投影露光方法である。
体基板とを位置合わせするアライメントを行なうと同時
に前記半導体基板上にテストチップの有無のマークの認
識し、前記マークの有無に応じた露光マップにより前記
半導体基板に露光する縮小投影露光方法である。
次に本発明を図を用いて説明する。
第１図（ａ）は、本発明のステッパーに用いるテスト
チップ有の判定マークの一例を示す平面図、第１図
（ｂ）及び（ｃ）は、露光マップの一例を示す平面図で
ある。第２図は、本発明での露光シーケンスフローの一
例を示すフローチャートである。この露光装置は、テス
トチップ有無のマークが記された半導体基板を搭載する
基台と、前記マークを検出する光学検出器と、前記マー
クの検出によりそれに対応する露光マップを選択する機
構とを有している。
チップ有の判定マークの一例を示す平面図、第１図
（ｂ）及び（ｃ）は、露光マップの一例を示す平面図で
ある。第２図は、本発明での露光シーケンスフローの一
例を示すフローチャートである。この露光装置は、テス
トチップ有無のマークが記された半導体基板を搭載する
基台と、前記マークを検出する光学検出器と、前記マー
クの検出によりそれに対応する露光マップを選択する機
構とを有している。
本発明のステッパーには、第１図（ａ）のように、通
常の製品チップマークであるアライメントマークの他に
テストチップ有無の判別用のマーラ＋印を必要とする。
このことは、テストチップ判定マークの入っている座標
をあらかじめ指定しておき露光前CCDカメラ等でマーク
信号を検出するためである。また、あるロットのなかに
第１図（ｂ），（ｃ）のようにテストチップ有無の半導
体基板が混在していた場合に、第２図のようなシーケン
スにより露光を動作させる。
常の製品チップマークであるアライメントマークの他に
テストチップ有無の判別用のマーラ＋印を必要とする。
このことは、テストチップ判定マークの入っている座標
をあらかじめ指定しておき露光前CCDカメラ等でマーク
信号を検出するためである。また、あるロットのなかに
第１図（ｂ），（ｃ）のようにテストチップ有無の半導
体基板が混在していた場合に、第２図のようなシーケン
スにより露光を動作させる。
次に、この露光装置の動作を説明する。まず、第２図
の「半導体基板ローディング」で半導体基板を露光ステ
ージ上にローディングする。
の「半導体基板ローディング」で半導体基板を露光ステ
ージ上にローディングする。
次に、「アライメント」でアライメントを行なう。次
に、「テストチップ有無判定」でテストチップ判別マー
クによりテストチップの有無を判別する。次に、「テス
トチップ」ありか？」でもし、有ならば、「テストチッ
プ有用の露光マップで露光」によりテストチップ有の露
光マスクで露光する。もし、Ｎなら、「テストチップ無
用露光マップで露光」によりテストチップ無用の露光マ
ップにより露光を行なうものである。
に、「テストチップ有無判定」でテストチップ判別マー
クによりテストチップの有無を判別する。次に、「テス
トチップ」ありか？」でもし、有ならば、「テストチッ
プ有用の露光マップで露光」によりテストチップ有の露
光マスクで露光する。もし、Ｎなら、「テストチップ無
用露光マップで露光」によりテストチップ無用の露光マ
ップにより露光を行なうものである。
第３図は本発明での露光シーケンスフローの他の例を
示すフローチャートである。この実施例の場合は、露光
マスクと半導体基板との位置合せの際に行うアライメン
トで、同時にテストチップの有無の判定を行うものであ
る。従って、その他の動作は、前述の動作と同じであ
る。
示すフローチャートである。この実施例の場合は、露光
マスクと半導体基板との位置合せの際に行うアライメン
トで、同時にテストチップの有無の判定を行うものであ
る。従って、その他の動作は、前述の動作と同じであ
る。
このようにして、本発明の縮小投影型露光装置は、テ
ストチップの有無を判定する検出器を設け、自動的に露
光マップを変更して露光出来る利点がある。
ストチップの有無を判定する検出器を設け、自動的に露
光マップを変更して露光出来る利点がある。
以上説明したように本発明のステッパーは、テストチ
ップ有無の判別を行なう手段を設け、自動的に露光マッ
プの選択を行なうことにより、テストチップ有無の半導
体基板を同一ロットに混在させることが可能になる。
ップ有無の判別を行なう手段を設け、自動的に露光マッ
プの選択を行なうことにより、テストチップ有無の半導
体基板を同一ロットに混在させることが可能になる。
このため、ロット内のテストチップの数を減らすこと
が可能となり、作業としても単純化できるので、大幅な
歩留りの向上が期待できるステッパーが得られるという
効果がある。
が可能となり、作業としても単純化できるので、大幅な
歩留りの向上が期待できるステッパーが得られるという
効果がある。
第１図（ａ）は本発明のステッパーで用いるテストチッ
プ有の判定用マークの一例を示す平面図、第１図（ｂ）
及び（ｃ）は露光マップの一例を示す平面図、第２図，
第３図は本発明での露光シーケンスフローの例を示すフ
ローチャートである。
プ有の判定用マークの一例を示す平面図、第１図（ｂ）
及び（ｃ）は露光マップの一例を示す平面図、第２図，
第３図は本発明での露光シーケンスフローの例を示すフ
ローチャートである。
Claims (1)
- 【請求項１】露光マスクと基台に保持された半導体基板
とを位置合わせするアライメントを行なうと同時に前記
半導体基板上にテストチップの有無のマークの認識し、
前記マークの有無に応じた露光マップにより前記半導体
基板に露光することを特徴とする縮小投影露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157686A JP2890485B2 (ja) | 1989-06-19 | 1989-06-19 | 縮小投影型露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157686A JP2890485B2 (ja) | 1989-06-19 | 1989-06-19 | 縮小投影型露光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322408A JPH0322408A (ja) | 1991-01-30 |
| JP2890485B2 true JP2890485B2 (ja) | 1999-05-17 |
Family
ID=15655173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157686A Expired - Fee Related JP2890485B2 (ja) | 1989-06-19 | 1989-06-19 | 縮小投影型露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890485B2 (ja) |
-
1989
- 1989-06-19 JP JP1157686A patent/JP2890485B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0322408A (ja) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402750B2 (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
| TWI274965B (en) | Wafer aligner with wee (wafer edge exposure) function | |
| US6362491B1 (en) | Method of overlay measurement in both X and Y directions for photo stitch process | |
| US6861186B1 (en) | Method for backside alignment of photo-processes using standard front side alignment tools | |
| JP2890485B2 (ja) | 縮小投影型露光方法 | |
| JP2595962B2 (ja) | 半導体装置 | |
| JPS5927525A (ja) | アライメント方法 | |
| JPS6430242A (en) | Pre-alignment of semiconductor wafer | |
| JPH0423311A (ja) | パターン転写方法 | |
| JP2647835B2 (ja) | ウェハーの露光方法 | |
| JPH10312049A (ja) | レチクル | |
| US6602641B1 (en) | Wafer's zero-layer and alignment mark print without mask when using scanner | |
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JPS632346A (ja) | ワ−ク位置検出方法およびその位置検出装置ならびにワ−ク | |
| JPS6258139B2 (ja) | ||
| US6784002B1 (en) | Method to make wafer laser marks visable after bumping process | |
| JPH10312949A (ja) | 露光方法及びそれに用いるレチクル | |
| JPH02152220A (ja) | 位置合せ方法 | |
| JPS59124127A (ja) | 電子線露光パタ−ンの評価方法 | |
| JP2764925B2 (ja) | 半導体装置の製造方法 | |
| JPS62200728A (ja) | アライメント方式 | |
| JPH0745500A (ja) | パターン位置合せ方法 | |
| JPS58176934A (ja) | ウエ−ハアラインメント方法 | |
| JPH1187229A (ja) | 位置合わせ方法、露光装置およびデバイス製造方法 | |
| JPS62136020A (ja) | アライメント方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |