JPH0322408A - 縮小投影型露光方法 - Google Patents
縮小投影型露光方法Info
- Publication number
- JPH0322408A JPH0322408A JP1157686A JP15768689A JPH0322408A JP H0322408 A JPH0322408 A JP H0322408A JP 1157686 A JP1157686 A JP 1157686A JP 15768689 A JP15768689 A JP 15768689A JP H0322408 A JPH0322408 A JP H0322408A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- test chip
- present
- mark
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009467 reduction Effects 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は縮小投影型露光装置（以後ステッパーと称する
）に関する。
）に関する。
半導体集積回路製造上、その特性等をチェックするため
に半導体基板上に半導体集積回路チップ（製品）とは別
のテストチップを作り込む必要がある。従来のステッパ
ーは、露光するために露光マップが必要である。テスト
チップを入れる場合と入れない場合では、露光マップを
かえる必要がある。
に半導体基板上に半導体集積回路チップ（製品）とは別
のテストチップを作り込む必要がある。従来のステッパ
ーは、露光するために露光マップが必要である。テスト
チップを入れる場合と入れない場合では、露光マップを
かえる必要がある。
上述した従来のステッパーでは、同一ロットにテストチ
ップありの半導体基板と、テストチップなしの半導体基
板を混在しているので、同じように露光することはでき
ない。
ップありの半導体基板と、テストチップなしの半導体基
板を混在しているので、同じように露光することはでき
ない。
一般的には同一ロットすべての半導体基板にテストチッ
プを入れるか、あるいは何枚目にテストチップありの半
導体基板があるのか確認した上で、その時に露光マップ
を変更するしかない。逆に、すべての半導体基板にテス
トチップを入れると、実際の製品である半導体集積回路
チップの数が減ってしまうし、何枚目に入っているか確
認するのでは、その確認する工数がかかってしまい、作
業も繁雑となってしまうという欠点がある。
プを入れるか、あるいは何枚目にテストチップありの半
導体基板があるのか確認した上で、その時に露光マップ
を変更するしかない。逆に、すべての半導体基板にテス
トチップを入れると、実際の製品である半導体集積回路
チップの数が減ってしまうし、何枚目に入っているか確
認するのでは、その確認する工数がかかってしまい、作
業も繁雑となってしまうという欠点がある。
本発明の目的は、かかる問題を解消する縮小投影型露光
装置を提供することにある。
装置を提供することにある。
本発明のステッパーは、露光マスクと基台に保持された
半導体基板とを位置合わせして露光を行なう縮小投影型
露光装置において、半導体基板上のテスト用チップ有無
の特定マークを検出する手段と、この有無の判定により
対応する露光マップを選択する手段とを備えて構成され
る。
半導体基板とを位置合わせして露光を行なう縮小投影型
露光装置において、半導体基板上のテスト用チップ有無
の特定マークを検出する手段と、この有無の判定により
対応する露光マップを選択する手段とを備えて構成され
る。
次に本発明を図を用いて説明する。
第１図（ａ）は、本発明のステッパーに用いるテストチ
ップ有の判定マークの一例を示す平面図、第１図（ｂ）
及び（ｃ）は、露光マップの一例を示す平面図である。
ップ有の判定マークの一例を示す平面図、第１図（ｂ）
及び（ｃ）は、露光マップの一例を示す平面図である。
第２図は、本発明での露光シーケンスフローの一例を示
すフローチャートである。この露光装置は、テストチッ
プ有無のマークが記された半導体基板を搭載する基台と
、前記マークを検出する光学検出器と、前記マークの検
出によりそれに対応する露光マップを選択する機構とを
有している。
すフローチャートである。この露光装置は、テストチッ
プ有無のマークが記された半導体基板を搭載する基台と
、前記マークを検出する光学検出器と、前記マークの検
出によりそれに対応する露光マップを選択する機構とを
有している。
本発明のステッパーには、第１図（ａ＞のように、通常
の製品チップマークであるアライメントマークの他にテ
ストチップ有無の判別用のマーラ＋印を必要とする。こ
のことは、テストチップ判定マークの入っている座標を
あらかじめ指定しておき露光前ＣＣＤ力メラ等でマーク
信号を検出するためである。また、あるロフトのなかに
第１図（ｂ），（Ｃ）のようにテストチップ有無の半導
体基板が混在していた場合に、第２図のようなシーケン
スにより露光を動作させる。
の製品チップマークであるアライメントマークの他にテ
ストチップ有無の判別用のマーラ＋印を必要とする。こ
のことは、テストチップ判定マークの入っている座標を
あらかじめ指定しておき露光前ＣＣＤ力メラ等でマーク
信号を検出するためである。また、あるロフトのなかに
第１図（ｂ），（Ｃ）のようにテストチップ有無の半導
体基板が混在していた場合に、第２図のようなシーケン
スにより露光を動作させる。
次に、この露光装置の動作を説明する。まず、第２図の
「半導体基板ローディング」で半導体基板を露光ステー
ジ上にローディングする。
「半導体基板ローディング」で半導体基板を露光ステー
ジ上にローディングする。
次に、「アライメント」でアライメントを行なう。次に
、「テストチップ有無判定」でテストチップ判別マーク
によりテストチップの有無を判別する。次に、「テスト
チップ」ありか？」でもし、有ならば、「テストチップ
有用の露光マップで露光」によりテストチップ有の露光
マスクで露光する。もし、Ｎなら、「テストチップ無用
露光マップで露光」によりテストチップ無用の露光マッ
プにより露光を行なうものである。
、「テストチップ有無判定」でテストチップ判別マーク
によりテストチップの有無を判別する。次に、「テスト
チップ」ありか？」でもし、有ならば、「テストチップ
有用の露光マップで露光」によりテストチップ有の露光
マスクで露光する。もし、Ｎなら、「テストチップ無用
露光マップで露光」によりテストチップ無用の露光マッ
プにより露光を行なうものである。
第３図は本発明での露光シーケンスフローの他の例を示
すフローチャートである。この実施例の場合は、露光マ
スクと半導体基板との位置合せの際に行うアライメント
で、同時にテストチップの有無の判定を行うものである
。従って、その他の動作は、前述の動作と同じである。
すフローチャートである。この実施例の場合は、露光マ
スクと半導体基板との位置合せの際に行うアライメント
で、同時にテストチップの有無の判定を行うものである
。従って、その他の動作は、前述の動作と同じである。
このようにして、本発明の縮小投影型露光装置は、テス
トチップの有無を判定する検出器を設け、自動的に露光
マップを変更して露光出来る利点がある。
トチップの有無を判定する検出器を設け、自動的に露光
マップを変更して露光出来る利点がある。
以上説明したように本発明のステッパーは、テストチッ
プ有無の判別を行なう手段を設け、自動的に露光マップ
の選択を行なうことにより、テストチップ有無の半導体
基板を同一ロットに混在させることが可能になる。
プ有無の判別を行なう手段を設け、自動的に露光マップ
の選択を行なうことにより、テストチップ有無の半導体
基板を同一ロットに混在させることが可能になる。
このため、ロフト内のテストチップの数を減らすことが
可能となり、作業としても単純化できるので、大幅な歩
留りの向上が期待できるステッパーが得られるという効
果がある。
可能となり、作業としても単純化できるので、大幅な歩
留りの向上が期待できるステッパーが得られるという効
果がある。
第１図（ａ＞は本発明のステッパーで用いるテストチッ
プ有の判定用マークの一例を示す平面図、第１図（ｂ）
及び（ｃ）は露光マップの一例を示す平面図、第２図，
第３図は本発明での露光シーケンスフローの例を示すフ
ローチャートである。
プ有の判定用マークの一例を示す平面図、第１図（ｂ）
及び（ｃ）は露光マップの一例を示す平面図、第２図，
第３図は本発明での露光シーケンスフローの例を示すフ
ローチャートである。
Claims (1)
- 露光マスクと基台に保持された半導体基板とを位置合わ
せして露光を行なう縮小投影型露光装置において、半導
体基板上のテスト用チップ有無の特定マークを検出する
手段と、この有無の判定により対応する露光マップを選
択する手段とを備えることを特徴とする縮小投影型露光
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157686A JP2890485B2 (ja) | 1989-06-19 | 1989-06-19 | 縮小投影型露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157686A JP2890485B2 (ja) | 1989-06-19 | 1989-06-19 | 縮小投影型露光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322408A true JPH0322408A (ja) | 1991-01-30 |
| JP2890485B2 JP2890485B2 (ja) | 1999-05-17 |
Family
ID=15655173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157686A Expired - Fee Related JP2890485B2 (ja) | 1989-06-19 | 1989-06-19 | 縮小投影型露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890485B2 (ja) |
-
1989
- 1989-06-19 JP JP1157686A patent/JP2890485B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2890485B2 (ja) | 1999-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62209305A (ja) | 寸法良否判定方法 | |
| JP2821441B2 (ja) | 重ね合せずれ量の計測方法 | |
| US6421456B1 (en) | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks | |
| TWI274965B (en) | Wafer aligner with wee (wafer edge exposure) function | |
| US6362491B1 (en) | Method of overlay measurement in both X and Y directions for photo stitch process | |
| JPH0322408A (ja) | 縮小投影型露光方法 | |
| TW530338B (en) | Semiconductor wafer with process control modules | |
| JP2595962B2 (ja) | 半導体装置 | |
| JPH01304721A (ja) | 標識を有する半導体基板 | |
| JPS62233746A (ja) | チツプ搭載基板チエツカ | |
| JPS6246239A (ja) | 表面異物検査装置 | |
| KR100630547B1 (ko) | 웨이퍼 정렬 방법 | |
| JPS63124939A (ja) | パターン検査方法およびその装置 | |
| JPS59177927A (ja) | 電子ビ−ム露光方法 | |
| JPS63122119A (ja) | 縮小投影露光装置用フオトマスクの検査方法 | |
| JPS58103151A (ja) | 半導体基板の検査方法 | |
| JPH06229938A (ja) | レチクルの欠陥検査方法 | |
| JPS6276622A (ja) | 縮小投影式アライメント方法及びその装置 | |
| JPH02152220A (ja) | 位置合せ方法 | |
| JPH0722115B2 (ja) | 目合せ露光装置 | |
| JPH09139363A (ja) | ウェーハブロックのダイシングシステム | |
| JPS6165430A (ja) | 位置合せ装置 | |
| JPS5930175A (ja) | パタ−ン認識装置 | |
| JPS61134744A (ja) | カメラ | |
| JPH04306819A (ja) | パターン位置合わせ方法およびそれを用いた半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |