JP2890419B2 - Manufacturing method of semiconductor integrated circuit - Google Patents

Manufacturing method of semiconductor integrated circuit

Info

Publication number
JP2890419B2
JP2890419B2 JP63245040A JP24504088A JP2890419B2 JP 2890419 B2 JP2890419 B2 JP 2890419B2 JP 63245040 A JP63245040 A JP 63245040A JP 24504088 A JP24504088 A JP 24504088A JP 2890419 B2 JP2890419 B2 JP 2890419B2
Authority
JP
Japan
Prior art keywords
film
aluminum
silicon
forming
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63245040A
Other languages
Japanese (ja)
Other versions
JPH0290610A (en
Inventor
義明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63245040A priority Critical patent/JP2890419B2/en
Publication of JPH0290610A publication Critical patent/JPH0290610A/en
Application granted granted Critical
Publication of JP2890419B2 publication Critical patent/JP2890419B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の製造方法に関し、特にアル
ミニウムを主成分とする電極配線構造を有する半導体集
積回路の製造方法に関する。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor integrated circuit, and more particularly to a method for manufacturing a semiconductor integrated circuit having an electrode wiring structure containing aluminum as a main component.

〔従来の技術〕[Conventional technology]

従来、この種の半導体集積回路の電極配線は素子が形
成された半導体基板の表面を覆う絶縁膜に所定のコンタ
クト孔を設けた後、スパッタリング法によりシリコンと
アヴミニウムの相互拡散を防止するバリアメタル層を形
成し、さらにアルミニウム・シリコン合金膜を被着した
後、アルミニウム・シリコン合金とバリアメタル層を所
定の形状にパターニングして形成されていた。第3図に
従来の方法によりフィールド酸化膜2で区画されたシリ
コン基板21上に形成したアルミニウム電極配線の断面図
を示す。バリアメタル層としてチタン・タングステン合
金膜4を使用している。
Conventionally, the electrode wiring of this type of semiconductor integrated circuit is a barrier metal layer that prevents a mutual diffusion of silicon and avmium by a sputtering method after forming a predetermined contact hole in an insulating film covering the surface of a semiconductor substrate on which elements are formed. Is formed, and after an aluminum-silicon alloy film is applied, the aluminum-silicon alloy and the barrier metal layer are patterned into a predetermined shape. FIG. 3 is a sectional view of an aluminum electrode wiring formed on a silicon substrate 21 partitioned by a field oxide film 2 by a conventional method. The titanium / tungsten alloy film 4 is used as a barrier metal layer.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した従来の半導体集積回路の製造方法では、第3
図に示すように、シリコン基板1上のフィールド酸化膜
2に設けられたコンタクト孔が小さくなると、スパッタ
リング法により形成したチタン・タングステン合金膜3
がコンタクト孔に入り込まず、その後アルミニウム・シ
リコン合金膜4を被着してもアルミニウム・シリコン合
金膜4もコンタクト孔に入り込まないため断線してしま
うという欠点を有する。
In the conventional method for manufacturing a semiconductor integrated circuit described above,
As shown in the drawing, when the contact hole provided in the field oxide film 2 on the silicon substrate 1 becomes smaller, the titanium-tungsten alloy film 3 formed by the sputtering method becomes smaller.
Does not enter the contact hole, and even if the aluminum / silicon alloy film 4 is subsequently applied, the aluminum / silicon alloy film 4 does not enter the contact hole, resulting in a disconnection.

またアルミニウム・シリコン合金膜4をバイアススパ
ッタ法などによりコンタクト孔に入り込むように被着し
てもチタン・タングステン合金膜3はコンタクト孔には
被着されないため、電極配線形成後の熱処理によりシリ
コン基板1とアルミニウム・シリコン合金膜4が反応し
てしまい素子が破壊されてしまう。
Even if the aluminum / silicon alloy film 4 is applied so as to enter the contact hole by a bias sputtering method or the like, the titanium / tungsten alloy film 3 is not applied to the contact hole. Reacts with the aluminum / silicon alloy film 4 to destroy the element.

本発明の目的は、コンタクト孔が小さくなってもこの
ような問題がなく良好なコンタクトがとれる半導体装置
の製造方法を提供することにある。
An object of the present invention is to provide a method of manufacturing a semiconductor device which can make good contact without such a problem even if the contact hole becomes small.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の半導体集積回路の製造方法は、シリコン基板
の拡散層上にシリコンとアルミニウムの相互拡散を防止
するバリアメタル層として高融点金属窒化膜を形成した
後、絶縁膜を形成する工程と、前記絶縁膜にその底面に
前記高融点金属窒化膜のみが露出するコンタクト孔を形
成する工程と、多結晶シリコン膜を堆積して前記コンタ
クト孔をシリコンにて埋設し前記多結晶シリコン膜を絶
縁膜上に残したままアルミニウム膜を形成した後前記多
結晶シリコン膜とアルミニウム膜の2層膜をパターニン
グし、熱処理により前記多結晶シリコンとアルミニウム
膜とを反応させて合金化する工程とを含むことを特徴と
する。
The method of manufacturing a semiconductor integrated circuit according to the present invention comprises the steps of: forming a refractory metal nitride film as a barrier metal layer for preventing interdiffusion of silicon and aluminum on a diffusion layer of a silicon substrate; and forming an insulating film; Forming a contact hole on the bottom surface of the insulating film where only the refractory metal nitride film is exposed; depositing a polycrystalline silicon film, filling the contact hole with silicon, and placing the polycrystalline silicon film on the insulating film; Forming an aluminum film while leaving the polycrystalline silicon film and the aluminum film, patterning the two-layer film of the polycrystalline silicon film and the aluminum film, and reacting the polycrystalline silicon and the aluminum film by heat treatment to form an alloy. And

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図(A)〜(H)は本発明の第1の実施例を説明
するための工程順に配置した半導体チップの断面図であ
る。
1 (A) to 1 (H) are cross-sectional views of semiconductor chips arranged in the order of steps for explaining a first embodiment of the present invention.

フィールド酸化膜102で素子間が分離され、拡散層
(図示しない)が露出したシリコン基板101の全面にチ
タニウム膜16をスパッタリング法により20〜200nmの厚
さに被着する(第1図(A))。次にハロゲンランプに
て、アンモニア雰囲気中で600〜800℃の温度で30〜120
秒の熱処理を行ない拡散層上の表面を下からチタニウム
・シリサイド膜107、窒化チタニウム膜108とし、フィー
ルド酸化膜12の上は窒化チタニウム膜108とする(第1
図(B))。次にアンモニアと過酸化水素の水溶液によ
り窒化チタニウム膜108を除去した後、再度アンモニア
雰囲気中で熱処理を行ないチタニウム・シリサイド膜10
7の表面の窒化チタニウム膜を形成する(第1図
(C))。このチタニウム・シリサイド膜107の表面の
窒化は、アンモニア雰囲気中で高周波プラズマにより行
なうこともできる。次にCVD法によりシリコン基板11全
面にリンケイ酸ガラス(PSG)膜103を形成した後、この
PSG膜103に窒化チタニウム膜109に達するコンタクト孔1
10を設ける(第1図(D))。次に、減圧CVD法により
多結晶シリコン膜111をシリコン基板101の全面に開口部
の径の2分の1以上の膜厚に形成し、開口部を多結晶シ
リコンで埋設する(第1図(E))。次にシリコン基板
101上の多結晶シリコン膜111をPSG膜103の表面が露出す
るまでエッチングし(第1図(F))、銅を1%程度
と、シリコンを0.5%程度含んだアルミニウム合金膜112
をスパッタリング法により形成した後、通常のリソグラ
ィ技術を用い所定の形状にパターニングする(第1図
(G))。最後に素子の安定化を図るために400〜500℃
の温度で10〜30分程度の熱処理を行なう。この時、コン
タクト孔の多結晶シリコンとアルミニウム合金が対応し
一体化して開口部内はアルミニウム合金(112′)で埋
設される(第1図(H))。
A titanium film 16 is applied by sputtering to a thickness of 20 to 200 nm on the entire surface of the silicon substrate 101 where the elements are separated by the field oxide film 102 and the diffusion layer (not shown) is exposed (FIG. 1A). ). Next, with a halogen lamp, in an ammonia atmosphere at a temperature of 600 to 800 ° C for 30 to 120
The surface on the diffusion layer is heat-treated for 2 seconds to form a titanium silicide film 107 and a titanium nitride film 108 from below, and the upper surface of the field oxide film 12 is a titanium nitride film 108 (first
FIG. Next, after the titanium nitride film 108 is removed with an aqueous solution of ammonia and hydrogen peroxide, heat treatment is performed again in an ammonia atmosphere to form the titanium silicide film 10.
A titanium nitride film on the surface of No. 7 is formed (FIG. 1 (C)). The nitriding of the surface of the titanium silicide film 107 can be performed by high frequency plasma in an ammonia atmosphere. Next, a phosphosilicate glass (PSG) film 103 is formed on the entire surface of the silicon substrate 11 by the CVD method.
Contact hole 1 reaching titanium nitride film 109 in PSG film 103
10 are provided (FIG. 1 (D)). Next, a polycrystalline silicon film 111 is formed over the entire surface of the silicon substrate 101 by a low pressure CVD method so as to have a thickness of at least half the diameter of the opening, and the opening is buried with polycrystalline silicon (FIG. 1 ( E)). Next, silicon substrate
The polycrystalline silicon film 111 on the substrate 101 is etched until the surface of the PSG film 103 is exposed (FIG. 1F), and an aluminum alloy film 112 containing about 1% of copper and about 0.5% of silicon.
Is formed by a sputtering method, and then patterned into a predetermined shape using a normal lithography technique (FIG. 1 (G)). Finally, 400-500 ℃ to stabilize the device
At a temperature of about 10 to 30 minutes. At this time, the polycrystalline silicon of the contact hole and the aluminum alloy correspond and integrate, and the opening is buried with the aluminum alloy (112 ') (FIG. 1 (H)).

第2図(A)〜(E)は本発明の第2の実施例を説明
するための工程順に配置した半導体チップの断面図であ
る。第1の実施例同様、フィールド酸化膜202により素
子が分離され、拡散層(図示しない)が露出したシリコ
ン基板201の全面にアルゴンと窒素の混合雰囲気中でチ
タニウム・タングステン合金をスパッタリングし、窒化
チタニウム・タングステン合金膜213を50〜200nmの厚さ
に形成し、この窒化チタニウム・タングステン合金膜21
3をその後コンタクト孔が形成される周辺にのみ残るよ
うに選択的に除去する(第2図(A))。次にCVD法に
よりシリコン基板201全面PSG膜203を形成した後、このP
SG膜203に窒化チタニウム・タングステン合金膜213に達
するコンタクト孔210を形成する(第2図(B))。次
に減圧CVD法により多結晶シリコン膜211をシリコン基板
201の全面にコンタクト孔の径の2分の1以上の膜厚に
形成し、コンタクト孔を多結晶シリコンで埋設した後、
多結晶シリコン膜の平坦部での膜厚が数十ナノメータに
なるまでエッチングする(第2図(C))。次に純アル
ミニウムを1μm程度の厚さにスパッタリングしてアル
ミニウム膜214を形成した後、通常のリソグラフィ技術
を用い純アルミニウム膜214、多結晶シリコン膜211を連
続的にエッチングし、所定の形状にパターニングする
(第2図(D))。最後に素子の安定化を図るために、
500℃の熱処理を行なう。この時多結晶シリコンと純ア
ルミニウムが反応しアルミニウム・シリコン合金膜215
となり、アルミニウム・シリコン合金膜による電極配線
が形成される(第2図(E))。
FIGS. 2A to 2E are cross-sectional views of semiconductor chips arranged in the order of steps for explaining a second embodiment of the present invention. As in the first embodiment, a titanium-tungsten alloy is sputtered in a mixed atmosphere of argon and nitrogen on the entire surface of the silicon substrate 201 in which the elements are separated by the field oxide film 202 and the diffusion layer (not shown) is exposed. A tungsten alloy film 213 is formed to a thickness of 50 to 200 nm, and the titanium nitride-tungsten alloy film 21 is formed.
3 is then selectively removed so as to remain only in the periphery where the contact hole is formed (FIG. 2A). Next, after forming a PSG film 203 over the entire surface of the silicon substrate 201 by the CVD method,
A contact hole 210 reaching the titanium nitride-tungsten alloy film 213 is formed in the SG film 203 (FIG. 2 (B)). Next, the polycrystalline silicon film 211 is deposited on the silicon substrate by a low pressure CVD method.
After forming a film having a thickness of at least half the diameter of the contact hole over the entire surface of 201 and embedding the contact hole with polycrystalline silicon,
Etching is performed until the thickness of the polycrystalline silicon film at the flat portion becomes several tens of nanometers (FIG. 2C). Next, after pure aluminum is sputtered to a thickness of about 1 μm to form an aluminum film 214, the pure aluminum film 214 and the polycrystalline silicon film 211 are continuously etched using a normal lithography technique and patterned into a predetermined shape. (FIG. 2 (D)). Finally, to stabilize the device,
A heat treatment at 500 ° C. is performed. At this time, the polycrystalline silicon reacts with pure aluminum to form an aluminum-silicon alloy film 215.
The electrode wiring is formed by the aluminum / silicon alloy film (FIG. 2 (E)).

以上の説明において、バリアメタル層としてチタニウ
ム・シリサイド膜−窒化チタニウム膜の2層膜、窒化チ
タニウム・タングステン合金膜を例にあげたが、高融点
金属の窒化膜、高融点金属シリサイド膜、高融点金属シ
リサイドの窒化膜、又はこれらの組合せを用いることが
できる。
In the above description, a titanium silicide film-titanium nitride film two-layer film and a titanium nitride-tungsten alloy film have been described as examples of barrier metal layers. A metal silicide nitride film or a combination thereof can be used.

〔発明の効果〕 以上説明したように本発明は、半導体基板の拡散層上
に、シリコンとアルミニウムの相互拡散を防止するバリ
アメタル層を形成した後、絶縁膜を形成し、この絶縁膜
にバリアメタルに達するコンタクト孔を設け、コンタク
ト孔を多結晶シリコンにて埋設し、純アルミニウム又は
アルミニウム合金を被着し電極配線を形成することによ
り、絶縁膜に設けるコンタクト孔の径が小さくなって
も、コンタクト孔をアルミニウム合金で埋設し平坦化で
きるため、半導体基板内に形成された素子の接続を確実
にでき、さらにその後のプロセスたとえば第2,第3層の
アルミニウム電極配線やパッシベーション膜の形成が容
易となる効果を有している。
[Effects of the Invention] As described above, the present invention forms a barrier metal layer for preventing interdiffusion of silicon and aluminum on a diffusion layer of a semiconductor substrate, and then forms an insulating film. By providing a contact hole reaching the metal, burying the contact hole with polycrystalline silicon, applying pure aluminum or an aluminum alloy and forming an electrode wiring, even if the diameter of the contact hole provided in the insulating film is reduced, Since the contact holes can be buried and flattened with an aluminum alloy, the connection of the elements formed in the semiconductor substrate can be ensured, and further, for example, the second and third layer aluminum electrode wiring and passivation film can be easily formed. It has the following effects.

また、半導体基板とアルミニウム合金の間にはバリア
メタル層があり、このバリアメタル層は半導体基板上に
絶縁膜を被着する前形成されているため、絶縁膜に設け
たコンタクト孔の径が小さくなっても十分なバリア性が
確保でき、アルミニウムにより素子が破壊されるという
恐れは全く無いという効果も有する。
In addition, there is a barrier metal layer between the semiconductor substrate and the aluminum alloy, and since the barrier metal layer is formed before the insulating film is formed on the semiconductor substrate, the diameter of the contact hole provided in the insulating film is small. Even after that, a sufficient barrier property can be secured, and there is also an effect that there is no possibility that the element is destroyed by aluminum.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)〜(H)は本発明の第1の実施例を説明す
るための工程順に配置した半導体チップの断面図、第2
図(A)〜(E)は本発明の第2の実施例を説明するた
めの工程順に配置した半導体チップの断面図、第3図は
従来例を説明するための半導体チップの断面図である。 1,101,201……シリコン基板、2,102,202……フィールド
酸化膜、3,103,203……PSG膜、4……チタン・タングス
テン合金膜、5……アルミニウム・シリコン合金膜、10
6……チタニウム膜、107……チタニウム・シリサイド
膜、108,109……窒化チタニウム膜、110,210……コンタ
クト孔、111,211……多結晶シリコン膜、112,112′……
アルミニウム合金膜、213……窒化チタニウム・タング
ステン合金膜、214……純アルミニウム膜、215……アル
ミニウム・シリコン合金膜。
FIGS. 1A to 1H are cross-sectional views of a semiconductor chip arranged in a process order for explaining a first embodiment of the present invention.
4A to 4E are cross-sectional views of semiconductor chips arranged in the order of steps for explaining a second embodiment of the present invention, and FIG. 3 is a cross-sectional view of a semiconductor chip for explaining a conventional example. . 1,101,201: silicon substrate, 2,102,202 ... field oxide film, 3,103,203 ... PSG film, 4 ... titanium / tungsten alloy film, 5 ... aluminum / silicon alloy film, 10
6 ... titanium film, 107 ... titanium silicide film, 108, 109 ... titanium nitride film, 110, 210 ... contact hole, 111, 211 ... polycrystalline silicon film, 112, 112 '...
Aluminum alloy film, 213: titanium nitride / tungsten alloy film, 214: pure aluminum film, 215: aluminum / silicon alloy film.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 29/41 - 29/45 H01L 21/3205 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/28-21/288 H01L 29/41-29/45 H01L 21/3205

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】シリコン基板の拡散層上にシリコンとアル
ミニウムの相互拡散を防止するバリアメタル層として高
融点金属窒化膜を形成した後、絶縁膜を形成する工程
と、前記絶縁膜にその底面に前記高融点金属窒化膜のみ
が露出するコンタクト孔を形成する工程と、多結晶シリ
コン膜を堆積して前記コンタクト孔をシリコンにて埋設
し前記多結晶シリコン膜を絶縁膜上に残したままアルミ
ニウム膜を形成した後前記多結晶シリコン膜とアルミニ
ウム膜の2層膜をパターニングし、熱処理により前記多
結晶シリコンとアルミニウム膜とを反応させて合金化す
る工程とを含むことを特徴とする半導体集積回路の製造
方法。
A step of forming a refractory metal nitride film as a barrier metal layer on a diffusion layer of a silicon substrate as a barrier metal layer for preventing mutual diffusion of silicon and aluminum, and then forming an insulating film; Forming a contact hole exposing only the refractory metal nitride film; and depositing a polycrystalline silicon film, filling the contact hole with silicon, and forming an aluminum film while leaving the polycrystalline silicon film on the insulating film. Patterning the two-layer film of the polycrystalline silicon film and the aluminum film after the formation, and reacting the polycrystalline silicon and the aluminum film by heat treatment to form an alloy. Production method.
【請求項2】シリコン基板の拡散層上に高融点金属膜を
被着し熱処理により高融点金属シリサイド膜を形成した
後アンモニア雰囲気中で高周波プラズマにより窒化する
ことによりシリコンとアルミニウムの相互拡散を防止す
るバリアメタル層を形成する工程と、次いで、絶縁膜を
形成する工程と、前記絶縁膜にその底面に前記バリアメ
タル膜のみが露出するコンタクト孔を形成する工程と、
多結晶シリコン膜を堆積して前記コンタクト孔をシリコ
ンにて埋設し前記多結晶シリコン膜を絶縁膜上に残した
ままアルミニウム膜を形成した後前記多結晶シリコン膜
とアルミニウム膜の2層膜をパターニングし、熱処理に
より前記多結晶シリコンとアルミニウム膜とを反応させ
て合金化する工程とを含むことを特徴とする半導体集積
回路の製造方法。
2. A high melting point metal film is deposited on a diffusion layer of a silicon substrate, a high melting point metal silicide film is formed by heat treatment, and then nitrided by high frequency plasma in an ammonia atmosphere to prevent mutual diffusion of silicon and aluminum. Forming a barrier metal layer to be formed, and then forming an insulating film, and forming a contact hole in the insulating film at the bottom surface of which only the barrier metal film is exposed,
Depositing a polycrystalline silicon film, filling the contact hole with silicon, forming an aluminum film while leaving the polycrystalline silicon film on the insulating film, and then patterning the two-layer film of the polycrystalline silicon film and the aluminum film; And reacting the polycrystalline silicon and the aluminum film by heat treatment to form an alloy.
【請求項3】高融点金属膜がチタニウム層である請求項
2記載の半導体集積回路の製造方法。
3. The method according to claim 2, wherein the refractory metal film is a titanium layer.
【請求項4】シリコン基板の拡散層上に、高融点金属を
アルゴンと窒素の混合雰囲気中でスパッタリングして窒
化高融点金属膜を形成することによりシリコンとアルミ
ニウムの相互拡散を防止するバリアメタル層を形成する
工程と、次いで、絶縁膜を形成する工程と、前記絶縁膜
にその底面に前記バリアメタル膜のみが露出するコンタ
クト孔を形成する工程と、多結晶シリコン膜を堆積して
前記コンタクト孔をシリコンにて埋設し前記多結晶シリ
コン膜を絶縁膜上に残したままアルミニウム膜を形成し
た後前記多結晶シリコン膜とアルミニウム膜の2層膜を
パターニングし、熱処理により前記多結晶シリコンとア
ルミニウム膜とを反応させて合金化する工程とを含むこ
とを特徴とする半導体集積回路の製造方法。
4. A barrier metal layer for preventing mutual diffusion of silicon and aluminum by forming a refractory metal nitride by sputtering a refractory metal in a mixed atmosphere of argon and nitrogen on a diffusion layer of a silicon substrate. Forming an insulating film, then forming an insulating film, forming a contact hole in the insulating film on the bottom surface of the barrier metal film only, and depositing a polycrystalline silicon film on the insulating film to form the contact hole. Is embedded in silicon, an aluminum film is formed while the polycrystalline silicon film is left on the insulating film, and then a two-layer film of the polycrystalline silicon film and the aluminum film is patterned, and the polycrystalline silicon and the aluminum film are heat-treated. And reacting the alloy to form an alloy.
【請求項5】高融点金属としてチタニウム・タングステ
ン合金を用いて窒化チタニウム・タングステン合金膜を
形成する請求項4記載の半導体集積回路の製造方法。
5. The method according to claim 4, wherein the titanium-tungsten alloy film is formed using a titanium-tungsten alloy as the refractory metal.
JP63245040A 1988-09-28 1988-09-28 Manufacturing method of semiconductor integrated circuit Expired - Lifetime JP2890419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63245040A JP2890419B2 (en) 1988-09-28 1988-09-28 Manufacturing method of semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63245040A JP2890419B2 (en) 1988-09-28 1988-09-28 Manufacturing method of semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPH0290610A JPH0290610A (en) 1990-03-30
JP2890419B2 true JP2890419B2 (en) 1999-05-17

Family

ID=17127690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63245040A Expired - Lifetime JP2890419B2 (en) 1988-09-28 1988-09-28 Manufacturing method of semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2890419B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819869B2 (en) * 1991-07-22 1998-11-05 日本電気株式会社 Method for manufacturing semiconductor device
JP3119505B2 (en) * 1991-08-26 2000-12-25 日本電気株式会社 Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046024A (en) * 1983-08-24 1985-03-12 Toshiba Corp Manufacture of semiconductor device
JPS6097668A (en) * 1983-11-01 1985-05-31 Nec Corp Semiconductor device and manufacture thereof
JPS62140435A (en) * 1985-12-13 1987-06-24 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JPH0290610A (en) 1990-03-30

Similar Documents

Publication Publication Date Title
JPH06125013A (en) Semiconductor device and its manufacture
JP3175721B2 (en) Method for manufacturing semiconductor device
JP3028519B2 (en) Manufacturing method of semiconductor integrated circuit
JP2890419B2 (en) Manufacturing method of semiconductor integrated circuit
JP2768304B2 (en) Method for manufacturing semiconductor device
JPH0719885B2 (en) Method for manufacturing semiconductor device
JPH04355951A (en) Semiconductor device and manufacture thereof
JPH03292765A (en) Manufacture of semiconductor device
JPH05121727A (en) Semiconductor device and manufacturing method thereof
JPH08139190A (en) Manufacture of semiconductor device
JP2779186B2 (en) Method for manufacturing semiconductor device
JPS62165342A (en) Semiconductor device
JPH05121564A (en) Semiconductor device and manufacture thereof
JP3116432B2 (en) Method for manufacturing semiconductor device
JP2653672B2 (en) Method of forming scalable fuse link device
JPH05217940A (en) Manufacture of semiconductor device
JP2985183B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH0786209A (en) Manufacture of semiconductor device
JP3038873B2 (en) Method for manufacturing semiconductor device
JPH10173051A (en) Wiring forming method
JPH1197536A (en) Semiconductor device and its manufacture
JPS62136857A (en) Manufacture of semiconductor device
JPS62117368A (en) Semiconductor device
JP2734881B2 (en) Method for manufacturing semiconductor device
JPH07111969B2 (en) Method for manufacturing semiconductor device