JPH07111969B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH07111969B2
JPH07111969B2 JP61043304A JP4330486A JPH07111969B2 JP H07111969 B2 JPH07111969 B2 JP H07111969B2 JP 61043304 A JP61043304 A JP 61043304A JP 4330486 A JP4330486 A JP 4330486A JP H07111969 B2 JPH07111969 B2 JP H07111969B2
Authority
JP
Japan
Prior art keywords
film
tungsten
refractory metal
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61043304A
Other languages
Japanese (ja)
Other versions
JPS62200747A (en
Inventor
哲朗 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61043304A priority Critical patent/JPH07111969B2/en
Publication of JPS62200747A publication Critical patent/JPS62200747A/en
Publication of JPH07111969B2 publication Critical patent/JPH07111969B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に係り、特に、配線層
の形成方法に関する。
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a wiring layer.

(従来の技術) 近年、半導体集積回路においては、高集積化への傾向は
高まる一方であり、素子の微細化、高集積化に伴い、配
線は細くかつ薄くなり、配線長は長くなる傾向にある。
一方、pn接合の深さについても浅く形成され、また、ゲ
ート電極やソース拡散層、ドレイン拡散層等と金属配線
層との間で電気的接続を行なうためのコンタクト面積も
縮小化の傾向にあり、配線抵抗は高くなる一方である。
このような配線抵抗の増加は集積回路の高速化への大き
な障害となっている。
(Prior Art) In recent years, the trend toward higher integration has been increasing in semiconductor integrated circuits. With the miniaturization and high integration of elements, the wiring tends to be thin and thin, and the wiring length tends to become long. is there.
On the other hand, the pn junction is also formed to have a shallow depth, and the contact area for electrical connection between the gate electrode, the source diffusion layer, the drain diffusion layer, etc. and the metal wiring layer tends to be reduced. The wiring resistance is increasing.
Such an increase in wiring resistance is a major obstacle to speeding up integrated circuits.

そこで、最近、低抵抗の高融点金属膜あるいはその硅化
物を化学的気相成長法(CVD法)によってゲート電極上
やソース・ドレイン拡散層上に選択的に形成し、配線抵
抗を下げる方法あるいは高融点金属あるいはその硅化物
そのものを配線層として用いる方法等が試みられてい
る。
Therefore, recently, a low resistance high melting point metal film or a silicide thereof is selectively formed on the gate electrode or the source / drain diffusion layer by a chemical vapor deposition method (CVD method) to lower the wiring resistance or Attempts have been made to use a refractory metal or its silicide as a wiring layer.

特に、タングステン(W)、モリブデン(Mo)等は低抵
抗であり、電極・配線として有望視されている。
In particular, tungsten (W), molybdenum (Mo) and the like have low resistance and are considered promising as electrodes and wiring.

ところが、これらの高融点金属膜は、基板上の単結晶シ
リコンや多結晶シリコン等と接触した状態で形成されて
いると、高温下で反応し、高融点金属膜の硅化物が生成
される。
However, if these refractory metal films are formed in contact with single crystal silicon, polycrystalline silicon, or the like on the substrate, they will react at a high temperature to produce silicide of the refractory metal film.

例えば、第4図(a)に示す如く、シリコン基板401上
に、スパッタリング法によって膜厚3000Åのタングステ
ン膜を形成した場合、この後800℃以上で3時間以上熱
処理するとシリコン基板401とタングステン膜402が反応
して第4図(b)に示す如く二硅化タングステン(WS
i2)膜403を形成する。
For example, as shown in FIG. 4 (a), when a tungsten film having a film thickness of 3000 Å is formed on a silicon substrate 401 by a sputtering method, and thereafter, heat treatment is performed at 800 ° C. or more for 3 hours or more, the silicon substrate 401 and the tungsten film 402 are formed. Reacts with each other, as shown in FIG. 4 (b), tungsten disilicide (WS
i 2 ) Form the film 403.

このとき、純タングステンの抵抗が約5〜10μΩcmであ
るのに対し、二硅化タングステンの抵抗は約70μΩcmで
ある。このように硅化物は純金属時に比べ抵抗値が約10
倍となっており、配線や電極の抵抗が増大し、各素子の
動作速度が低下する等の問題があった。
At this time, the resistance of pure tungsten is about 5 to 10 μΩcm, whereas the resistance of tungsten disilicide is about 70 μΩcm. Thus, silicide has a resistance value of about 10
However, there is a problem in that the resistance of wirings and electrodes increases, and the operating speed of each element decreases.

また、硅化物を形成する際に、20〜30%の体積の収縮が
起り、膜応力が発生して、下層の素子に損傷を与えた
り、膜のはがれが生じたりする原因となっており、ひい
ては集積回路の信頼性低下の大きな原因となっていた。
Further, when forming a silicide, a volume contraction of 20 to 30% occurs, film stress is generated, which is a cause of damage to the lower layer element or peeling of the film, As a result, it has been a major cause of deterioration in reliability of the integrated circuit.

(発明が解決しようとする問題点) このように、配線部等においてシリコンと高融点金属膜
が接する状態では、高温下で高融点金属が硅化し、配線
抵抗の増大、および膜応力の発生による膜のはがれ等を
生じるという問題があった。
(Problems to be Solved by the Invention) As described above, in the state where the silicon and the refractory metal film are in contact with each other in the wiring portion or the like, the refractory metal is silicified at a high temperature, which increases wiring resistance and film stress There is a problem that the film peels off.

また、高融点金属膜と酸化シリコン膜は熱膨張係数が大
きく離れていて、剥離が生じ易く密着性が悪いのみなら
ず、窒化膜は、さらに熱膨張係数が大きく離れていて、
密着性が悪い。従って、コンタクト領域から絶縁膜上に
かかるように高融点金属膜および窒化膜を形成すると、
絶縁膜上から剥離が生じ易いという問題がある。
Further, the high-melting-point metal film and the silicon oxide film have a large thermal expansion coefficient, and not only the peeling easily occurs but the adhesion is poor, but the nitride film has a large thermal expansion coefficient,
Poor adhesion. Therefore, when the refractory metal film and the nitride film are formed so as to cover the insulating film from the contact region,
There is a problem that peeling easily occurs on the insulating film.

さらにまた、窒化膜を介在させないと、硅化物を生じて
しまう。例えば、硅化物は純粋な高融点金属膜に比べ、
約10倍程度の抵抗値をもつことになる。
Furthermore, unless a nitride film is interposed, a silicide is produced. For example, silicide is
It will have a resistance value of about 10 times.

従って、コンタクト領域に選択的に、高融点金属膜およ
び窒化物膜を形成し、剥離を防止するとともに、この窒
化物の存在により硅化物の生成を阻止し、低抵抗で信頼
性の高いコンタクト構造を提供するようにしたものであ
る。
Therefore, a refractory metal film and a nitride film are selectively formed in the contact region to prevent peeling, and the presence of this nitride prevents the formation of silicide, resulting in a contact structure with low resistance and high reliability. Is provided.

すなわち本発明は、上記問題点を解決すべくなされたも
ので、シリコンを含む基板上に形成された高融点金属膜
を含む配線層が、高温工程においても完全に硅化されて
しまうことなく、低抵抗のコンタクト層を構成するよう
にすることを目的とする。
That is, the present invention has been made to solve the above problems, a wiring layer including a refractory metal film formed on a substrate including silicon, without completely silicified even in a high temperature process, low The purpose is to form a contact layer of resistance.

[発明の構成] (問題点を解決するための手段) そこで、本発明では、シリコン層(又はシリコン基板)
上に高融点金属膜を形成するに際し、該高融点金属膜の
層の少なくとも1部を高融点金属の窒化物で構成するよ
うにしている。
[Configuration of Invention] (Means for Solving Problems) Therefore, in the present invention, the silicon layer (or the silicon substrate) is used.
When the refractory metal film is formed thereon, at least part of the layer of the refractory metal film is made of a refractory metal nitride.

すなわち、本発明では、表面に絶縁膜の混在する基板の
一主面上に、前記基板に接続するようにコンタクトを形
成する工程を含む半導体装置の製造方法において、選択
CVD法により、基板表面に選択的に高融点金属層を形成
する工程と、前記高融点金属層表面に選択的に、高融点
金属の窒化物騒を形成する工程と、さらにこの上層に配
線金属層を形成する工程とを含むことを特徴とする。
That is, according to the present invention, in a method for manufacturing a semiconductor device, which comprises a step of forming a contact on one main surface of a substrate having an insulating film mixed on the surface so as to be connected to the substrate,
A step of selectively forming a refractory metal layer on the surface of the substrate by a CVD method, a step of selectively forming a nitride of refractory metal on the surface of the refractory metal layer, and a wiring metal layer on the upper layer. And a step of forming.

(作用) このようにして形成される高融点金属膜では、高温工程
を経ても、窒化物は硅化されないため、低抵抗を維持
し、良好なコンタクト性を保つことができる。
(Operation) In the refractory metal film thus formed, the nitride is not silicified even after the high temperature process, so that the low resistance can be maintained and the good contact property can be maintained.

すなわち、例えばシリコン基板表面に形成された酸化シ
リコン膜にコンタクトホールを形成し、このコンタクト
ホールに接続するように配線を形成するに際し、選択CV
D法により基板表面に選択的に高融点金属膜を形成する
とともに、さらにこの上層に高融点金属の窒化膜を形成
するようにしたことを特徴とするものである。
That is, for example, when forming a contact hole in a silicon oxide film formed on the surface of a silicon substrate and forming a wiring so as to connect to this contact hole, a selected CV
The method is characterized in that a refractory metal film is selectively formed on the substrate surface by the D method, and a refractory metal nitride film is further formed thereon.

かかる構成により、硅化物の生成を阻止することがで
き、低抵抗のコンタクト配線を形成することが可能とな
る。
With this configuration, it is possible to prevent the formation of silicide and form a contact wiring with low resistance.

また、絶縁膜上にはW−WN膜(すなわち高融点金属およ
び高融点金属の窒化物)を形成することなくコンタクト
領域にのみ選択的にW−WN膜を形成することにより、W
−WN膜と絶縁膜との密着性が悪いことから剥離が生じ易
いという欠点をなくし、高寿命のコンタクト形成が可能
となる。
Further, by selectively forming the W-WN film only in the contact region without forming the W-WN film (that is, the refractory metal and the nitride of the refractory metal) on the insulating film, the W-WN film is formed.
-The poor adhesion between the WN film and the insulating film eliminates the disadvantage that peeling easily occurs, and it becomes possible to form a contact with a long life.

望ましくは、高融点金属層を、後続する熱工程で厚さ全
体にわたってシリサイドを形成するようすれば、後続工
程において、シリサイド化される領域が規定され、抵抗
値の変動もない。
Desirably, if the refractory metal layer is formed with a silicide over the entire thickness in a subsequent thermal process, a region to be silicided is defined in the subsequent process, and the resistance value does not vary.

さらに、基板表面に選択的に形成された、第1の高融点
金属層と、前記高融点金属の窒化物層と、第2の高融点
金属層の3層構造を構成することにより、より安定で低
抵抗の配線層を形成することが可能となる。
Further, by forming a three-layer structure of the first refractory metal layer selectively formed on the substrate surface, the refractory metal nitride layer, and the second refractory metal layer, a more stable structure can be obtained. Thus, it is possible to form a low resistance wiring layer.

(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

実施例1 第1図(a)乃至(d)は、所定の素子領域(図示せ
ず)の形成されたシリコン基板101上への配線層の形成
工程を示す図である。
Example 1 FIGS. 1A to 1D are views showing a process of forming a wiring layer on a silicon substrate 101 in which a predetermined element region (not shown) is formed.

まず、第1図(a)に示す如く、シリコン基板101上
に、スパッター法により、膜厚1000Åの窒化タングステ
ン(WN)膜102を形成する。スパッタリングに際して
は、ターゲットとしてタングステンを使用し、窒素雰囲
気中で行なう。
First, as shown in FIG. 1A, a tungsten nitride (WN) film 102 having a film thickness of 1000 Å is formed on a silicon substrate 101 by a sputtering method. The sputtering is performed in a nitrogen atmosphere using tungsten as a target.

次いで、第1図(b)に示す如く、スパッター法によ
り、膜厚3000Åのタングステン膜103を形成する。
Next, as shown in FIG. 1B, a tungsten film 103 having a film thickness of 3000 Å is formed by a sputtering method.

このようにして、窒化タングステン膜102およびタング
ステン膜103からなる配線層の形成された半導体装置に
対し、アルゴン雰囲気中で、950℃、300分の熱処理を施
したところ、硅化タングステンの形成はみられず、表面
抵抗は0.5Ω/ロとなっており、硅化タングステンの形
成された場合の約10分の1に保持されている。
As described above, when the semiconductor device on which the wiring layer including the tungsten nitride film 102 and the tungsten film 103 is formed is subjected to heat treatment at 950 ° C. for 300 minutes in an argon atmosphere, formation of tungsten silicide is observed. The surface resistance is 0.5 Ω / square, which is about one-tenth of the case where tungsten silicide is formed.

また、更に、第1図(c)に示す如く800℃のアンモニ
ア雰囲気中で60分間の熱処理を行ない、前記タングステ
ン膜103の表面に、窒化タングステン膜104を形成する。
Further, as shown in FIG. 1C, heat treatment is performed for 60 minutes in an ammonia atmosphere at 800 ° C. to form a tungsten nitride film 104 on the surface of the tungsten film 103.

続いて、この上層に第1図(d)に示す如く、CVD法に
より、膜厚約5000Åの多結晶シリコン膜105を形成す
る。
Subsequently, as shown in FIG. 1D, a polycrystalline silicon film 105 having a film thickness of about 5000 Å is formed on the upper layer by the CVD method.

このようにして各層の形成された半導体装置に対し、10
00℃の酸素雰囲気中で60分間の熱処理を行なったが、窒
化タングステン膜104と多結晶シリコン膜105との界面に
硅化物の形成はみられず、多結晶シリコン膜105とシリ
コン基板101との電気的導通が確認された。
For semiconductor devices in which each layer is formed in this manner, 10
Although heat treatment was performed for 60 minutes in an oxygen atmosphere at 00 ° C., no silicide was found at the interface between the tungsten nitride film 104 and the polycrystalline silicon film 105, and the polycrystalline silicon film 105 and the silicon substrate 101 were not separated from each other. Electrical continuity was confirmed.

このように、この本発明の第1の実施例の方法によれ
ば、1000℃の高温工程を経た後にも、シリコン基板およ
び多結晶シリコン膜と良好な電気的接触性を保ちつつ、
低抵抗のタングステン膜を維持することができる。
Thus, according to the method of the first embodiment of the present invention, while maintaining good electrical contact with the silicon substrate and the polycrystalline silicon film even after the high temperature step of 1000 ° C.,
A low resistance tungsten film can be maintained.

実施例2 次に、LDD(ightly oped rain and source)
構造のMOSFETへのコンタクト層および配線層の形成方法
について説明する。
Example 2 Next, LDD (L ightly D oped D rain and source)
A method of forming the contact layer and the wiring layer on the MOSFET having the structure will be described.

まず、第2図(a)に示す如く、(100)方位単結晶シ
リコンからなる比抵抗8Ωcmのp型シリコン基板201に
素子分離用のフィールド酸化膜(絶縁膜)202を形成し
素子形成領域を形成した後、この領域内形成した薄いゲ
ート酸化膜203上に、高濃度にリンドープされた多結晶
シリコン層からなるゲート電極204を形成する。そし
て、このゲート電極204およびフィールド酸化膜202をマ
スクとして、イオン注入法により加速電圧40keV、注入
量1×1014/cm2で、リン(P+)イオンを注入し、ソース
・ドレイン領域に浅いn-拡散層205a,205bを形成する。
First, as shown in FIG. 2A, a field oxide film (insulating film) 202 for element isolation is formed on a p-type silicon substrate 201 made of (100) oriented single crystal silicon and having a specific resistance of 8 Ωcm to form an element formation region. After the formation, a gate electrode 204 composed of a highly-doped phosphorus-doped polycrystalline silicon layer is formed on the thin gate oxide film 203 formed in this region. Then, using the gate electrode 204 and the field oxide film 202 as a mask, phosphorus (P + ) ions are implanted by an ion implantation method at an acceleration voltage of 40 keV and an implantation amount of 1 × 10 14 / cm 2 to form shallow source / drain regions. The n diffusion layers 205a and 205b are formed.

この後、第2図(b)に示す如く、750℃に加熱し水素
燃焼酸化を行ない、ゲート電極204および、ソース・ド
レイン領域の浅い拡散層の表面に酸化膜(絶縁膜)206
を形成する。ここでは、750℃の低温で水素燃焼酸化を
行なうことにより、酸化速度の不純物濃度依存性を高め
ることができ、ゲート電極上にはソース・ドレイン領域
上に比べて厚い酸化膜が形成される。(酸化膜の膜厚
は、ゲート電極上で600Å、ソース・ドレイン領域上で1
00Åであった。) 続いて、第2図(c)に示す如く、この表面を、フレオ
ン系ガスを用いた反応性イオンエッチング、または、弗
酸の希釈液を用いたウェットエッチングにより、ソース
・ドレイン領域が露呈するまで酸化膜206をエッチング
し、この後、イオン注入法により、加速電圧50keV、注
入量1×1016/cm2で砒素(As+)イオンを注入し、ソー
ス・ドレイン領域に深いn+拡散層207a,207bを形成す
る。
After that, as shown in FIG. 2B, hydrogen combustion oxidation is performed by heating to 750 ° C., and an oxide film (insulating film) 206 is formed on the surface of the gate electrode 204 and the shallow diffusion layer of the source / drain regions.
To form. Here, by performing hydrogen combustion oxidation at a low temperature of 750 ° C., the dependency of the oxidation rate on the impurity concentration can be increased, and a thicker oxide film is formed on the gate electrode than on the source / drain regions. (The thickness of the oxide film is 600Å on the gate electrode and 1 on the source / drain regions.
It was 00Å. Subsequently, as shown in FIG. 2C, the source / drain regions are exposed by reactive ion etching using a Freon-based gas or wet etching using a dilute solution of hydrofluoric acid. The oxide film 206 is etched up to this point, and then arsenic (As + ) ions are implanted by an ion implantation method at an acceleration voltage of 50 keV and an implantation dose of 1 × 10 16 / cm 2 to form deep n + diffusion layers in the source / drain regions. 207a and 207b are formed.

このようにして形成された素子領域上に、コンタクトを
形成する。
A contact is formed on the element region thus formed.

まず、ゲート電極上の酸化膜を除去した後、第2図
(d)に示す如く選択CVD法により、該ソース・ドレイ
ン領域の深いn+拡散層207a,207b上およびゲート電極204
上に各々膜厚500Åの第1のタングステン膜208を形成す
る。
First, after removing the oxide film on the gate electrode, by selective CVD as shown in FIG. 2D, on the deep n + diffusion layers 207a and 207b in the source / drain regions and on the gate electrode 204.
A first tungsten film 208 having a film thickness of 500 Å is formed on each of them.

続いて、550℃のアンモニアガス雰囲気中で該第1のタ
ングステン膜208の表面を窒化し、窒化タングステン膜2
09を膜厚300Å程度形成する。(第2図(e)) 更に、第2図(f)に示す如く、再び選択CVD法によ
り、該窒化タングステン膜209上に膜厚1000Åの第2の
タングステン膜210を形成する。
Then, the surface of the first tungsten film 208 is nitrided in an ammonia gas atmosphere at 550 ° C.
The film thickness of 09 is about 300Å. (FIG. 2 (e)) Further, as shown in FIG. 2 (f), a second tungsten film 210 having a film thickness of 1000Å is formed again on the tungsten nitride film 209 by the selective CVD method.

このようにして、ソース・ドレイン領域およびゲート電
極上に低抵抗のコンタクト層が形成され、この後、通常
のMOSFETの製造工程すなわち、酸化シリコン膜の堆積、
PSG膜あるいはBPSG膜の堆積、平坦化のためにPSGあるい
はBPSGを融触する高温(950℃)工程を経ても、ソース
・ドレイン領域およびゲート電極に直接接触している第
1のタングステン208は第2図(g)に示す如く硅化タ
ングステン膜208′となるが窒化タングステン膜上の第
2のタングステン膜210はほとんど硅化されない。
In this way, a low-resistance contact layer is formed on the source / drain regions and the gate electrode, and then a normal MOSFET manufacturing process, that is, deposition of a silicon oxide film,
Even after a high temperature (950 ° C.) process in which the PSG or BPSG film is deposited and flattened to flatten the PSG or BPSG film, the first tungsten 208 that is in direct contact with the source / drain regions and the gate electrode is As shown in FIG. 2 (g), a tungsten silicide film 208 'is formed, but the second tungsten film 210 on the tungsten nitride film is scarcely silicided.

従って、ゲート電極およびソース・ドレンイン領域への
コンタクト抵抗は、窒化タングステン膜を介在させなか
った従来例のMOSFETに比べて、10分の1乃至50分の1と
なり、MOSFETの動作速度は飛躍的に向上する。
Therefore, the contact resistance to the gate electrode and the source / drain-in region is one-tenth to one-fifth that of the conventional MOSFET in which the tungsten nitride film is not interposed, and the operating speed of the MOSFET is dramatically increased. improves.

ところで高融点金属膜と酸化シリコン膜は熱膨張係数が
大きく離れていて、剥離が生じ易く密着性が悪いのみな
らず、窒化膜は、さらに熱膨張係数が大きく離れてい
て、密着性が悪い。従って、コンタクト領域から絶縁膜
上にかかるように高融点金属膜および窒化膜を形成する
と、絶縁膜上から剥離が生じ易いという問題が生じる。
しかしかかる方法によれば、絶縁膜上にはW−WN膜を形
成することなくコンタクト領域にのみ選択的にW−WN膜
を形成することができ、W−WN膜と絶縁膜との密着性が
悪いことから剥離が生じ易いという欠点をなくし、高寿
命のコンタクト形成が可能となる。
By the way, the refractory metal film and the silicon oxide film have large thermal expansion coefficients, and peeling is apt to occur, resulting in poor adhesion. Further, the nitride film has large thermal expansion coefficients far apart, resulting in poor adhesion. Therefore, when the refractory metal film and the nitride film are formed so as to extend from the contact region to the insulating film, there is a problem that peeling easily occurs from the insulating film.
However, according to such a method, the W-WN film can be selectively formed only in the contact region without forming the W-WN film on the insulating film, and the adhesion between the W-WN film and the insulating film can be improved. It is possible to form a contact with a long life by eliminating the disadvantage that peeling is likely to occur due to poor contact resistance.

また、ゲート電極へのコンタクト抵抗の低減は集積回路
の回路設計上の制約を緩和し得ると共に、集積回路の微
細化が可能となる。
Further, the reduction of the contact resistance to the gate electrode can alleviate the restrictions on the circuit design of the integrated circuit, and the integrated circuit can be miniaturized.

更には、従来の如く、ゲート電極およびソース・ドレイ
ン領域上にタングステン膜を形成しただけの場合(第2
図(d)に相当する)その後の高温工程を経るとタング
ステン膜は硅化されてしまうため、低抵抗を維持するに
は、高温工程を通すことはできない。従って、PSGある
いはBPSGの溶融等が不可能となり、表面の平坦化が困難
となるため、上層に形成される配線パターンの信頼性が
著しく低下してしまう。これに対して、本発明の方法で
は上述したように、高温工程を経ても低抵抗が維持でき
るため、信頼性の高い上層配線パターンの形成が可能と
なる。
Further, as in the conventional case, when the tungsten film is simply formed on the gate electrode and the source / drain regions (second
Since the tungsten film is silicified after the subsequent high temperature step (corresponding to FIG. 7D), the high temperature step cannot be performed to maintain the low resistance. Therefore, it becomes impossible to melt PSG or BPSG, and it becomes difficult to flatten the surface, so that the reliability of the wiring pattern formed in the upper layer is significantly reduced. On the other hand, according to the method of the present invention, as described above, the low resistance can be maintained even after the high temperature process, so that it is possible to form a highly reliable upper layer wiring pattern.

実施例3 また、コンタクト抵抗を低減できることにより実施例2
の変形例として、第2図(a)乃至(c)に示した素子
領域の形成までは同様にしてMOSFETを形成した後、第3
図(a)に示す如く、配線層としての第1のタングステ
ン膜、窒化タングステン膜、第2のタングステン膜の形
成に先立ち、CVD法により膜厚5000Åの酸化シリコン膜3
01を堆積し、この後、フォトリソエッチング法によりソ
ース・ドレイン領域およびゲート電極上にコンタクト孔
hを穿孔する。すなわち、コンタクト孔の穿孔後実施例
2と同様に、スパッター法により順次、第1のタングス
テン膜302、窒化タングステン膜303、第2のタングステ
ン膜304を形成し、パターニングして配線層を形成す
る。
Example 3 Further, since the contact resistance can be reduced, Example 2
As a modified example of FIG. 2, after the MOSFET is formed in the same manner until the formation of the element region shown in FIGS. 2A to 2C, the third region is formed.
As shown in FIG. 3A, prior to the formation of the first tungsten film, the tungsten nitride film, and the second tungsten film as the wiring layer, the silicon oxide film 3 with a film thickness of 5000 Å is formed by the CVD method.
After depositing 01, contact holes h are formed on the source / drain regions and the gate electrode by photolithography. That is, after forming the contact holes, similarly to the second embodiment, the first tungsten film 302, the tungsten nitride film 303, and the second tungsten film 304 are sequentially formed by the sputtering method and patterned to form the wiring layer.

このような構造においても、800℃以上の高温工程を経
ても、第3図(b)に示す如く、配線層のうち第1のタ
ングステン膜が硅化タングステン膜302′と化すのみ
で、第2のタグステン膜はほとんど硅化されない。従っ
て、配線層上の層間絶縁膜(図示せず)としてのPSG,BP
SG等の平坦化工程を経ても、低抵抗を維持でき、更には
上層の配線の信頼性も大幅に向上する。
Even in such a structure, even after a high temperature process of 800 ° C. or higher, as shown in FIG. 3B, only the first tungsten film in the wiring layer is changed to the tungsten silicide film 302 ′, and the second tungsten film 302 ′ is formed. The tag-stain film is hardly silicified. Therefore, PSG, BP as an interlayer insulating film (not shown) on the wiring layer
Even after undergoing a flattening process such as SG, low resistance can be maintained, and the reliability of the upper wiring can be greatly improved.

なお、実施例2および実施例3では、第1のタングステ
ン膜、窒化タングステン膜、第2のタングステン膜とい
うふうに3層構造としたが、第1のタングステン膜を省
略して直接窒化タングステン膜を形成してもよく、この
ようにすれば、硅化タングステン膜の生成はほぼ皆無と
なる。ただし実際はシリコン表面には、わずかに自然酸
化膜が生成されているため、第1のタングステン膜の存
在により界面の硅化によって、自然酸化膜が消滅するこ
とになり、コンタクト抵抗は低減される。また、タング
ステン膜、窒化タングステン膜の順に積層される2層構
造としてもよい。更にはこの上層に金属等の他の配線金
属を積層せしめる場合にも有効であることはいうまでも
ない。
In the second and third embodiments, the first tungsten film, the tungsten nitride film, and the second tungsten film have a three-layer structure, but the first tungsten film is omitted and the tungsten nitride film is directly formed. It may be formed, and if done in this way, the tungsten silicide film is almost completely absent. However, in reality, since a slight natural oxide film is formed on the silicon surface, the existence of the first tungsten film causes the interface to be silicified and the natural oxide film disappears, so that the contact resistance is reduced. Alternatively, a two-layer structure in which a tungsten film and a tungsten nitride film are stacked in this order may be used. Further, it goes without saying that it is also effective when laminating another wiring metal such as a metal on the upper layer.

また、実施例では、高融点金属としてタングステンを用
いたが、タングステンに限定されることなく、モリブデ
ン(Mo),チタン(Ti)等他の高融点金属を用いてもよ
いことはいうまでもない。
Further, although tungsten is used as the refractory metal in the examples, it is needless to say that other refractory metals such as molybdenum (Mo) and titanium (Ti) may be used without being limited to tungsten. .

加えて、窒化タングステン膜の形成に際しては、スパッ
ター法を用いる場合ターゲットとして窒化タングステ
ンを使用する方法、ターゲットとしてはタングステン
を使用し、窒素又はアンモニア雰囲気中でスパッタリン
グする方法スパッタ法によりタングステン膜を形成し
た後、これを窒化する方法等が適用可能であり、又、CV
D法によってもタングステン膜の成膜後、これを窒化
する方法と窒化タングステン膜を成膜する方法とのい
ずれも、適用可能である。
In addition, when forming a tungsten nitride film, a method of using tungsten nitride as a target when a sputtering method is used, a method of using tungsten as a target and sputtering in a nitrogen or ammonia atmosphere, a tungsten film is formed by a sputtering method. After that, the method of nitriding this can be applied, and CV
Both the method of nitriding the tungsten film and the method of forming the tungsten nitride film after the tungsten film is formed by the D method are also applicable.

[発明の効果] 以上説明したように、本発明の方法によれば、半導体領
域等に対し、少なくとも高融点金属を含むコンタクト層
ないし配線層を形成するに際し、該高融点金属膜の1部
の層が高融点金属のい窒化物で構成されるようにしてい
るため、後続工程が高温工程を含む場合にも、安定かつ
低抵抗のコンタクト性および配線特性を維持することが
可能となる。
[Effects of the Invention] As described above, according to the method of the present invention, when a contact layer or a wiring layer containing at least a refractory metal is formed in a semiconductor region or the like, a part of the refractory metal film is formed. Since the layer is made of a refractory metal nitride, it is possible to maintain stable and low resistance contact properties and wiring characteristics even when the subsequent process includes a high temperature process.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)乃至(d)は、本発明の第1の実施例の配
線層の形成工程を示す図、第2図(a)乃至(g)は、
本発明の第2の実施例の配線層の形成工程を示す図、第
3図(a)および(b)は、本発明の第3の実施例の配
線層の形成工程を示す図、第4図(a)乃至(b)は従
来例の配線層の形成工程を示す図である。 101……シリコン基板、102……窒化タングステン膜、10
3……タングステン膜、104……窒化タングステン膜、10
5……多結晶シリコン膜、201……シリコン基板、202…
…フィールド酸化膜、203……ゲート酸化膜、204……ゲ
ート電極、205a,205b……浅いn-拡散層、206……酸化
膜、207a,207b……深いn+拡散層(ソース・ドレイン領
域)、208……第1のタングステン膜、209……窒化タン
グステン膜、210……第2のタングステン膜、208′……
硅化タングステン、301……酸化シリコン膜、302……第
1のタングステン膜、303……窒化タングステン膜、304
……第2のタングステン膜、304′……硅化タングステ
ン、h……コンタクト孔、401……シリコン基板、402…
…タングステン膜、403……硅化タングステン膜。
1 (a) to 1 (d) are diagrams showing a process of forming a wiring layer according to the first embodiment of the present invention, and FIGS. 2 (a) to 2 (g) are
FIGS. 3 (a) and 3 (b) are diagrams showing a wiring layer forming process of the second embodiment of the present invention, and FIGS. 4 (a) and 4 (b) are diagrams showing a wiring layer forming process of the third embodiment of the present invention. FIGS. 9A and 9B are diagrams showing a conventional wiring layer forming process. 101: Silicon substrate, 102: Tungsten nitride film, 10
3 ... Tungsten film, 104 ... Tungsten nitride film, 10
5 ... Polycrystalline silicon film, 201 ... Silicon substrate, 202 ...
… Field oxide film, 203 …… Gate oxide film, 204 …… Gate electrode, 205a, 205b …… Shallow n diffusion layer, 206 …… Oxide film, 207a, 207b… Deep n + diffusion layer (source / drain region) ), 208 ... first tungsten film, 209 ... tungsten nitride film, 210 ... second tungsten film, 208 '...
Tungsten silicide, 301 ... Silicon oxide film, 302 ... First tungsten film, 303 ... Tungsten nitride film, 304
...... Second tungsten film, 304 '... Tungsten silicide, h ... Contact hole, 401 ... Silicon substrate, 402 ...
… Tungsten film, 403 …… Tungsten silicide film.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】表面にシリコン領域および絶縁膜領域の混
在する基板の一主面上に、前記シリコン領域に接続する
ようにコンタクトを形成する工程を含む半導体装置の製
造方法において、 選択CVD法により、シリコン領域表面に選択的に高融点
金属層を形成する工程と、 前記高融点金属層表面に選択的に、高融点金属の窒化物
層を形成する工程と、 さらにこの上層に配線金属層を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, which comprises a step of forming a contact on a main surface of a substrate having a surface on which a silicon region and an insulating film region coexist, so as to connect to the silicon region by a selective CVD method. A step of selectively forming a refractory metal layer on the surface of the silicon region, a step of selectively forming a refractory metal nitride layer on the surface of the refractory metal layer, and a wiring metal layer on the upper layer. And a step of forming the semiconductor device.
【請求項2】前記高融点金属層は、後続する熱工程で厚
さ全体にわたってシリサイドが形成される程度の膜厚で
形成することを特徴とする特許請求の範囲第1項に記載
の半導体装置の製造方法。
2. The semiconductor device according to claim 1, wherein the refractory metal layer is formed with a film thickness such that silicide is formed over the entire thickness in a subsequent thermal process. Manufacturing method.
【請求項3】前記配線金属層として、高融点金属からな
る層を形成することを特徴とする特許請求の範囲第1項
または第2項に記載の半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein a layer made of a refractory metal is formed as the wiring metal layer.
【請求項4】前記配線金属層として、前記高融点金属の
窒化物層上に第2の高融点金属層を選択的に形成するこ
とを特徴とする特許請求の範囲第1項または第2項に記
載の半導体装置の製造方法。
4. The second refractory metal layer is selectively formed as the wiring metal layer on the nitride layer of the refractory metal, according to claim 1 or 2. A method of manufacturing a semiconductor device according to item 1.
JP61043304A 1986-02-28 1986-02-28 Method for manufacturing semiconductor device Expired - Lifetime JPH07111969B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61043304A JPH07111969B2 (en) 1986-02-28 1986-02-28 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61043304A JPH07111969B2 (en) 1986-02-28 1986-02-28 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS62200747A JPS62200747A (en) 1987-09-04
JPH07111969B2 true JPH07111969B2 (en) 1995-11-29

Family

ID=12660049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61043304A Expired - Lifetime JPH07111969B2 (en) 1986-02-28 1986-02-28 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH07111969B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2636472B1 (en) * 1988-09-09 1990-11-30 France Etat SELF-ALIGNED FORMATION PROCESS FOR TUNGSTEN SILICIDE
US5350711A (en) * 1993-06-25 1994-09-27 Hall John H Method of fabricating high temperature refractory metal nitride contact and interconnect structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS492873A (en) * 1972-04-22 1974-01-11
JPS57149751A (en) * 1981-03-11 1982-09-16 Nec Corp Semiconductor device
JPS57207377A (en) * 1981-06-15 1982-12-20 Nec Corp Manufacture of semiconductor device
JPS5886724A (en) * 1981-11-18 1983-05-24 Nec Corp Preparation of electrode and wiring
JPS5939049A (en) * 1982-08-27 1984-03-03 Fujitsu Ltd Semiconductor device
JPS605560A (en) * 1983-06-23 1985-01-12 Fujitsu Ltd Semiconductor device
JPS60138918A (en) * 1983-12-27 1985-07-23 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS62200747A (en) 1987-09-04

Similar Documents

Publication Publication Date Title
US4276557A (en) Integrated semiconductor circuit structure and method for making it
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4337476A (en) Silicon rich refractory silicides as gate metal
US5552340A (en) Nitridation of titanium, for use with tungsten filled contact holes
JPS6173370A (en) Semiconductor device and method of producing same
JP3626773B2 (en) Conductive layer of semiconductor device, MOSFET, and manufacturing method thereof
JP2925416B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH0837164A (en) Manufacture of semiconductor device
JPS6298642A (en) Semiconductor integrated circuit device and manufacture thereof
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JP3337825B2 (en) Semiconductor device having internal wiring and method of manufacturing the same
JPH07111969B2 (en) Method for manufacturing semiconductor device
JP4730993B2 (en) Method for forming conductive line of semiconductor element
JP3061027B2 (en) Method for manufacturing semiconductor device
JP2563317B2 (en) Method for manufacturing semiconductor device
JP3297776B2 (en) Wiring connection structure and method of manufacturing the same
JP2616733B2 (en) Method for manufacturing semiconductor device
JP3067433B2 (en) Method for manufacturing semiconductor device
JP3178867B2 (en) Method for manufacturing semiconductor device
JPS6161463A (en) Semiconductor integrated circuit element and manufacture thereof
JP3393455B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP3191410B2 (en) Method of forming superconducting plug and multilayer wiring layer
JP2991121B2 (en) Semiconductor device and manufacturing method thereof