JP2888833B2 - 調整増幅器のオフセット電圧を補償する回路装置 - Google Patents
調整増幅器のオフセット電圧を補償する回路装置Info
- Publication number
- JP2888833B2 JP2888833B2 JP62036014A JP3601487A JP2888833B2 JP 2888833 B2 JP2888833 B2 JP 2888833B2 JP 62036014 A JP62036014 A JP 62036014A JP 3601487 A JP3601487 A JP 3601487A JP 2888833 B2 JP2888833 B2 JP 2888833B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- amplifier
- circuit device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
- H03F1/304—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device and using digital means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、調整増幅器のオフセット電圧を補償する回
路装置に関する。 従来の技術 調整増幅器は、例えばCDプレーヤの光学的走査装置に
おける焦点およびトラッキング調整回路に使用される。
CDプレーヤでは、有効信号、例えば音声信号またはビデ
オ信号が光学的走査装置によって読み出される。この有
効信号は、CDディスク上で螺旋形または円形のデータト
ラックに記憶されている。光学的走査装置は通常はレン
ズ構成体からなり、そのレンズが焦点調整回路によって
軸方向に摺動され、レンズ構成体の焦点がCDディスク上
に位置するように調整される。この調整過程は原理的に
はテレビジョン受像管の焦点調整に相応するものであ
り、集束と称される。有効信号を光学的走査装置を用い
てCDディスクから申し分なく読み出すことができるよう
にするためには、焦点調整回路による持続的な焦点合わ
せが必要である。焦点調整のわずかな誤差もCDディスク
に記憶されている有効信号の読み出しの際のエラーにつ
ながるから、制御増幅器のオフセット電圧は過度に大き
くてはならない。従ってオフセット電圧を補償する必要
がある。 発明が解決しようとする課題 本発明の課題は、制御増幅器のオフセット電圧を補償
するための回路装置を提供することである。 課題を解決するための手段 上記課題は本発明により、調整増幅器の入力側は入力
段を介して、調整操作素子に対する調整操作信号を生成
する手段および制御回路の出力側と接続されており、 調整増幅器の出力側には制御可能なスイッチの一方の
接点と制御回路の入力側とが接続されており、 制御可能なスイッチの他方の接点には調整操作素子が
接続されており、 前記制御回路は、前記調整増幅器の出力側におけるオ
フセット電圧を測定し、当該測定された値を記憶し、オ
フセット補償電圧を前記調整増幅器の入力側に供給する
ための手段を有するように構成して解決される。 実施例 第１図に本発明の回路装置が示されており、調整増幅
器RVの出力側はアナログ／デジタル変換器ADの入力側、
および制御可能なスイッチＳの一方の接点と接続されて
いる。このスイッチＳの他方の接点は調整走査素子SGと
接続されている。調整増幅器RVの入力側には、調整操作
素子SGに対する調整操作信号Ｆが印加される。アナログ
／デジタル変換器ADの出力側は制御回路STの第１入力側
E1と接続されている。制御回路STの第１出力側A1はアッ
プダウンカウンタＺの入力側と接続されており、このカ
ウントの出力側はデジタル／アナログ変換器DAの入力側
と接続されている。デジタル／アナログ変換器DAの出力
側は調整増幅器RVの入力側へ帰還接続されている。制御
回路STの第２入力側にはオフセット基準電圧が印加され
る。制御回路STの第２出力側A2は制御可能なスイッチＳ
の制御入力側と接続されている。 次に、例えばCDプレーヤに組み込むことのできる第１
図の回路装置の動作を説明する。 CDプレーヤを投入接続すると、制御回路STによって制
御可能なスイッチＳが開放され、これにより焦点調整回
路も開放される。焦点調整回路が開放されると、調整増
幅器RVの出力側のアナログ・オフセット電圧がアナログ
／デジタル変換器ADを介してデジタル形式で制御回路ST
に供給される。この制御回路ではオフセット電圧がオフ
セット基準電圧と比較される。オフセット基準電圧は通
常、0Vである。制御回路STは、調整増幅器RVの出力側に
おけるオフセット電圧が0Vであるオフセット基準電圧と
一致しないときに、計数パルスをアップダウンカウンタ
Ｚに送出する。カウンタの出力側における計数値はデジ
タル／アナログ変換器DAでアナログ電圧に変換される。
この変換されたアナログ電圧は調整増幅器RVの入力側に
帰還接続され、オフセット電圧を補償する。なぜなら、
アップダウンカウンタＺは制御回路STから、オフセット
電圧がゼロになるまで計数パルスを受け取るからであ
る。調整増幅器RVの出力側におけるオフセット電圧が補
償されると、制御回路STは制御可能なスイッチＳを閉成
し、これにより焦点調整回路も再び閉じられ、レンズ装
置の焦点がディスクに合わせられる。さらにこの時点か
ら制御回路STは計数パルスをアップダウンカウンタＺに
それ以上送出しなくなり、したがってカウンタに補償電
圧の値が記憶される。デジタル／カウンタ変換器DAを介
してこの補償電圧は調整増幅器RVの入力側にアナログ形
式で連続的に印加される。CDプレーヤがいったん遮断さ
れ、再度投入接続されると、上に述べたように新たに制
御可能なスイッチＳが開かれ、補償電圧が検出され、記
憶され、アナログ形式で調整増幅器RVの入力側に印加さ
れる。 第２図には本発明の別の実施例が示されている。 調整増幅器RVの入力側に調整操作素子SGに対する調整
操作信号Ｆが印加される。調整増幅器RVの出力側は、演
算増幅器OPの反転入力側および制御可能なスイッチＳの
一方の接点と接続されている。このスイッチＳの他方の
接点は調整操作素子SGの入力側と接続されている。演算
増幅器OPの出力側はマイクロプロセッサμＰの入力側と
接続されており、さらに第１抵抗R1を介してその非反転
入力側と接続されている。さらにこの非反転入力側は第
２抵抗R2を介して基準電位と接続されている。マイクロ
プロセッサμＰの第１出力側A1は制御可能なスイッチＳ
の制御入力側と接続されている。マイクロプロセッサμ
Ｐの第２出力側A2はパルス幅変調器Ｐの入力側と接続さ
れており、その出力側は積分器Ｉの入力側と接続されて
いる。積分器Ｉの出力側は調整増幅器RVの入力側と接続
されている。 次にこの第２図の回路装置の動作を説明する。 第１図の回路装置の場合と同じように、機器の投入接
続によってマイクロプロセッサμＰが、制御可能なスイ
ッチＳを第１出力側A1の信号によって開放し、これによ
り焦点調整回路が開放される。演算増幅器OPは第１およ
び第２抵抗R1,R1と共に比較器Ｋを構成する。この比較
器ではオフセット電圧がオフセット基準電圧と比較され
る。マイクロプロセッサμＰは、調整増幅器RVの出力側
におけるオフセット電圧がオフセット基準電圧と一致す
るまで、すなわちオフセット電圧が補償されるまで、そ
の第２出力側A2における電圧を変化させる。マイクロプ
ロセッサμＰには、調整増幅器RVの出力側におけるオフ
セット電圧を補償する電圧値が記憶されている。さらに
マイクロプロセッサμＰはその第１出力側A1に、制御可
能なスイッチＳおよびひいては焦点調整回路を再び閉成
するための信号を送出する。次にパルス幅変調器Ｐと積
分器Ｉを介して、補償電圧が連続的に調整増幅器RVの入
力側に印加される。この機器の各再投入接続の際に、第
１図の回路装置と同じようにオフセット電圧は新たに補
償される。 パルス幅変調器ＰはマイクロプロセッサμＰに集積す
るか、またはソフトウェア的にマイクロプロセッサμＰ
で実現することができる。 本発明の利点は、焦点調整回路が本発明により動作す
るCDプレーヤの製造の際に、調整増幅器の調整を必要と
しないことである。なぜなら、この装置を投入接続する
たびにオフセット電圧が新たに補償されるので、部品の
経年変化によるオフセット電圧の長時間のドリフトが作
用しないからである。したがって、CDプレーヤにおける
焦点調整回路の調整増幅器が最初は申し分なく動作した
のに、日数の経過と共に音質が低下し、工場で新たに調
整し直さなければならない、という事態が発生しない。
この種の保守作業が、本発明の調整回路により動作する
機器の場合には必要ない。
路装置に関する。 従来の技術 調整増幅器は、例えばCDプレーヤの光学的走査装置に
おける焦点およびトラッキング調整回路に使用される。
CDプレーヤでは、有効信号、例えば音声信号またはビデ
オ信号が光学的走査装置によって読み出される。この有
効信号は、CDディスク上で螺旋形または円形のデータト
ラックに記憶されている。光学的走査装置は通常はレン
ズ構成体からなり、そのレンズが焦点調整回路によって
軸方向に摺動され、レンズ構成体の焦点がCDディスク上
に位置するように調整される。この調整過程は原理的に
はテレビジョン受像管の焦点調整に相応するものであ
り、集束と称される。有効信号を光学的走査装置を用い
てCDディスクから申し分なく読み出すことができるよう
にするためには、焦点調整回路による持続的な焦点合わ
せが必要である。焦点調整のわずかな誤差もCDディスク
に記憶されている有効信号の読み出しの際のエラーにつ
ながるから、制御増幅器のオフセット電圧は過度に大き
くてはならない。従ってオフセット電圧を補償する必要
がある。 発明が解決しようとする課題 本発明の課題は、制御増幅器のオフセット電圧を補償
するための回路装置を提供することである。 課題を解決するための手段 上記課題は本発明により、調整増幅器の入力側は入力
段を介して、調整操作素子に対する調整操作信号を生成
する手段および制御回路の出力側と接続されており、 調整増幅器の出力側には制御可能なスイッチの一方の
接点と制御回路の入力側とが接続されており、 制御可能なスイッチの他方の接点には調整操作素子が
接続されており、 前記制御回路は、前記調整増幅器の出力側におけるオ
フセット電圧を測定し、当該測定された値を記憶し、オ
フセット補償電圧を前記調整増幅器の入力側に供給する
ための手段を有するように構成して解決される。 実施例 第１図に本発明の回路装置が示されており、調整増幅
器RVの出力側はアナログ／デジタル変換器ADの入力側、
および制御可能なスイッチＳの一方の接点と接続されて
いる。このスイッチＳの他方の接点は調整走査素子SGと
接続されている。調整増幅器RVの入力側には、調整操作
素子SGに対する調整操作信号Ｆが印加される。アナログ
／デジタル変換器ADの出力側は制御回路STの第１入力側
E1と接続されている。制御回路STの第１出力側A1はアッ
プダウンカウンタＺの入力側と接続されており、このカ
ウントの出力側はデジタル／アナログ変換器DAの入力側
と接続されている。デジタル／アナログ変換器DAの出力
側は調整増幅器RVの入力側へ帰還接続されている。制御
回路STの第２入力側にはオフセット基準電圧が印加され
る。制御回路STの第２出力側A2は制御可能なスイッチＳ
の制御入力側と接続されている。 次に、例えばCDプレーヤに組み込むことのできる第１
図の回路装置の動作を説明する。 CDプレーヤを投入接続すると、制御回路STによって制
御可能なスイッチＳが開放され、これにより焦点調整回
路も開放される。焦点調整回路が開放されると、調整増
幅器RVの出力側のアナログ・オフセット電圧がアナログ
／デジタル変換器ADを介してデジタル形式で制御回路ST
に供給される。この制御回路ではオフセット電圧がオフ
セット基準電圧と比較される。オフセット基準電圧は通
常、0Vである。制御回路STは、調整増幅器RVの出力側に
おけるオフセット電圧が0Vであるオフセット基準電圧と
一致しないときに、計数パルスをアップダウンカウンタ
Ｚに送出する。カウンタの出力側における計数値はデジ
タル／アナログ変換器DAでアナログ電圧に変換される。
この変換されたアナログ電圧は調整増幅器RVの入力側に
帰還接続され、オフセット電圧を補償する。なぜなら、
アップダウンカウンタＺは制御回路STから、オフセット
電圧がゼロになるまで計数パルスを受け取るからであ
る。調整増幅器RVの出力側におけるオフセット電圧が補
償されると、制御回路STは制御可能なスイッチＳを閉成
し、これにより焦点調整回路も再び閉じられ、レンズ装
置の焦点がディスクに合わせられる。さらにこの時点か
ら制御回路STは計数パルスをアップダウンカウンタＺに
それ以上送出しなくなり、したがってカウンタに補償電
圧の値が記憶される。デジタル／カウンタ変換器DAを介
してこの補償電圧は調整増幅器RVの入力側にアナログ形
式で連続的に印加される。CDプレーヤがいったん遮断さ
れ、再度投入接続されると、上に述べたように新たに制
御可能なスイッチＳが開かれ、補償電圧が検出され、記
憶され、アナログ形式で調整増幅器RVの入力側に印加さ
れる。 第２図には本発明の別の実施例が示されている。 調整増幅器RVの入力側に調整操作素子SGに対する調整
操作信号Ｆが印加される。調整増幅器RVの出力側は、演
算増幅器OPの反転入力側および制御可能なスイッチＳの
一方の接点と接続されている。このスイッチＳの他方の
接点は調整操作素子SGの入力側と接続されている。演算
増幅器OPの出力側はマイクロプロセッサμＰの入力側と
接続されており、さらに第１抵抗R1を介してその非反転
入力側と接続されている。さらにこの非反転入力側は第
２抵抗R2を介して基準電位と接続されている。マイクロ
プロセッサμＰの第１出力側A1は制御可能なスイッチＳ
の制御入力側と接続されている。マイクロプロセッサμ
Ｐの第２出力側A2はパルス幅変調器Ｐの入力側と接続さ
れており、その出力側は積分器Ｉの入力側と接続されて
いる。積分器Ｉの出力側は調整増幅器RVの入力側と接続
されている。 次にこの第２図の回路装置の動作を説明する。 第１図の回路装置の場合と同じように、機器の投入接
続によってマイクロプロセッサμＰが、制御可能なスイ
ッチＳを第１出力側A1の信号によって開放し、これによ
り焦点調整回路が開放される。演算増幅器OPは第１およ
び第２抵抗R1,R1と共に比較器Ｋを構成する。この比較
器ではオフセット電圧がオフセット基準電圧と比較され
る。マイクロプロセッサμＰは、調整増幅器RVの出力側
におけるオフセット電圧がオフセット基準電圧と一致す
るまで、すなわちオフセット電圧が補償されるまで、そ
の第２出力側A2における電圧を変化させる。マイクロプ
ロセッサμＰには、調整増幅器RVの出力側におけるオフ
セット電圧を補償する電圧値が記憶されている。さらに
マイクロプロセッサμＰはその第１出力側A1に、制御可
能なスイッチＳおよびひいては焦点調整回路を再び閉成
するための信号を送出する。次にパルス幅変調器Ｐと積
分器Ｉを介して、補償電圧が連続的に調整増幅器RVの入
力側に印加される。この機器の各再投入接続の際に、第
１図の回路装置と同じようにオフセット電圧は新たに補
償される。 パルス幅変調器ＰはマイクロプロセッサμＰに集積す
るか、またはソフトウェア的にマイクロプロセッサμＰ
で実現することができる。 本発明の利点は、焦点調整回路が本発明により動作す
るCDプレーヤの製造の際に、調整増幅器の調整を必要と
しないことである。なぜなら、この装置を投入接続する
たびにオフセット電圧が新たに補償されるので、部品の
経年変化によるオフセット電圧の長時間のドリフトが作
用しないからである。したがって、CDプレーヤにおける
焦点調整回路の調整増幅器が最初は申し分なく動作した
のに、日数の経過と共に音質が低下し、工場で新たに調
整し直さなければならない、という事態が発生しない。
この種の保守作業が、本発明の調整回路により動作する
機器の場合には必要ない。
【図面の簡単な説明】
第１図および第２図は、本発明の回路装置のブロック図
である。 RV……調整増幅器、AD……アナログ／デジタル変換器、
Ｓ……制御可能なスイッチ、SG……調整操作素子、Ｆ…
…調整操作信号、DA……デジタル／アナログ変換器、Ｉ
……積分器、μＰ……マイクロプロセッサ、OP……演算
増幅器
である。 RV……調整増幅器、AD……アナログ／デジタル変換器、
Ｓ……制御可能なスイッチ、SG……調整操作素子、Ｆ…
…調整操作信号、DA……デジタル／アナログ変換器、Ｉ
……積分器、μＰ……マイクロプロセッサ、OP……演算
増幅器
フロントページの続き
(56)参考文献 特開 昭56−76613（ＪＰ，Ａ)
特開 昭59−147508（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．調整増幅器（RV）のオフセット電圧を補償するため
の回路装置において、 調整増幅器（RV）の入力側は入力段（＋）を介して、調
整操作素子（SG）に対する調整操作信号（Ｆ）を生成す
る手段および制御回路（ST）の出力側と接続されてお
り、 調整増幅器（RV）の出力側には制御可能なスイッチ
（Ｓ）の一方の接点と制御回路（ST）の入力側とが接続
されており、 制御可能なスイッチ（Ｓ）の他方の接点には調整操作素
子（SG）が接続されており、 前記制御回路（ST）は、前記調整増幅器（RV）の出力側
におけるオフセット電圧を測定し、当該測定された値を
記憶し、オフセット補償電圧を前記調整増幅器（RV）の
入力側に供給するための手段を有する、ことを特徴とす
る回路装置。 ２．前記入力段（＋）は加算段である、特許請求の範囲
第１項記載の回路装置。 ３．前記入力段（＋）は。調整操作信号（Ｆ）と制御回
路（ST）の出力信号との差を形成する段である、特許請
求の範囲第１項記載の回路装置。 ４．前記入力段（＋）は比較段である、特許請求の範囲
第１項記載の回路装置。 ５．調整増幅器（RV）のオフセット電圧を補償するため
の回路装置において、 調整増幅器（RV）の入力側は入力段（＋）に接続されて
おり、 該入力段（＋）には調整操作素子（SG）に対する調整操
作信号（Ｆ）が供給され、 調整増幅器（RV）の出力側は、アナログ／デジタル変換
器（AD）の入力側 および制御可能なスイッチ（Ｓ）の一方の接点と接続さ
れており、 前記制御可能なスイッチ（Ｓ）の他方の接点は調整操作
素子（SG）と接続されており、 アナログ／デジタル変換器（AD）の出力側は制御回路
（ST）の第１入力側（E1）と接続されており、 前記制御回路（ST）の第１出力側（A1）はアップダウン
カウンタ（Ｚ）の入力側接続されており、 前記アップダウンカウンタ（Ｚ）の出力側はデジタル／
アナログ変換器（DA）の入力側と接続されており 前記デジタル／アナログ変換器（DA）の出力側は前記入
力段（＋）と接続されており、 前記制御回路（ST）の第２入力側（E2）にはオフセット
基準電圧が供給され、 前記制御回路（ST）の第２出力側（A2）は前記制御可能
なスイッチ（Ｓ）の制御入力側と接続されている、こと
を特徴とする回路装置。 ６．デジタル／アナログ変換器（DA）は、パルス変調器
（Ｐ）と積分器（Ｉ）とからなる直列回路として構成さ
れている、特許請求の範囲第５項記載の回路装置。 ７．パルス変調器（Ｐ）はパルス幅変調器である、特許
請求の範囲第６項記載の回路装置。 ８．パルス変調器（Ｐ）はマイクロプロセッサ（μＰ）
に集積されている、特許請求の範囲第６項記載の回路装
置。 ９．パルス変調器（Ｐ）はソフトウェアによってマイク
ロプロセッサ（μＰ）で実現されている、特許請求の範
囲第６項記載の回路装置。 １０．調整増幅器（RV）のオフセット電圧を補償するた
めの回路装置において、 調整増幅器（RV）の入力側は入力段（＋）と接続されて
おり、 該入力段には調整操作素子（SG）に対する調整操作信号
（Ｆ）が印加され、 調整増幅器（RV）の出力側は、演算増幅器（OP）の反転
入力側および制御可能なスイッチ（Ｓ）の一方の接点と
接続されており、 該制御可能なスイッチ（Ｓ）の他方の接点は調整操作素
子（SG）の入力側と接続されており、 演算増幅器（OP）の出力側はマイクロプロセッサ（μ
Ｐ）の入力側（Ｅ）と接続されており、かつ第１抵抗
（R1）を介して非反転入力側と接続されており、 演算増幅器（OP）の非反転入力側は第２抵抗（R2）を介
して基準電位と接続されており、 マイクロプロセッサ（μＰ）の第１出力側（A1）は制御
可能なスイッチ（Ｓ）の制御入力側と接続されており、 マイクロプロセッサ（μＰ）の第２出力側（A2）はパル
ス変調器（Ｐ）の入力側と接続されており、 該パルス変調器の出力側は積分器（Ｉ）の入力側と接続
されており、 積分器（Ｉ）の出力側は入力段（＋）と接続されてお
り、 前記マイクロプロセッサはその第２出力側（A2）におけ
る出力を、前記調整増幅器（RV）の出力側におけるオフ
セット電圧が前記基準電位に等しくなるまで変化させ、
当該マイクロプロセッサは相応する値を記憶している、
ことを特徴とする回路装置。 １１．パルス変調器（Ｐ）はパルス幅変調器である、特
許請求の範囲第10項記載の回路装置。 １２．パルス変調器（Ｐ）はマイクロプロセッサ（μ
Ｐ）で集積されている、特許請求の範囲第10項記載の回
路装置。 １３．パルス変調器（Ｐ）はソフトウェアによってマイ
クロプロセッサ（μＰ）で実現されている、特許請求の
範囲第10項記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3605561.1 | 1986-02-21 | ||
| DE19863605561 DE3605561A1 (de) | 1986-02-21 | 1986-02-21 | Verfahren zur kompensation der offset-spannung eines regelverstaerkers und schaltungsanordnung zur durchfuehrung des verfahrens |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62258508A JPS62258508A (ja) | 1987-11-11 |
| JP2888833B2 true JP2888833B2 (ja) | 1999-05-10 |
Family
ID=6294602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036014A Expired - Lifetime JP2888833B2 (ja) | 1986-02-21 | 1987-02-20 | 調整増幅器のオフセット電圧を補償する回路装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4810973A (ja) |
| EP (2) | EP0259403B1 (ja) |
| JP (1) | JP2888833B2 (ja) |
| KR (1) | KR970000557B1 (ja) |
| DE (2) | DE3605561A1 (ja) |
| DK (1) | DK165809C (ja) |
| ES (1) | ES2018000B3 (ja) |
| WO (1) | WO1987005171A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3732997A1 (de) * | 1987-09-30 | 1989-04-13 | Thomson Brandt Gmbh | Geraet zur wiedergabe von daten |
| DE3732941A1 (de) * | 1987-09-30 | 1989-04-20 | Thomson Brandt Gmbh | Geraet zur wiedergabe von daten |
| US4996529A (en) * | 1989-04-10 | 1991-02-26 | Motorola, Inc. | Auto-zeroing circuit for offset cancellation |
| US5103122A (en) * | 1990-08-21 | 1992-04-07 | Amoco Corporation | High speed low power dc offsetting circuit |
| US5223841A (en) * | 1992-06-29 | 1993-06-29 | The United States Of America As Represented By The Secretary Of The Navy | Calibration method and apparatus for collecting the output of an array of detector cells |
| DE4302184A1 (de) * | 1993-01-27 | 1994-07-28 | Teves Gmbh Alfred | Schaltung zur Verstärkung des Ausgangssignals eines Sensors |
| AT403229B (de) * | 1994-02-10 | 1997-12-29 | Semcotec Handel | Schaltungsanordnung |
| DE19636326A1 (de) * | 1996-08-29 | 1998-03-05 | Siemens Ag | Verfahren zum Betrieb einer Verstärkerschaltung |
| US6556154B1 (en) | 1998-03-31 | 2003-04-29 | Lattice Semiconductor Corporation | Offset voltage calibration DAC with reduced sensitivity to mismatch errors |
| EP1153476B1 (en) | 1999-02-05 | 2003-01-08 | Texas Instruments Denmark A/S | A circuit for compensating noise and errors from an output stage of a digital amplifier |
| ATE303594T1 (de) * | 2000-10-16 | 2005-09-15 | Infineon Technologies Ag | Elektronische schaltung, sensoranordnung und verfahren zum verarbeiten eines sensorsignals |
| JP2002230905A (ja) * | 2001-01-29 | 2002-08-16 | Niigata Seimitsu Kk | 音声再生装置および方法 |
| WO2002080352A1 (en) * | 2001-03-29 | 2002-10-10 | Koninklijke Philips Electronics N.V. | Balanced transformer-less amplifier and an offset detection and correction system therefore |
| JP2004101581A (ja) * | 2002-09-04 | 2004-04-02 | Koninkl Philips Electronics Nv | 画像表示装置 |
| JP4277599B2 (ja) * | 2003-07-14 | 2009-06-10 | ヤマハ株式会社 | オフセット補正方法、オフセット補正回路及び電子ボリューム |
| US10216523B2 (en) | 2015-07-17 | 2019-02-26 | General Electric Company | Systems and methods for implementing control logic |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609365A (en) * | 1967-09-01 | 1971-09-28 | Santa Barbara Res Center | Radiometer arrangement and control circuit therefor |
| US4229703A (en) * | 1979-02-12 | 1980-10-21 | Varian Associates, Inc. | Zero reference and offset compensation circuit |
| JPS5676613A (en) * | 1979-11-29 | 1981-06-24 | Toshiba Corp | Automatic offset calibrating circuit for operational amplifier |
| US4494551A (en) * | 1982-11-12 | 1985-01-22 | Medicomp, Inc. | Alterable frequency response electrocardiographic amplifier |
| US4495470A (en) * | 1983-02-07 | 1985-01-22 | Tektronix, Inc. | Offset balancing method and apparatus for a DC amplifier |
-
1986
- 1986-02-21 DE DE19863605561 patent/DE3605561A1/de not_active Withdrawn
-
1987
- 1987-01-30 US US07/117,070 patent/US4810973A/en not_active Expired - Lifetime
- 1987-01-30 DE DE8787901418T patent/DE3778097D1/de not_active Expired - Lifetime
- 1987-01-30 WO PCT/EP1987/000041 patent/WO1987005171A1/de active IP Right Grant
- 1987-01-30 EP EP87901418A patent/EP0259403B1/de not_active Expired - Lifetime
- 1987-01-30 ES ES87200198T patent/ES2018000B3/es not_active Expired - Lifetime
- 1987-01-30 KR KR1019870700962A patent/KR970000557B1/ko not_active IP Right Cessation
- 1987-01-30 EP EP87200198A patent/EP0242889B1/de not_active Expired - Lifetime
- 1987-02-20 JP JP62036014A patent/JP2888833B2/ja not_active Expired - Lifetime
- 1987-10-20 DK DK548887A patent/DK165809C/da not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ES2018000B3 (es) | 1991-03-16 |
| DK548887D0 (da) | 1987-10-20 |
| EP0242889B1 (de) | 1990-10-03 |
| EP0242889A1 (de) | 1987-10-28 |
| DK548887A (da) | 1987-10-20 |
| WO1987005171A1 (en) | 1987-08-27 |
| US4810973A (en) | 1989-03-07 |
| EP0259403B1 (de) | 1992-04-08 |
| EP0259403A1 (de) | 1988-03-16 |
| DE3778097D1 (de) | 1992-05-14 |
| DK165809B (da) | 1993-01-18 |
| KR970000557B1 (ko) | 1997-01-13 |
| DE3605561A1 (de) | 1987-08-27 |
| DK165809C (da) | 1993-06-21 |
| JPS62258508A (ja) | 1987-11-11 |
| KR880701041A (ko) | 1988-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2888833B2 (ja) | 調整増幅器のオフセット電圧を補償する回路装置 | |
| JPS6331206A (ja) | 電荷増幅回路 | |
| JP2726131B2 (ja) | 集束調整回路および／またはトラツク調整回路におけるオフセツト電圧の補償方法および装置 | |
| KR920009195B1 (ko) | 광기록 재생장치의 피드백 제어장치 | |
| US7061531B2 (en) | Solid state imaging device having timing signal generation circuit and clamping circuit | |
| KR910002752B1 (ko) | 광 빔을 안내하기 위한 트래킹 제어시스템 | |
| US5132552A (en) | Linear interpolator | |
| US20060268668A1 (en) | Tilt controller based on distortion-free control signals and an optical reproducing apparatus thereof | |
| US5136568A (en) | Tracking circuit for guiding a beam of light along data tracks of a recorded medium | |
| JP2592166B2 (ja) | 画像読取装置 | |
| JP2005100345A (ja) | 電流制御回路，半導体装置及び撮像装置 | |
| JP2547215B2 (ja) | オ−トホワイトバランス装置 | |
| JP2006079471A (ja) | 電流制御回路，半導体装置及び撮像装置 | |
| US20050219969A1 (en) | Optical disk recording and reproducing apparatus | |
| KR19980065719A (ko) | 오프셋 전압의 인가가 가능한 자동 오프셋 조정 장치 | |
| KR950002613Y1 (ko) | 수직 다이나믹 빔 포커스 장치 | |
| KR950005260Y1 (ko) | 비데오 카메라 음성녹음장치 | |
| JP2006013715A (ja) | ゲインコントロール回路 | |
| KR930002367Y1 (ko) | 역광 보정 회로 | |
| JPS604321A (ja) | 可変利得増幅器 | |
| JPH05268475A (ja) | 信号処理装置 | |
| JPS6382067A (ja) | 撮像装置 | |
| JPS6093698A (ja) | 標本保持回路の変動補償回路 | |
| KR19990024434A (ko) | 이퀄라이저 회로 | |
| JPH04172201A (ja) | 位置検出器およびその検出器を用いたレンズ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |