KR19990024434A

KR19990024434A - 이퀄라이저 회로

Info

Publication number: KR19990024434A
Application number: KR1019970045532A
Authority: KR
Inventors: 문병기
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-09-02
Filing date: 1997-09-02
Publication date: 1999-04-06

Abstract

증폭기, 전압 조정 증폭기, 및 서보부를 구비하는 이퀄라이저 회로가 개시되어 있다. 증폭기는 입력 신호를 입력 단자로부터 입력하여 이의 이득을 조정하여 출력한다. 전압 조정 증폭기는 증폭기로부터 출력되는 신호를 넌인버팅 입력 단자로부터 입력하여 이의 이득을 외부 전압에 따라 조정하여 출력 단자로 출력한다. 서보부는 출력 단자와 전압 조정 증폭기의 인버팅 입력 단자 사이에 접속되어 있으며 전압 조정 증폭기로부터 출력되는 신호와 외부 전압을 입력하여 이에 따라 전압 조정 증폭기에 의한 이득이 소정의 값을 가지도록 전압 조정 증폭기의 트랜스콘덕터스를 조정하여 이에 해당되는 제어 신호를 전압 조정 증폭기의 인버팅 입력 단자로 피드백 하여 입력시킨다. 본 발명에 의하면, 미세한 이득의 조정을 위하여 저항 소자를 외부에 설정할 필요가 없이 외부 전압을 이용하여 서보부에 의해 자동으로 원하는 이득을 가지도록 조정되어 지기 때문에 외부에 설정되어야하는 저항 소자가 필요하지 않으므로 부품 원가가 감소되고 테스트 시간이 감소되는 효과를 가진다.

Description

이퀄라이저 회로

본 발명은 이퀄라이저(Equalizer) 회로에 관한 것으로서, 특히 넓은 주파수 영역에서 동작하는 위상 고정 루프(PLL: Phase-Locked Loop) 회로에 대응하도록 자동으로 이득을 조정할 수 있도록 구성되어 있는 이퀄라이저 회로에 관한 것이다.

광(Optical) 디스트(Disk)에 기록되어 있는 데이터들은 적당한 기능을 가진 신호 경로를 거쳐 사용자가 필요로 하는 데이터로 다시 복원되어 진다. 이 때, 정확한 데이터의 복원을 위해서는 주파수 영역의 이득 및 여러 특성 값을 조정하여 주는 회로가 필요하게 되었으며, 이러한 역할을 수행하는 회로를 이퀄라이저라 부른다.

이퀄라이저는 외부 전압값에 따라서 각기 다른 부분의 주파수 대역 신호를 증폭하도록 만들어져 있으며 이 전압은 이퀄라이저를 제어하는 서보(Servo) 블록으로부터 입력되어 진다. 서보 블록으로부터 입력되어 지는 전압은 서보 블록 내부에서 동작하는 넓은 주파수 영역의 위상 고정 루프(PLL) 회로의 출력 전압값이며 이 값에 의하여 이퀄라이저는 넓은 주파수 영역의 위상 고정 루프(PLL) 회로에 대응하는 기능을 수행하게 된다. 여기서 넓은 주파수 영역의 위상 고정 루프(PLL) 회로의 기능이 없을 경우에 이퀄라이저는 고정된 주파수 대역만 조정할 수 있으며, 넓은 주파수 영역의 위상 고정 루프(PLL) 회로의 기능이 있을 경우에는 기준 전압으로부터 상하로 약 50% 범위의 주파수 대역에 대하여 이퀄라이저의 기능이 가능하다.

그러므로 최대 가변 범위는 50%가 되지만 경우에 따라서는 50% 보다 약간 더 큰 영역으로의 조정이 필요해질 수 있으므로 이러한 역할을 하는 블록이 더 요구되어 진다.

도 1은 이퀄라이저 회로에 있어서, 상기 역할을 하는 회로의 블록도를 나타내고 있다.

도 1을 참조하면, 이퀄라이저 회로에 있어서, 상기 역할을 하는 회로는 증폭기(110,130), 및 위상 반전기(120)를 구비한다.

증폭기(110)는 연산 증폭기(112), 및 저항 소자들(R1,R2)로써 구성되어 있다. 저항 소자(R1)는 증폭기(110)의 입력 단자와 연산 증폭기(112)의 인버팅 입력 단자 사이에 접속되어 있고, 저항 소자(R2)는 연산 증폭기(112)의 인버팅 입력 단자와 증폭기(110)의 출력 단자 사이에 접속되어 있으며, 연산 증폭기(112)의 넌인버팅 입력 단자에는 기준 전압(VREF)이 인가되어 있다. 증폭기(110)는 입력 단자로부터 입력 신호(Vin)를 입력하여 저항 소자들(R1,R2)의 저항값들에 따라 이득을 줄이는 역할을 하기 위한 것이다.

위상 반전기(120)는 연산 증폭기(122), 및 저항 소자들(R3,R4)로써 구성되어 있다. 저항 소자(R3)는 위상 반전기(120)의 입력 단자와 연산 증폭기(122)의 인버팅 입력 단자 사이에 접속되어 있고, 저항 소자(R4)는 연산 증폭기(122)의 인버팅 입력 단자와 위상 반전기(120)의 출력 단자 사이에 접속되어 있으며, 연산 증폭기(122)의 넌인버팅 입력 단자에는 기준 전압(VREF)이 인가되어 있다. 위상 반전기(120)는 입력 단자로부터 증폭기(110)로부터 출력되는 신호를 입력하여 저항 소자들(R3,R4)의 저항값들에 따라 증폭기(110)로부터 출력되는 신호의 위상을 반전시키는 역할을 하기 위한 것이다.

증폭기(130)는 연산 증폭기(132), 및 저항 소자들(R5,R6)로써 구성되어 있다. 저항 소자(R5)는 연산 증폭기(132)의 인버팅 입력 단자와 기준 전압(VREF) 단자 사이에 접속되어 있고, 저항 소자(R6)는 연산 증폭기(132)의 인버팅 입력 단자와 증폭기(130)의 출력 단자 사이에 접속되어 있다. 증폭기(130)는 위상 반전기(120)로부터 출력되는 신호를 입력하여 이를 연산 증폭기(132)의 넌인버팅 입력 단자로 입력시켜 저항 소자들(R5,R6)의 저항값들에 따른 이득을 가지는 신호를 출력 단자(Vout)로 출력한다. 여기서 저항 소자(R5)는 칩회로의 외부 저항으로써 설정되어 있다. 따라서 도 1에 나타나 있는 이퀄라이저 회로는 저항 소자(R5)의 저항값을 외부적으로 설정하여 원하는 이득을 가지도록 조정할 수 있다. 즉 저항 소자(R5)에 의해서 미세한 이득 조정이 가능하게 되어 50%에서 약간의 레인지 조정하게 되어 있다.

그러나 이와 같은 종래의 이퀄라이저 회로에 있어서는, 제조과정 상 및 그 밖의 여러 가지 변화 요인이 생길 수 있으므로 제품 하나마다 외부에 설정되어 있는 저항 소자의 저항값을 모두 설정하여야하는 번거러움이 있으며, 이에 따라 제조 원가의 상승을 초래하게 되는 문제가 생긴다.

따라서 본 발명의 목적은 이퀄라이저 회로에 있어서, 넓은 주파수 영역에서 동작하는 위상 고정 루프 회로에 대응하도록 자동으로 이득을 조정할 수 있도록 구성되어 있는 이퀄라이저 회로를 제공하는 데 있다.

도 1은 종래의 이퀄라이저 회로의 블록도이다.

도 2는 본 발명의 실시예에 따른 이퀄라이저 회로의 블록도이다.

도면의 부호에 대한 자세한 설명

R1 내지 R8: 저항 소자들, Vout: 출력 단자,

Vin: 입력 신호, VREF: 기준 전압,

So: 제어 신호, Si: 외부 입력 신호.

상기 목적을 달성하기 위하여 본 발명에 의한 이퀄라이저 회로는 입력 신호를 입력 단자로부터 입력하여 이의 이득을 조정하여 출력하는 증폭기; 상기 제 1 증폭기로부터 출력되는 신호를 넌인버팅 입력 단자로부터 입력하여 이의 이득을 외부 전압에 따라 조정하여 출력 단자로 출력하는 전압 조정 증폭기; 및 상기 출력 단자와 상기 전압 조정 증폭기의 인버팅 입력 단자 사이에 접속되어 있으며 상기 전압 조정 증폭기로부터 출력되는 신호와 상기 외부 전압을 입력하여 이에 따라 상기 전압 조정 증폭기에 의한 이득이 소정의 값을 가지도록 상기 전압 조정 증폭기의 트랜스콘덕터스를 조정하는 서보부를 구비하는 것을 특징으로 한다.

이어서 첨부한 도면을 참조하여 본 발명의 구체적인 실시예에 대하여 자세히 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 이퀄라이저 회로의 블록도를 나타내고 있다.

도 2를 참조하면, 본 발명의 실시예에 따른 이퀄라이저 회로는 증폭기(210), 전압 조정 증폭기(220), 및 서보부(230)를 구비한다.

증폭기(210)는 입력 신호(Vin)를 입력 단자로부터 입력하여 이의 이득을 조정하여 출력한다. 증폭기(210)는 연산 증폭기(212), 및 저항 소자들(R7,R8)로써 구성되어 있다. 저항 소자(R7)는 증폭기(210)의 입력 단자와 연산 증폭기(212)의 인버팅 입력 단자 사이에 접속되어 있고, 저항 소자(R8)는 연산 증폭기(212)의 인버팅 입력 단자와 증폭기(210)의 출력 단자 사이에 접속되어 있으며, 연산 증폭기(212)의 넌인버팅 입력 단자에는 기준 전압(VREF)이 인가되어 있다. 증폭기(210)는 입력 단자로부터 입력 신호(Vin)를 입력하여 저항 소자들(R7,R8)의 저항값들에 따라 이득을 줄이는 역할을 하기 위한 것이다.

전압 조정 증폭기(220)는 증폭기(210)로부터 출력되는 신호를 넌인버팅 입력 단자로부터 입력하여 이의 이득을 서보부(230)로부터 입력되는 제어 신호(So)에 따라 조정하여 출력 단자(Vout)로 출력한다.

서보부(230)는 출력 단자와 전압 조정 증폭기(220)의 인버팅 입력 단자 사이에 접속되어 있으며 전압 조정 증폭기(220)로부터 출력되는 신호(Vout)와 외부 전압(Si)을 입력하여 이에 따라 전압 조정 증폭기(220)에 의한 이득이 소정의 값을 가지도록 전압 조정 증폭기(220)의 트랜스콘덕터스(Transconductance)를 조정하여 이에 해당되는 제어 신호(So)를 전압 조정 증폭기(220)의 인버팅 입력 단자로 피드백 하여 입력시킨다.

이와 같이 본 발명의 실시예에 따른 이퀄라이저 회로는 미세한 이득의 조정을 위하여 저항 소자를 외부에 설정할 필요가 없이 외부 전압(Si)을 이용하여 서보부(230)에 의해 자동으로 원하는 이득을 가지도록 조정되어 진다. 따라서 외부에 설정되어야하는 저항 소자가 필요하지 않기 때문에 부품 원가가 감소되고 서보부(230)에 의해서 자동으로 이득이 조정되기 때문에 테스트 시간이 감소되는 효과를 가진다.

본 발명에 의하면, 미세한 이득의 조정을 위하여 저항 소자를 외부에 설정할 필요가 없이 외부 전압을 이용하여 서보부에 의해 자동으로 원하는 이득을 가지도록 조정되어 지기 때문에 외부에 설정되어야하는 저항 소자가 필요하지 않으므로 부품 원가가 감소되고 테스트 시간이 감소되는 효과를 가진다.

Claims

이퀄라이저 회로에 있어서,

입력 신호를 입력 단자로부터 입력하여 이의 이득을 조정하여 출력하는 증폭기;

상기 제 1 증폭기로부터 출력되는 신호를 넌인버팅 입력 단자로부터 입력하여 이의 이득을 외부 전압에 따라 조정하여 출력 단자로 출력하는 전압 조정 증폭기; 및

상기 출력 단자와 상기 전압 조정 증폭기의 인버팅 입력 단자 사이에 접속되어 있으며 상기 전압 조정 증폭기로부터 출력되는 신호와 상기 외부 전압을 입력하여 이에 따라 상기 전압 조정 증폭기에 의한 이득이 소정의 값을 가지도록 상기 전압 조정 증폭기의 트랜스콘덕터스를 조정하는 서보부를 구비하는 것을 특징으로 하는 이퀄라이저 회로.
제 1 항에 있어서, 상기 증폭기는

넌인버팅 입력 단자에 기준 전압이 인가되어 있는 연산 증폭기;

상기 입력 단자와 상기 연산 증폭기의 인버팅 입력 단자 사이에 접속되어 있는 제 1 저항 소자; 및

상기 연산 증폭기의 인버팅 입력 단자와 상기 연산 증폭기의 출력단자 사이에 접속되어 있는 제 2 저항 소자를 구비하는것을 특징으로 하는 이퀄라이저 회로.