KR970000557B1 - 서보 증폭기의 오프셋 전압을 보상하기 위한 방법 및 그 회로 - Google Patents

서보 증폭기의 오프셋 전압을 보상하기 위한 방법 및 그 회로 Download PDF

Info

Publication number
KR970000557B1
KR970000557B1 KR1019870700962A KR870700962A KR970000557B1 KR 970000557 B1 KR970000557 B1 KR 970000557B1 KR 1019870700962 A KR1019870700962 A KR 1019870700962A KR 870700962 A KR870700962 A KR 870700962A KR 970000557 B1 KR970000557 B1 KR 970000557B1
Authority
KR
South Korea
Prior art keywords
input terminal
output terminal
circuit
servo
servo amplifier
Prior art date
Application number
KR1019870700962A
Other languages
English (en)
Other versions
KR880701041A (ko
Inventor
쿠르쯔 알투르
Original Assignee
도이체 톰손-브란트 게엠베하
롤프-디이터 베르거
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도이체 톰손-브란트 게엠베하, 롤프-디이터 베르거 filed Critical 도이체 톰손-브란트 게엠베하
Publication of KR880701041A publication Critical patent/KR880701041A/ko
Application granted granted Critical
Publication of KR970000557B1 publication Critical patent/KR970000557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H03F1/304—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device and using digital means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier

Abstract

내용 없음.

Description

서보 증폭기의 오프셋 전압을 보상하기 위한 방법 및 그 회로
제1도 및 제2도는 본 발명에 따른 방법을 실시하기 위해 사용된 회로의 블럭도.
본 발명은 서보 증폭기의 오프셋 전압을 보상하기 위한 방법 및 그 회로에 관한 것이다.
서보 증폭기는 예를 들면 컴팩트 디스크 플레이어의 광학 스캐닝 시스템의 포커싱 조절회로 및 트레킹 조절 회로내에서 사용된다. 컴팩트 디스크 플레이어에서 음성신호 또는 비디오 신호와 같은 유효신호는 컴팩트 디스크의 나선형 또는 원형 데이터 트랙에 기억되어 있고 광학시스템에 의해 판독된다. 광학시스템은 일반적으로 렌즈 장치로 이루어지는데, 그 렌즈는 포커싱 조절회로에 의해, 렌즈 장치의 초점이 컴팩트 디스크상에 놓이도록 축방향으로 이동된다. 텔레스코프적으로 초점을 정확하게 조절하는 이러한 조절과정을 포커싱이라고 부른다. 광학시스템에 의해 컴팩트 디스크로부터 유효신호가 완벽하게 판독될 수 있게 하기 위해, 포커싱 조절회로에 의해 계속적인 포커싱이 이루어져야 할 필요가 있다. 그런데 포커싱의 미세한 편차 조차도 컴팩트 디스크에 기억된 유효신호를 판독할 경우 에러를 야기시키기 때문에, 서보 증폭기의 오프셋 전압이 커져서는 안된다. 따라서 오프셋 전압은 보상되어야 한다.
종래기술로서, 미합중국 특허 제 4,229,703호에는 제로기준 및 오프셋 보상회로가 개시되어 있는데, 이 보상회로는 마이크로프로세서 및 2개의 디지탈 아날로그 컨버터를 구비하고 있으며, 마이크로프로세서의 출력단으로부터 구해진 디지탈 값은 2개의 디지탈 아날로그 변환기에 의해 증폭기의 2개의 입력단중 어느 하나에 인가되는 아날로그 보상전압으로 변환된다. 전류크기가 나노 내지 마이크로 암페어 범위에 있을 때, 제2디지탈 아날로그 변환기는 루프 C상에서 동작한다. 다른 한편으로, 전류가 마이크로 암페어 범위 이상에 있을 때, 제1 디지탈 아날로그 변환기는 루프(V)상에서 동작한다. 저항 네트워크 및 비교기가 증폭기 출력단에서의 전압이 소정 윈도우내에 있다는 것을 나타낼때까지 마이크로프로세서는 그것의 출력단에서 디지탈 값을 변화시킨다. 이때에, 마이크로프로세서는 보상전압을 구한다.
상기 미합중국 특허에서는 증폭기 출력단에서의 전압이 소정 윈도우 내에 있는지의 여부가 저항 네트워크에 의해 검사되는데, 상기 전압이 기준값에 정확하게 일치하는 지의 여부가 검사되지 않으므로서 정확한 보상전압을 제공하지 못하다는 문제점을 갖는다.
또한, 공지문헌(Electronics, vo1. 54, No. 16, 1981년, 8월, R, Kash등, Building quality analog circuits with C-MOS logic arrays, page 109~112)에는 두 개의 스위치(S13, S14)가 연산 증폭기의 오프셋 전압을 보상하기 위해 입력전압으로부터 연산 증폭의 입력을 분리하는 구조가 개시되어 있다. 두 개의 또 다른 스위치(S11, S12)는 비교기의 입력단과 연산 증폭기의 입력단을 접속한다. 이 비교기는 기억장치와 접속된 출력단을 가진다. 기억장치의 출력단은 디지탈 아날로그 변환기의 입력단에 접속된다. 상기 디지탈 아날로그 변환기는 다수의 저항 및 스위치(S1 내지 S10)로 구성된다. 스위치(S1 내지 S10)가 기억장치에 의해 제어되는 디지탈 아날로그 변환기의 저항 네트워크에 의해 오프셋 전압이 보상된다. 스위치(S1 내지 S10)가 정확하게 위치할 때, 스위치(S11, S12)는 개방되며 스위치(S13, S14)는 입력전압을 연산 증폭기의 입력단에 다시 접속시킨다. 정확한 보상전압이 구해진 후 스위치(S11, S12)는 비교기를 연산증폭기로부터 다시 분리한다. 상기 공지예에서는 증폭기의 입력단에 복수의 스위치를 사용함으로서 상기 회로의 구조를 복잡하게 하고 있다는 문제점을 갖는다.
본 발명은 상기한 문제점 등을 감안하여 이루어진 것으로서 서보 증폭기의 오프셋 전압을 보다 정확히 보상하고 회로의 구조를 보다 단순화한 서보 증폭기 오프셋 전압 보상 방법 및 그 회로를 제공하는 것을 목적으로 한다.
상기 목적은 오프셋 보상전압을 측정하기 위해 서보 증폭기의 출력단자가 조절회로의 서보제어소자로부터 분리되고, 오프셋 보상전압의 값이 기억되고, 일단 오프셋 보상전압의 값이 검출 및 기억된 후 서보 증폭기의 출력단자가 다시 조절회로의 서보제어소자에 연결되고, 기억된 오프셋 보상전압이 서보증폭기의 입력단자에 인가되는 본 발명에 따라 이루어진다.
또 다른 목적 및 기타의 본 발명의 특징은 이하 첨부도면을 참고로 한 실시예의 설명으로부터 보다 명백해질 것이다.
제1도에 도시된 회로를 참조로 본 발명에 따른 방법을 설명하면 다음과 같다.
제1도에서는 서보 증폭기(RV)의 출력단자가 아날로그/디지탈 변환기(AD)의 입력단자 및 제어가능한 스위치(S)의 한 접점과 연결되어 있고, 제어가능한 스위치(S)의 다른 접점이 서보제어소자(SG)와 연결되어 있다. 서보 증폭기(RV)의 입력단자에는 서보제어소자(SG)용 제어신호(F)가 공급된다. 아날로그/디지탈 변환기(AD)의 출력단자는 제어회로(ST)의 제1입력단자(E1)와 연결되어 있다. 제어회로(ST)의 제1출력단자(A1)는 업-다운 카운터(Z)의 입력단자에 연결되어 있고, 업-다운 카운터(Z)의 출력단자는 디지탈 /아날로그 변환기(DA)의 입력단자와 연결되어 있다. 디지탈 /아날로그 변환기(DA)의 출력단자는 서보 증폭기(RV)의 입력단자로 피드백되어 있다. 제어회로(ST)의 제2입력단자(E2)에는 오프셋 기준 전압이 인가된다. 제어회로(ST)의 제2출력단자(A2)는 제어가능한 스위치(S)의 제어 입력단자와 연결되어 있다.
예를 들어, 컴팩트 디스크 플레이어내에 설치될 수 있는 제1도의 회로가 어떻게 동작하는지를 설명하면 다음과 같다.
컴팩트 디스크 플레이어가 스위치 온 되면, 제어회로(ST)가 제어가능한 스위치(S)를 개방하여 이로인해 포커싱 조절회로도 개방된다. 포커싱 조절회로가 개방되면, 서보 증폭기(RV)의 출력단자의 아날로그 오프셋 전압은 아날로그/디지탈 변환기(AD)를 거쳐 디지탈 형태로 제어회로(ST)에 공급되고, 이 제어회로(ST)내에서 이 오프셋 전압은 오프셋 기준전압(일반적으로 OV)과 비교된다. 서보 증폭기(RV)의 출력단자에서의 오프셋전압이 오프셋 기준전압(OV)과 일치하지 않으면, 제어회로(ST)는 업-다운 카운터(Z)에 카운팅 펄스를 전달한다. 업-다운 카운터(Z)는 오프셋 전압이 영이 될 때까지 제어회로(ST)로부터 카운팅 펄스를 받으며, 상기 카운터(Z)의 출력단자에서의 카운팅 값은 디지탈 /아날로그 변환기(DA)내에서 아날로그 전압으로 변환되고, 이 아날로그 전압은 서보 증폭기(RV)의 입력단자로 피드백되어 오프셋 전압을 보상한다. 일단 서보 증폭기(RV)의 출력단자에서 오프셋 전압이 보상되면, 제어회로(ST)는 제어 가능한 스위치(S)를 폐쇄시킨다. 따라서 포커싱 조절회로는 다시 폐쇄되고 렌즈 장치의 초점은 디스크상에 맞춰진다. 또한 제어회로(ST)가 이 시점에서부터 업-다운 카운터(Z)에 카운팅 펄스를 더 이상 전달하지 않기 때문에, 업-다운 카운터내에 보상 전압값이 기억된다. 이러한 보상 전압은 디지탈/아날로그 변환기(DA)를 거쳐 서보 증폭기(RV)의 입력단자에 아날로그 형태로 계속 공급된다. 컴팩트 디스크 플레이어가 스위치 오프되었다가 다시 스위치 온되면, 전술한 바와 같이 제어 가능한 스위치(S)가 다시 개방되고, 보상전압이 결정되어 기억되고 아날로그 형태로 서보 증폭기(RV)의 입력단자에 다시 공급된다.
상기 디지탈 /아날로그 변환기(DA)는 펄스폭 변조기와 적분기의 직렬회로로 구성될 수 있다.
제2도에는 본 발명에 따른 방법을 실시하기 위한 또 다른 회로가 도시되어 있다.
서보 증폭기(RV)의 입력단자에는 서보 제어소자(SG)용 제어신호(F)가 공급된다. 서보 증폭기(RV)의 출력단자는 연산증폭기(OP)의 반전입력단자 및 제어가능한 스위치(S)의 한 접점과 연결되어 있고, 제어가능한 스위치(S)의 다른 접점은 서보 제어소자(SG)의 입력단자와 연결되어 있다. 연산증폭기(OP)의 출력단자는 마이크로프로세서(μP)의 입력단자(E)와 연결되어 있고, 제1저항(R)을 통해 비반전 입력단자와 연결되어 있으며, 이 비반전 입력단자는 제2저항(R2)을 통해 기준전위에 놓인다. 마이크로프로세서(μP)의 제1출력단자(A1)는 제어가능한 스위치(S)의 제어 입력단자와 연결되어 있다. 마이크로프로세서(μP)의 제2출력단자(A2)는 펄스폭 변조기(P)의 입력단자와 연결되어 있고, 펄스폭 변조기(P)의 출력단자는 적분기(I)의 입력단자와 연결되어 있다. 적분기(I)의 출력단자는 서보 증폭기(RV)의 입력단자와 연결되어 있다.
제2도에 도시된 회로의 동작을 설명하면 다음과 같다.
제1도의 회로에서와 마찬가지로 장치가 스위치 온 되면, 마이크로프로세서(μP)가 그것의 제1출력단자(A1)에서 내보내는 신호에 의해 제어가능한 스위치(S)를 개방시킴으로써 포커싱 조절회로가 개방된다. 연산증폭기(OP)는 제1저항(R1) 및 제2저항(R2)과 함께 비교기(K)를 형성하는데, 이 비교기(K) 내에서 오프셋 전압이 오프셋 기준전압과 비교된다. 마이크로프로세서(μP)는 서보 증폭기(RV)의 출력단자에서의 오프셋 전압이 오프셋 기준전압과 일치할 때까지, 즉 오프셋 전압이 보상될 때까지 그것의 제2출력단자(A2)에 있는 전압을 변화시킨다. 이때 서보 증폭기(RV)의 출력단자에서의 오프셋 전압을 보상하는 전압의 값은 마이크로프로세서 (μP)내에 기억된다. 또한 마이크로프로세서(μP)는 그것의 제1출력단자(A1)에서 제어 가능한 스위치(S)와 포커싱 조절회로를 다시 폐쇄시키는 신호를 내보낸다. 이제 보상전압은 펄스폭 변조기(P) 및 적분기(I)를 통해 서보 증폭기(RV)의 입력단자에 계속 공급된다. 장치를 스위치온 할 때마다 제1도에 도시된 회로에서와 마찬가지로 오프셋 전압이 새로이 보상된다.
상기 펄스폭 변조기(P)는 마이크로프로세서(μP)내에 집적되거나 소프트웨어에 의해 마이크로프로세서(μP)내에서 구현될 수 있다.
본 발명의 장점은, 본 발명에 따른 방법에 따라 동작하는 포커싱 조절회로를 가진 컴팩트 디스크 플레이어의 제작시, 서보증폭기의 보상이 더 이상 필요하지 않다는 것이다. 또한, 장치가 스위치온 될 때마다 오프셋 전압이 새로이 보상되기 때문에, 장치의 에이징에 의한 오프셋 전압의 편차가 야기되지 않는다. 따라서, 컴팩트 디스크 플레이어내에 있는 포커싱 조절회로의 서보증폭기가 처음에는 완벽하게 작동되지만 시간이 흐름에 따라 음질이 떨어져서 새로이 보상되어야할 경우가 발생되지 않는다. 종래 장치의 관리는 고객에게 불편할 뿐만 아니라 비용이 많이 들기 때문에, 본 발명에 따른 방법에 따라 작동하는 조절회로를 가진 장치에서 이러한 관리가 필요없다는 것은 또 다른 장점이 된다.

Claims (8)

  1. 서보 증폭기(RV)의 오프셋 전압을 보상하는 방법에 있어서, 오프셋 보상전압을 결정하기 위해 상기 서보 증폭기(RV)의 출력단자가 조절회로의 서보제어소자(SG)로부터 분리되고, 오프셋 보상전압 값이 기억되고, 오프셋 보상전압 값의 검출 및 기억후 상기 서보 증폭기(RV)의 출력단자가 다시 조절회로의 상기 서보제어소자(SG)와 연결되고, 기억된 오프셋 보상전압이 상기 서보 증폭기(RV)의 입력단자로 피드백되는 것을 특징으로 하는 서보 증폭기의 오프셋 전압을 보상하는 방법.
  2. 소보 증폭기(RV)의 입력단자에는 서보제어소자(SG)용 제어신호(F)가 공급되고, 상기 서보 증폭기(RV)의 출력단자는 아날로그/디지탈 변환기(AD)의 입력단자 및 제어가능한 스위치(S)의 한 접점과 연결되며, 상기 제어가능한 스위치(S)의 다른 접점은 상기 서보제어소자(SG)와 연결되고, 상기 아날로그/디지탈 변환기(AD)의 출력단자는 제어회로(ST)의 제1입력단자(E1)와 연결되며, 상기 제어회로(ST)의 제1출력단자(A1)는 업-다운 카운터(Z)의 입력단자와 연결되고, 상기 업-다운 카운터(Z)의 출력단자는 디지탈 /아날로그 변환기(DA)의 입력단자와 연결되며, 상기 디지탈 /아날로그 변환기(DA)의 출력단자는 상기 서보 증폭기(RV)의 입력단자와 연결되고, 상기 제어회로(ST)의 제2입력단자(E2)에는 오프셋 기준전압이 공급되며 상기 제어회로(ST)의 제2출력단자(A2)는 상기 제어가능한 스위치(S)의 제어 입력단자와 연결되는 것을 특징으로 하는 서보 증폭기의 오프셋 전압을 보상하기 위한 회로.
  3. 제2항에 있어서, 상기 디지탈 /아날로그 변환기(DA)는 펄스 변조기(P)와 적분기(I)의 직렬회로로 구성되는 것을 특징으로 하는 서보 증폭기의 오프셋 전압을 보상하기 위한 회로.
  4. 서보 증폭기(RV)의 입력단자에는 서보제어소자(SG)용 제어신호(F)가 공급되고, 상기 서보 증폭기(RV)의 출력단자는 연산증폭기(OP)의 반전 입력단자 및 제어가능한 스위치(S)의 한 접점과 연결되며, 상기 제어가능한 스위치(S)의 다른 접점은 상기 서보제어소자(SG)의 입력단자와 연결되고, 상기 연산증폭기(OP)의 출력단자는 마이크로프로세서(μP)의 입력단자(E)와 연결되며 또한 제1저항(R1)을 통해 그 비반전 입력단자와 연결되고, 상기 연산증폭기(OP)의 비반전 입력단자는 제2저항(R2)을 통해 기준전위에 놓이며, 상기 마이크로프로세서(μP)의 제1출력단자(A1)는 상기 제어가능한 스위치(S)의 제어 입력단자와 연결되고 상기 마이크로 프로세서(μP)의 제2출력단자(A2)는 펄스 변조기(P)의 입력단자와 연결되며, 상기 펄스 변조기(P)의 출력단자는 적분기(I)의 입력단자와 연결되고, 상기 적분기(I)의 출력단자는 상기 서보 증폭기(RV)의 입력단자와 연결되는 것을 특징으로 하는 서보 증폭기의 오프셋 전압을 보상하기 위한 회로.
  5. 제4항에 있어서, 상기 펄스 변조기(P)는 펄스폭 변조기인 것을 특징으로 하는 서보 증폭기의 오프셋 전압을 보상하기 위한 회로.
  6. 제4항에 있어서, 상기 펄스 변조기(P)는 마이크로프로세서(μP)내에 집적되는 것을 특징으로 하는 서보 증폭기의 오프셋 전압을 보상하기 위한 회로.
  7. 제4항에 있어서, 상기 펄스 변조기(P)는 상기 마이크로 프로세서(μP)내에서 소프트웨어에 의해 구현되는 것을 특징으로 하는 서보 증폭기의 오프셋 전압을 보상하기 위한 회로.
  8. 제3항에 있어서, 상기 펄스 변조기(P)는 펄스폭 변조기인 것을 특징으로 하는 서보 증폭기의 오프셋 전압을 보상하기 위한 회로.
KR1019870700962A 1986-02-21 1987-01-30 서보 증폭기의 오프셋 전압을 보상하기 위한 방법 및 그 회로 KR970000557B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19863605561 DE3605561A1 (de) 1986-02-21 1986-02-21 Verfahren zur kompensation der offset-spannung eines regelverstaerkers und schaltungsanordnung zur durchfuehrung des verfahrens
DEP3605561.1 1986-02-21
PCT/EP1987/000041 WO1987005171A1 (en) 1986-02-21 1987-01-30 Method for the compensation of the offset voltage of a regulating amplifier and circuit arrangement for implementing such method

Publications (2)

Publication Number Publication Date
KR880701041A KR880701041A (ko) 1988-04-22
KR970000557B1 true KR970000557B1 (ko) 1997-01-13

Family

ID=6294602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870700962A KR970000557B1 (ko) 1986-02-21 1987-01-30 서보 증폭기의 오프셋 전압을 보상하기 위한 방법 및 그 회로

Country Status (8)

Country Link
US (1) US4810973A (ko)
EP (2) EP0259403B1 (ko)
JP (1) JP2888833B2 (ko)
KR (1) KR970000557B1 (ko)
DE (2) DE3605561A1 (ko)
DK (1) DK165809C (ko)
ES (1) ES2018000B3 (ko)
WO (1) WO1987005171A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3732997A1 (de) * 1987-09-30 1989-04-13 Thomson Brandt Gmbh Geraet zur wiedergabe von daten
DE3732941A1 (de) * 1987-09-30 1989-04-20 Thomson Brandt Gmbh Geraet zur wiedergabe von daten
US4996529A (en) * 1989-04-10 1991-02-26 Motorola, Inc. Auto-zeroing circuit for offset cancellation
US5103122A (en) * 1990-08-21 1992-04-07 Amoco Corporation High speed low power dc offsetting circuit
US5223841A (en) * 1992-06-29 1993-06-29 The United States Of America As Represented By The Secretary Of The Navy Calibration method and apparatus for collecting the output of an array of detector cells
DE4302184A1 (de) * 1993-01-27 1994-07-28 Teves Gmbh Alfred Schaltung zur Verstärkung des Ausgangssignals eines Sensors
AT403229B (de) * 1994-02-10 1997-12-29 Semcotec Handel Schaltungsanordnung
DE19636326A1 (de) * 1996-08-29 1998-03-05 Siemens Ag Verfahren zum Betrieb einer Verstärkerschaltung
US6556154B1 (en) 1998-03-31 2003-04-29 Lattice Semiconductor Corporation Offset voltage calibration DAC with reduced sensitivity to mismatch errors
JP2002536903A (ja) * 1999-02-05 2002-10-29 テキサス インスツルメンツ、コペンハーゲン エイピーエス ディジタル増幅器の出力段からの雑音およびエラーを補償するための回路
EP1328799B1 (de) * 2000-10-16 2005-08-31 Infineon Technologies AG Elektronische schaltung, sensoranordnung und verfahren zum verarbeiten eines sensorsignals
JP2002230905A (ja) * 2001-01-29 2002-08-16 Niigata Seimitsu Kk 音声再生装置および方法
EP1374391A1 (en) * 2001-03-29 2004-01-02 Koninklijke Philips Electronics N.V. Balanced transformer-less amplifier and an offset detection and correction system therefore
JP2004101581A (ja) * 2002-09-04 2004-04-02 Koninkl Philips Electronics Nv 画像表示装置
JP4277599B2 (ja) * 2003-07-14 2009-06-10 ヤマハ株式会社 オフセット補正方法、オフセット補正回路及び電子ボリューム
US10216523B2 (en) 2015-07-17 2019-02-26 General Electric Company Systems and methods for implementing control logic

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609365A (en) * 1967-09-01 1971-09-28 Santa Barbara Res Center Radiometer arrangement and control circuit therefor
US4229703A (en) * 1979-02-12 1980-10-21 Varian Associates, Inc. Zero reference and offset compensation circuit
JPS5676613A (en) * 1979-11-29 1981-06-24 Toshiba Corp Automatic offset calibrating circuit for operational amplifier
US4494551A (en) * 1982-11-12 1985-01-22 Medicomp, Inc. Alterable frequency response electrocardiographic amplifier
US4495470A (en) * 1983-02-07 1985-01-22 Tektronix, Inc. Offset balancing method and apparatus for a DC amplifier

Also Published As

Publication number Publication date
EP0242889A1 (de) 1987-10-28
DK548887D0 (da) 1987-10-20
EP0259403A1 (de) 1988-03-16
JP2888833B2 (ja) 1999-05-10
JPS62258508A (ja) 1987-11-11
WO1987005171A1 (en) 1987-08-27
ES2018000B3 (es) 1991-03-16
US4810973A (en) 1989-03-07
DK165809B (da) 1993-01-18
DK548887A (da) 1987-10-20
KR880701041A (ko) 1988-04-22
DE3778097D1 (de) 1992-05-14
EP0259403B1 (de) 1992-04-08
DE3605561A1 (de) 1987-08-27
DK165809C (da) 1993-06-21
EP0242889B1 (de) 1990-10-03

Similar Documents

Publication Publication Date Title
KR970000557B1 (ko) 서보 증폭기의 오프셋 전압을 보상하기 위한 방법 및 그 회로
US5061900A (en) Self-zeroing amplifier
US5469071A (en) Resistor sensor input apparatus
US5886581A (en) Automatic output offset control for a DC-coupled RF amplifier
JPS6331206A (ja) 電荷増幅回路
US4158396A (en) Electronic weight measuring device
US5194868A (en) Dual slope integrating a/c converter
US4445111A (en) Bi-polar electronic signal converters with single polarity accurate reference source
US4894524A (en) Laser recording apparatus with laser intensity control
US4908526A (en) Pulse generator output voltage calibration circuit
US4367437A (en) Reference voltage generator
US4694277A (en) A/D converter
US4484177A (en) Analog-to-digital converter apparatus for condition responsive transducer
EP0654785A1 (en) Error correcting apparatus with error correcting signal holding function
KR19990015182A (ko) 필터 및 부스트회로를 내장하는 칩의 설계변수오차보상회로
JP2863758B2 (ja) 入力オフセット電圧補正装置
US6330218B1 (en) Balance gain tuning apparatus capable of connecting errors made in manufacturing process of an optical pick up
US5426413A (en) High speed integrating digital-to-analog converter
US4511234A (en) Gain switching amplifier
KR950003177B1 (ko) 틸트오프셋 자동조정장치
US4980686A (en) Sample-and-hold amplifier with controllable source charger
JP2861191B2 (ja) Ｃｃｄ信号処理装置
US5136568A (en) Tracking circuit for guiding a beam of light along data tracks of a recorded medium
JP3303839B2 (ja) 高精度ｄ／ａ変換器とその制御方法
RU2157586C1 (ru) Автоматический корректор нулевого уровня аналогового прибора

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070110

Year of fee payment: 11

EXPY Expiration of term