JP2888304B2 - バス制御回路 - Google Patents
バス制御回路Info
- Publication number
- JP2888304B2 JP2888304B2 JP1213951A JP21395189A JP2888304B2 JP 2888304 B2 JP2888304 B2 JP 2888304B2 JP 1213951 A JP1213951 A JP 1213951A JP 21395189 A JP21395189 A JP 21395189A JP 2888304 B2 JP2888304 B2 JP 2888304B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- bus
- subsystem
- control circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔概要〕 複数のサブシステムが共通のバスを使用するシステム
のバス制御回路に関し、 各サブシステムが保有する情報量と情報品質に対応し
て割込制御を行うとともに、システムに変更等が発生し
てもバス使用の許可優先制御条件が簡単に変更できるバ
ス制御回路を目的とし、 バスに共通に接続される複数のサブシステムから発生
し、割込レベルに関するデータを含む割込信号が入力さ
れ、該割込レベルに応じて該サブシステムによる該バス
の使用を制御する割込制御回路を備えるバス制御回路で
あって、前記サブシステムは、バッファメモリを各々備
え、前記割込信号は、該割込信号を発生させるサブシス
テムに備えられているバッファメモリの全容量と使用容
量との比に関するデータを含み、前記割込制御回路は、
前記割込信号に含まれている前記比に関するデータ及び
前記割込レベルに応じて、前記バスの使用を制御する、
ように構成する。
のバス制御回路に関し、 各サブシステムが保有する情報量と情報品質に対応し
て割込制御を行うとともに、システムに変更等が発生し
てもバス使用の許可優先制御条件が簡単に変更できるバ
ス制御回路を目的とし、 バスに共通に接続される複数のサブシステムから発生
し、割込レベルに関するデータを含む割込信号が入力さ
れ、該割込レベルに応じて該サブシステムによる該バス
の使用を制御する割込制御回路を備えるバス制御回路で
あって、前記サブシステムは、バッファメモリを各々備
え、前記割込信号は、該割込信号を発生させるサブシス
テムに備えられているバッファメモリの全容量と使用容
量との比に関するデータを含み、前記割込制御回路は、
前記割込信号に含まれている前記比に関するデータ及び
前記割込レベルに応じて、前記バスの使用を制御する、
ように構成する。
本発明は、コンピュータシステムに係り、さらに詳し
くは、複数のサブシステムが共通のバスを使用するシス
テムのバス制御回路に関する。
くは、複数のサブシステムが共通のバスを使用するシス
テムのバス制御回路に関する。
現在のコンピュータシステムにおいては、各種の制御
や処理を分散し、それぞれの制御や処理単位でサブシス
テムを構成し各サブシステムにおけるバスの使用要求が
発生したときに割込要求信号を加え割込制御回路からの
使用許可信号でバスを専有し、目的のデータ転送を行っ
ている。
や処理を分散し、それぞれの制御や処理単位でサブシス
テムを構成し各サブシステムにおけるバスの使用要求が
発生したときに割込要求信号を加え割込制御回路からの
使用許可信号でバスを専有し、目的のデータ転送を行っ
ている。
共通のアドレス／データバスを有するｍ個（ｍ≧２）
のサブシステムmiとそのバスの割込制御回路（Ｒ）とか
らなるシステム中で、サブシステムが効率的にバス使用
権を獲得するためのバス制御方式においては、特定のサ
ブシステムによるバス専有を回避するため回転優先制御
を加える方式と、各サブシステムに複数の割込レベルの
出力を設け、割込要因に要因対応で優先制御を行う方式
が多く用いられている。
のサブシステムmiとそのバスの割込制御回路（Ｒ）とか
らなるシステム中で、サブシステムが効率的にバス使用
権を獲得するためのバス制御方式においては、特定のサ
ブシステムによるバス専有を回避するため回転優先制御
を加える方式と、各サブシステムに複数の割込レベルの
出力を設け、割込要因に要因対応で優先制御を行う方式
が多く用いられている。
第14図，第15図は従来方式の説明図である。
第14図においては、バスBUSに接続されたサブシステ
ムm1〜miから使用要求が発生すると、割込制御回路
（Ｒ）内の回転優先制御回路９に使用要求を加える。こ
の使用要求に対し、予め各サブシステムm1〜miに対応し
て設定されている優先順位で、回転優先制御回路９は許
可信号をそれぞれのサブシステムに加える。例えば、サ
ブシステムm1とサブシステムmiから使用要求が同時に加
わった場合、サブシステムm1のレベルがサブシステムmi
レベルより高い時には回転優先制御回路９はまずサブシ
ステムm1に対し使用許可を出力する。そしてサブシステ
ムm1の使用が終了した時点でサブシステムmiに使用許可
を出力する。このレベルの高いサブシステムからの割込
使用要求が、例えば連続して発生する場合もあるが、そ
のレベルより低いサブシステムへの使用をも許可するた
めに、優先権（レベル）を変更（回転的に）してバスを
各サブシステムが使用できるようにしている。
ムm1〜miから使用要求が発生すると、割込制御回路
（Ｒ）内の回転優先制御回路９に使用要求を加える。こ
の使用要求に対し、予め各サブシステムm1〜miに対応し
て設定されている優先順位で、回転優先制御回路９は許
可信号をそれぞれのサブシステムに加える。例えば、サ
ブシステムm1とサブシステムmiから使用要求が同時に加
わった場合、サブシステムm1のレベルがサブシステムmi
レベルより高い時には回転優先制御回路９はまずサブシ
ステムm1に対し使用許可を出力する。そしてサブシステ
ムm1の使用が終了した時点でサブシステムmiに使用許可
を出力する。このレベルの高いサブシステムからの割込
使用要求が、例えば連続して発生する場合もあるが、そ
のレベルより低いサブシステムへの使用をも許可するた
めに、優先権（レベル）を変更（回転的に）してバスを
各サブシステムが使用できるようにしている。
このような各サブシステム単位で１本の要求線から加
わる使用要求に対し、割込制御回路（Ｒ）は１本の使用
許可線から使用許可信号を出力し、１台のサブシステム
のバスの使用を許可している。
わる使用要求に対し、割込制御回路（Ｒ）は１本の使用
許可線から使用許可信号を出力し、１台のサブシステム
のバスの使用を許可している。
また、第15図においては、サブシステムm1〜miはｎ本
の使用許可要求信号線をそれぞれ有し、割込制御回路
（Ｒ）のレベルL1からレベルLnの各端子にオアゲートOR
1〜ORnを介して加えている。このサブシステムは、例え
ば処理すべき内容に対応し、バス使用の緊急性を有する
度合いによってその割込レベルを変更し、割込制御回路
（Ｒ）に割込使用許可要求を加えている。
の使用許可要求信号線をそれぞれ有し、割込制御回路
（Ｒ）のレベルL1からレベルLnの各端子にオアゲートOR
1〜ORnを介して加えている。このサブシステムは、例え
ば処理すべき内容に対応し、バス使用の緊急性を有する
度合いによってその割込レベルを変更し、割込制御回路
（Ｒ）に割込使用許可要求を加えている。
第14図においては、システム１個に対して１個のレベ
ル（回転優先制御回路９で優先権は回転制御される）が
割当られている。また第15図においては、各サブシステ
ム単位でｎ個のレベルがそれぞれ発生できるようにして
状況に応じてサブシステム側でそのレベルを変更できる
ようにしている。
ル（回転優先制御回路９で優先権は回転制御される）が
割当られている。また第15図においては、各サブシステ
ム単位でｎ個のレベルがそれぞれ発生できるようにして
状況に応じてサブシステム側でそのレベルを変更できる
ようにしている。
前述した従来の方式においては、例えば、第14図の場
合であるならば、バス使用要求信号としての割込通知は
基本的に要求の有無のみを通知する１ビット情報であっ
た。そのため、各サブシステムが保有する情報量と情報
品質に対応せずに割込制御が実行される。さらに例えば
サブシステムmkによるＫバイトのデータ転送とサブシス
テムmlによるＬバイト（Ｋ≫Ｌ）のデータ転送の要求が
同時に発生した時に、情報量に無関係にバス使用権が付
与されるため、サブシステムmlにバス使用権が許可され
るとサブシステムmkのバッファがオーバフローする等の
問題を有していた。
合であるならば、バス使用要求信号としての割込通知は
基本的に要求の有無のみを通知する１ビット情報であっ
た。そのため、各サブシステムが保有する情報量と情報
品質に対応せずに割込制御が実行される。さらに例えば
サブシステムmkによるＫバイトのデータ転送とサブシス
テムmlによるＬバイト（Ｋ≫Ｌ）のデータ転送の要求が
同時に発生した時に、情報量に無関係にバス使用権が付
与されるため、サブシステムmlにバス使用権が許可され
るとサブシステムmkのバッファがオーバフローする等の
問題を有していた。
また第15図の場合には、サブシステムの数や割込レベ
ルの増大にともなって使用許可要求信号線が増大し、回
路規模が大きくなるという問題を有していた。さらに、
新規サブシステムの追加やソフト変更等による新サービ
スの追加等が発生した場合、当初（導入時）のバス使用
許可の優先制御条件の変更が必要になるが、従来におい
てはそれに対処できないという問題を有していた。
ルの増大にともなって使用許可要求信号線が増大し、回
路規模が大きくなるという問題を有していた。さらに、
新規サブシステムの追加やソフト変更等による新サービ
スの追加等が発生した場合、当初（導入時）のバス使用
許可の優先制御条件の変更が必要になるが、従来におい
てはそれに対処できないという問題を有していた。
本発明は、各サブシステムが保有する情報量と情報品
質に対応して割込制御を行うとともに、システムに変更
等が発生してもバス使用の許可優先制御条件が簡単に変
更できるバス制御回路を目的とする。
質に対応して割込制御を行うとともに、システムに変更
等が発生してもバス使用の許可優先制御条件が簡単に変
更できるバス制御回路を目的とする。
第１図は本発明の原理ブロック図である。
割込制御回路１は優先演算手段２とバス使用許可手段
３とよりなり、バスBUSに共通に接続される複数のサブ
システムS1〜Snから発生するシリアルデータよりなる割
込信号が加わり、該シリアルデータから割込レベルを判
断してバスの使用を制御する。
３とよりなり、バスBUSに共通に接続される複数のサブ
システムS1〜Snから発生するシリアルデータよりなる割
込信号が加わり、該シリアルデータから割込レベルを判
断してバスの使用を制御する。
前記優先演算手段２は前記サブシステムS1〜Snから発
生するシリアルデータよりなる割込信号からデータを求
め、該データから割込レベルを判別する。
生するシリアルデータよりなる割込信号からデータを求
め、該データから割込レベルを判別する。
前記バス使用許可手段３は前記優先演算手段２による
判別結果から前記バスBUSの使用をサブシステムS1〜Sn
単位で許可する。
判別結果から前記バスBUSの使用をサブシステムS1〜Sn
単位で許可する。
サブシステムS1〜Snにおいてバスの使用要求が発生し
た場合、その使用要求に対応したシリアルデータを割込
制御回路１に加える。例えば、このシリアルデータとは
サブシステムS1〜Snが有するバッファメモリの全容量と
使用容量との比、さらには処理レベルである。このシリ
アルデータを割込制御回路１内の優先演算手段２は演算
し、加わる各装置からの割込レベルを判別する。そして
バス使用許可手段３は、その判別結果から各サブシステ
ムS1〜Snに対し該当するサブシステムにバス使用許可信
号を出力する。この信号が加わったサブシステムS1〜Sn
はバスBUSを使用する。
た場合、その使用要求に対応したシリアルデータを割込
制御回路１に加える。例えば、このシリアルデータとは
サブシステムS1〜Snが有するバッファメモリの全容量と
使用容量との比、さらには処理レベルである。このシリ
アルデータを割込制御回路１内の優先演算手段２は演算
し、加わる各装置からの割込レベルを判別する。そして
バス使用許可手段３は、その判別結果から各サブシステ
ムS1〜Snに対し該当するサブシステムにバス使用許可信
号を出力する。この信号が加わったサブシステムS1〜Sn
はバスBUSを使用する。
サブシステムS1〜Snは使用要求に対応して、例えばバ
ッファメモリの全容量と使用容量との比や処理レベルに
対応して割込信号をシリアルデータで加えるので、割込
制御回路１は細かく割込要求を判別することができ、バ
ス使用権の制御をその状態に応じて行うことができる。
ッファメモリの全容量と使用容量との比や処理レベルに
対応して割込信号をシリアルデータで加えるので、割込
制御回路１は細かく割込要求を判別することができ、バ
ス使用権の制御をその状態に応じて行うことができる。
以下、図面を用いて本発明を詳細に説明する。
第２図は本発明の第１の実施例の構成図である。バス
BUSはデータバス，アドレスバス，制御バス等よりな
り、このバスBUSにサブシステムm1〜mnが接続されてい
る。サブシステムm1〜mnは例えばそれぞれプロセッサと
データ転送に使用するバッファメモリ（図示せず）等を
有す。例えば回路制御さらには他の処理等において、デ
ータの転送要求が発生した場合、サブシステムは割込制
御回路10に対し、１周期がＨタイムスロットでそれぞれ
Ｌビットよりなる複数のデータより構成される割込信号
をシリアル送信する。割込制御回路10はそれぞれのサブ
システムm1〜mnより加わるそれぞれの割込のシリアルデ
ータを受信し、１周期内のＨタイムスロットに設けられ
たデータ、例えば割込レベルに対応しレベルの高い順に
サブシステムm1〜mnにバスの使用許可を出力する。この
Ｌビットよりなるデータは例えば割込レベルであり、１
本の線であってもシリアル転送により複数の割込レベル
を加えることができる。
BUSはデータバス，アドレスバス，制御バス等よりな
り、このバスBUSにサブシステムm1〜mnが接続されてい
る。サブシステムm1〜mnは例えばそれぞれプロセッサと
データ転送に使用するバッファメモリ（図示せず）等を
有す。例えば回路制御さらには他の処理等において、デ
ータの転送要求が発生した場合、サブシステムは割込制
御回路10に対し、１周期がＨタイムスロットでそれぞれ
Ｌビットよりなる複数のデータより構成される割込信号
をシリアル送信する。割込制御回路10はそれぞれのサブ
システムm1〜mnより加わるそれぞれの割込のシリアルデ
ータを受信し、１周期内のＨタイムスロットに設けられ
たデータ、例えば割込レベルに対応しレベルの高い順に
サブシステムm1〜mnにバスの使用許可を出力する。この
Ｌビットよりなるデータは例えば割込レベルであり、１
本の線であってもシリアル転送により複数の割込レベル
を加えることができる。
第３図は本発明の第２の実施例の構成図である。同図
においては、バスBUSに対しサブシステムm1〜m4の４台
を接続している。サブシステムm1〜m4からそれぞれデー
タ（８ビットのシリアル）がそれぞれ00000000,0100000
0,01100000,00000000を割込制御回路10内の優先演算部1
1に加える。８ビットのシリアルデータがすべて０の場
合（m1,m4）にはこの第２の実施例においては使用要求
なしを表しており、よってサブシステムm2の使用レベル
01000000とサブシステムm3の使用レベル01100000につい
て優先演算部11は、この２つのデータに対し使用要求有
と判断しそのレベルを判断する。優先演算部11における
この判断はこれらの８ビットのデータの大きい方を割込
レベルが高いと判断し、バス使用許可部12に出力する。
本実施例の場合にはバス使用許可部12は最も割込レベル
の高いサブシステムm3に対し使用許可信号ONを出力す
る。また、図示しないが、他のサブシステムに対しては
使用不許可信号OFFを加える。これにより、１台のサブ
システムm3に対して使用許可が出力される。この使用許
可信号ONでサブシステムm3はバスBUSを使用し、目的の
データ転送を行う。
においては、バスBUSに対しサブシステムm1〜m4の４台
を接続している。サブシステムm1〜m4からそれぞれデー
タ（８ビットのシリアル）がそれぞれ00000000,0100000
0,01100000,00000000を割込制御回路10内の優先演算部1
1に加える。８ビットのシリアルデータがすべて０の場
合（m1,m4）にはこの第２の実施例においては使用要求
なしを表しており、よってサブシステムm2の使用レベル
01000000とサブシステムm3の使用レベル01100000につい
て優先演算部11は、この２つのデータに対し使用要求有
と判断しそのレベルを判断する。優先演算部11における
この判断はこれらの８ビットのデータの大きい方を割込
レベルが高いと判断し、バス使用許可部12に出力する。
本実施例の場合にはバス使用許可部12は最も割込レベル
の高いサブシステムm3に対し使用許可信号ONを出力す
る。また、図示しないが、他のサブシステムに対しては
使用不許可信号OFFを加える。これにより、１台のサブ
システムm3に対して使用許可が出力される。この使用許
可信号ONでサブシステムm3はバスBUSを使用し、目的の
データ転送を行う。
前述した実施例においては、Ｈタイムスロットに対し
複数のデータを送っているが、そのデータ転送はすべて
非同期で行っている。これに対し第４図の実施例は割込
制御回路10内にタイミング発生回路（TIM）13とリタイ
ミング回路14とを設け、サブシステムm1〜miに対しフレ
ーム同期信号（FC）とクロック信号（CLK）を加え、サ
ブシステムm1〜miからそれぞれフレーム同期信号（FC）
とクロック信号（CLK）に同期してシリアルデータを出
力する。すなわち割込用シリアルハイウェイHW（SHW1〜
SHWi）に使用要求信号を出力する。この割込用シリアル
ハイウェイ（SHW1〜SHWi）を介して加わった使用要求信
号（サブシステムm1〜miのシリアルデータ）はリタイミ
ング回路14でタイミング発生回路13のクロック信号（CL
K）に同期して取り込まれ、優先制御回路15に加えられ
る。そして優先制御回路15はそれぞれの受信した使用要
求信号内のデータから優先度の高い要求に対しバス使用
許可信号を出力する。バスBUSは複数の線（アドレスバ
ス、データバス、制御バス等）よりなるがその使用は１
台であるので、複数台のうちの最も使用要求の高いレベ
ルのサブシステムに対しバス使用許可信号を加える。他
のサブシステムに対しては不許可を加える。
複数のデータを送っているが、そのデータ転送はすべて
非同期で行っている。これに対し第４図の実施例は割込
制御回路10内にタイミング発生回路（TIM）13とリタイ
ミング回路14とを設け、サブシステムm1〜miに対しフレ
ーム同期信号（FC）とクロック信号（CLK）を加え、サ
ブシステムm1〜miからそれぞれフレーム同期信号（FC）
とクロック信号（CLK）に同期してシリアルデータを出
力する。すなわち割込用シリアルハイウェイHW（SHW1〜
SHWi）に使用要求信号を出力する。この割込用シリアル
ハイウェイ（SHW1〜SHWi）を介して加わった使用要求信
号（サブシステムm1〜miのシリアルデータ）はリタイミ
ング回路14でタイミング発生回路13のクロック信号（CL
K）に同期して取り込まれ、優先制御回路15に加えられ
る。そして優先制御回路15はそれぞれの受信した使用要
求信号内のデータから優先度の高い要求に対しバス使用
許可信号を出力する。バスBUSは複数の線（アドレスバ
ス、データバス、制御バス等）よりなるがその使用は１
台であるので、複数台のうちの最も使用要求の高いレベ
ルのサブシステムに対しバス使用許可信号を加える。他
のサブシステムに対しては不許可を加える。
第５図は前述の第４図の同期によって割込を加えると
きのタイミングチャートである。フレーム同期信号FCの
１パルスが出力されると（タイミング発生回路13よ
り）、サブシステムm1〜miはそれぞれＬビットよりなる
要求信号をシリアルデータとし、クロック信号CLKに同
期させて出力する。この１個のフレーム内にはＬビット
よりなる複数のデータが存在する。なおフレーム内には
例えば１個のＬビットからなるデータであってもよく、
複数あっても良い。
きのタイミングチャートである。フレーム同期信号FCの
１パルスが出力されると（タイミング発生回路13よ
り）、サブシステムm1〜miはそれぞれＬビットよりなる
要求信号をシリアルデータとし、クロック信号CLKに同
期させて出力する。この１個のフレーム内にはＬビット
よりなる複数のデータが存在する。なおフレーム内には
例えば１個のＬビットからなるデータであってもよく、
複数あっても良い。
前述した第３の実施例においては、同期信号に同期し
て割込用シリアルデータを割込用シリアルハイウェイ
（SHW1〜SHWi）に出力している。これに対しサブシステ
ムが割込制御回路10より離れている場合、リタイミング
回路14は同期信号に同期させてそれぞれの割込用シリア
ルデータを取ることができない。なぜならば、それぞれ
遠方であるためにサブシステムm1〜miが出力するシリア
ルデータがそれぞれ遅延を有するからである。第６図は
本発明の第４の実施例の構成図である。割込制御回路10
内にはMD/NRZ変換回路16-1から16-iがそれぞれサブシス
テムm1〜miに対応し設けられており、各サブシステムm1
〜miが出力する割込用シリアル信号である使用要求信号
（MD符号化されている）を割込用シリアルハイウェイ
（SHW1〜SHWi）を介してMD/NRZ変換回路16-1〜16-iに加
える。MD/NRZ変換回路16-1〜16-iはそれぞれに加わる信
号のタイミングでデータを取り込み、エラスティックス
トレイジ（ES）17-1〜17-iに加える。それぞれサブシス
テムm1〜miから加わる要求信号のタイミングはそれぞれ
異なるものであり、MD/NRZ変換回路16-1〜16-iはそれぞ
れのクロックで、それぞれのエラスティックストレイジ
17-1〜17-iにデータを加える。そしてエラスティックス
トレイジ17-1〜17-iは取り込んだデータをタイミング発
生回路（TIM）18からのクロック信号によって同時に優
先制御回路19に出力する。そして優先制御回路19はその
データよりその割込レベルの最も高いサブシステムに対
し、使用許可信号を加える。このようにMD/NRZ変換回路
によって変換し、エラスティックストレイジにそれぞれ
のMD/NRZ変換回路16-1〜16-iに対応したクロックでエラ
スティックストレイジに加えているので、サブシステム
m1〜miがどのような状態（距離的に）であっても、使用
要求信号は優先制御回路19には同時に加わることとな
り、距離による割込レベルの変化等がなく、同時に割込
レベルを優先制御回路19は判別することができる。
て割込用シリアルデータを割込用シリアルハイウェイ
（SHW1〜SHWi）に出力している。これに対しサブシステ
ムが割込制御回路10より離れている場合、リタイミング
回路14は同期信号に同期させてそれぞれの割込用シリア
ルデータを取ることができない。なぜならば、それぞれ
遠方であるためにサブシステムm1〜miが出力するシリア
ルデータがそれぞれ遅延を有するからである。第６図は
本発明の第４の実施例の構成図である。割込制御回路10
内にはMD/NRZ変換回路16-1から16-iがそれぞれサブシス
テムm1〜miに対応し設けられており、各サブシステムm1
〜miが出力する割込用シリアル信号である使用要求信号
（MD符号化されている）を割込用シリアルハイウェイ
（SHW1〜SHWi）を介してMD/NRZ変換回路16-1〜16-iに加
える。MD/NRZ変換回路16-1〜16-iはそれぞれに加わる信
号のタイミングでデータを取り込み、エラスティックス
トレイジ（ES）17-1〜17-iに加える。それぞれサブシス
テムm1〜miから加わる要求信号のタイミングはそれぞれ
異なるものであり、MD/NRZ変換回路16-1〜16-iはそれぞ
れのクロックで、それぞれのエラスティックストレイジ
17-1〜17-iにデータを加える。そしてエラスティックス
トレイジ17-1〜17-iは取り込んだデータをタイミング発
生回路（TIM）18からのクロック信号によって同時に優
先制御回路19に出力する。そして優先制御回路19はその
データよりその割込レベルの最も高いサブシステムに対
し、使用許可信号を加える。このようにMD/NRZ変換回路
によって変換し、エラスティックストレイジにそれぞれ
のMD/NRZ変換回路16-1〜16-iに対応したクロックでエラ
スティックストレイジに加えているので、サブシステム
m1〜miがどのような状態（距離的に）であっても、使用
要求信号は優先制御回路19には同時に加わることとな
り、距離による割込レベルの変化等がなく、同時に割込
レベルを優先制御回路19は判別することができる。
前述した割込レベルは各サブシステムの処理による要
求等によってレベルを変更することができるがこの他
に、例えばバッファ等の残容量の少ないバッファに対し
優先的にバスを割り当てることもできる。第７図は割込
レベルの説明図である。サブシステムm1〜miがそれぞれ
同様のレベルの処理を行う装置であったとする。このと
き第１番目に送られるＬビットのデータで示される割込
レベルが同一レベルであり、第２番目に送られるデータ
で示される各サブシステムのバッファの残容量、使用容
量に対応させて割込レベルを変化するように構成してい
る。
求等によってレベルを変更することができるがこの他
に、例えばバッファ等の残容量の少ないバッファに対し
優先的にバスを割り当てることもできる。第７図は割込
レベルの説明図である。サブシステムm1〜miがそれぞれ
同様のレベルの処理を行う装置であったとする。このと
き第１番目に送られるＬビットのデータで示される割込
レベルが同一レベルであり、第２番目に送られるデータ
で示される各サブシステムのバッファの残容量、使用容
量に対応させて割込レベルを変化するように構成してい
る。
バッファの容量がそれぞれ同一であった場合、残り容
量が少ない方が早くすなわち先に転送をしなくてはなら
ない。このためサブシステムm1とm2のバッファ容量がそ
れぞれ同一でＪバイトであった場合、例えばサブシステ
ムm1が10バイトストック、サブシステムm2が９バイトス
トックであった時、各サブシステムはこのバイト数を同
時に割込制御回路10に２番目のデータとして送出する。
つまり、サブシステムm1はＬビットよりなる２番目のデ
ータに10をサブシステムm2は９を送出している。そして
第１番目に送出したＬバイトがたとえば同一レベルであ
った場合、第２番目に送出したデータよりバッファの残
り容量がサブシステムm1がサブシステムm2より少ないの
で、９より10が高いレベルとなり割込制御回路10はサブ
システムm1に対し使用許可信号ONを出力する。このよう
に構成することにより例えばバッファ不足によるデータ
の紛失を防止することができる。
量が少ない方が早くすなわち先に転送をしなくてはなら
ない。このためサブシステムm1とm2のバッファ容量がそ
れぞれ同一でＪバイトであった場合、例えばサブシステ
ムm1が10バイトストック、サブシステムm2が９バイトス
トックであった時、各サブシステムはこのバイト数を同
時に割込制御回路10に２番目のデータとして送出する。
つまり、サブシステムm1はＬビットよりなる２番目のデ
ータに10をサブシステムm2は９を送出している。そして
第１番目に送出したＬバイトがたとえば同一レベルであ
った場合、第２番目に送出したデータよりバッファの残
り容量がサブシステムm1がサブシステムm2より少ないの
で、９より10が高いレベルとなり割込制御回路10はサブ
システムm1に対し使用許可信号ONを出力する。このよう
に構成することにより例えばバッファ不足によるデータ
の紛失を防止することができる。
前述した第７図の例では同一の処理内容による同一レ
ベルのサブシステムに対しバッファが少なくなった、す
なわち残容量が少なくなったサブシステムのレベルを高
くするようにしている。これに対し例えば第８図の割込
レベルの説明図で示すように、各ファーム単位でタスク
レベルが異なる場合には、前述の残りバッファ容量を出
力するシリアルデータの前にそれぞれサブシステムm1,m
2の処理によって異なるレベルを出力する。このため、
例えばサブシステムm1がタスクレベル1,サブシステムm2
がタスクレベル５であった場合、それぞれ1,5を出力す
る。この場合、タスクレベル５が高いレベルであるの
で、割込制御回路10はサブシステムm2に対し使用許可信
号ONを出力する。またサブシステムm1に対しては使用不
許可信号OFFを出力しサブシステムm2の要求が終了した
後に使用許可信号ONを出力する。
ベルのサブシステムに対しバッファが少なくなった、す
なわち残容量が少なくなったサブシステムのレベルを高
くするようにしている。これに対し例えば第８図の割込
レベルの説明図で示すように、各ファーム単位でタスク
レベルが異なる場合には、前述の残りバッファ容量を出
力するシリアルデータの前にそれぞれサブシステムm1,m
2の処理によって異なるレベルを出力する。このため、
例えばサブシステムm1がタスクレベル1,サブシステムm2
がタスクレベル５であった場合、それぞれ1,5を出力す
る。この場合、タスクレベル５が高いレベルであるの
で、割込制御回路10はサブシステムm2に対し使用許可信
号ONを出力する。またサブシステムm1に対しては使用不
許可信号OFFを出力しサブシステムm2の要求が終了した
後に使用許可信号ONを出力する。
前述した第７図の例において、さらに各サブシステム
によりバッファメモリの容量の異なる場合は、バッファ
の使用量が同じでも、残容量が異なってくる。この場合
にはそれぞれ処理に対応してバッファを設けてあるの
で、どちらが先に要求に対応してバスを使用させなくて
ならないかはその比率で判断する。第９図は割込レベル
の説明図である。サブシステムm1は全バッファ容量a,サ
ブシステムm2は全バッファ容量ｃであるとする。このと
き使用量がサブシステムm1がb,サブシステムm2がｄであ
った場合、それぞれ でそれぞれが有するバッファメモリの使用容量の比率を
計算し（上式でＦ［ ］は小数点以下切り捨て、（ ）
D-Hはデシマル／ヘキサ変換を示す。）、その使用比率
を割込制御回路10に加え優先順位を決めている。第９図
においては、サブシステムm2の使用容量がサブシステム
m1の使用容量よりもその比率が多いため、割込制御回路
10はその比率が加わったデータから判断し、サブシステ
ムm2のバスBUSの使用を許可する信号ONを加える。
によりバッファメモリの容量の異なる場合は、バッファ
の使用量が同じでも、残容量が異なってくる。この場合
にはそれぞれ処理に対応してバッファを設けてあるの
で、どちらが先に要求に対応してバスを使用させなくて
ならないかはその比率で判断する。第９図は割込レベル
の説明図である。サブシステムm1は全バッファ容量a,サ
ブシステムm2は全バッファ容量ｃであるとする。このと
き使用量がサブシステムm1がb,サブシステムm2がｄであ
った場合、それぞれ でそれぞれが有するバッファメモリの使用容量の比率を
計算し（上式でＦ［ ］は小数点以下切り捨て、（ ）
D-Hはデシマル／ヘキサ変換を示す。）、その使用比率
を割込制御回路10に加え優先順位を決めている。第９図
においては、サブシステムm2の使用容量がサブシステム
m1の使用容量よりもその比率が多いため、割込制御回路
10はその比率が加わったデータから判断し、サブシステ
ムm2のバスBUSの使用を許可する信号ONを加える。
第10図は前述のバッファメモリ（転送BUF）に対する
比率の説明図である。転送バッファの使用比率におい
て、総容量ａバイトのバッファでｂバイトを使用してい
る場合、 を求める。これによって使用容量の比率が高いものほど
大きい値となり、それに対応して割込制御回路10が許可
信号を出力するのである。換言するならば、前述の はb/aを小数点以下のｌ＋１ビットの２進符号で表した
のと同等である。以上のような処理により、同一処理要
求に対するタスクレベルであってもバッファの残容量に
よって総合的なレベル変更をすることができる。
比率の説明図である。転送バッファの使用比率におい
て、総容量ａバイトのバッファでｂバイトを使用してい
る場合、 を求める。これによって使用容量の比率が高いものほど
大きい値となり、それに対応して割込制御回路10が許可
信号を出力するのである。換言するならば、前述の はb/aを小数点以下のｌ＋１ビットの２進符号で表した
のと同等である。以上のような処理により、同一処理要
求に対するタスクレベルであってもバッファの残容量に
よって総合的なレベル変更をすることができる。
前述した動作においては、すべてシリアル信号に対し
て割込レベルを対応させて使用許可を選択的に出力して
いる。しかしながら、前述した動作はシステムで割込レ
ベルを決定したときには、それに対応してしか制御がで
きない。第11図は本発明の第５の実施例のシステム構成
図である。システムバスBUSにサブシステムM1〜Mnが接
続され、さらにMCP（マスタプロセッサ）23が接続して
いる。MCP23はシステムバスBUSに接続されている他のコ
ンピュータからの制御によって割込レベルを管理する回
路であり、各レベルを例えば時間単位や各システム単位
で変更できるように構成してある。すなわちMCP23からM
CPインタフェース22を介して優先条件保持回路21に優先
条件を加える。この優先条件によって割込制御回路20は
各サブシステムからの割込を制御している。例えばある
１つの新しいサブシステムＸをシステムバスBUSに付加
した場合、MCP23はこの付加に対応した優先条件をMCPイ
ンタフェース22を介して優先条件保持回路21に加え保持
させる。割込制御回路20はその保持したデータを読み取
り、その条件に対応した割込レベルの制御を行う。この
ようにすることにより、システムに変更が発生しても逐
次最適なバス制御，バス使用許可の制御を行うことがで
きる。
て割込レベルを対応させて使用許可を選択的に出力して
いる。しかしながら、前述した動作はシステムで割込レ
ベルを決定したときには、それに対応してしか制御がで
きない。第11図は本発明の第５の実施例のシステム構成
図である。システムバスBUSにサブシステムM1〜Mnが接
続され、さらにMCP（マスタプロセッサ）23が接続して
いる。MCP23はシステムバスBUSに接続されている他のコ
ンピュータからの制御によって割込レベルを管理する回
路であり、各レベルを例えば時間単位や各システム単位
で変更できるように構成してある。すなわちMCP23からM
CPインタフェース22を介して優先条件保持回路21に優先
条件を加える。この優先条件によって割込制御回路20は
各サブシステムからの割込を制御している。例えばある
１つの新しいサブシステムＸをシステムバスBUSに付加
した場合、MCP23はこの付加に対応した優先条件をMCPイ
ンタフェース22を介して優先条件保持回路21に加え保持
させる。割込制御回路20はその保持したデータを読み取
り、その条件に対応した割込レベルの制御を行う。この
ようにすることにより、システムに変更が発生しても逐
次最適なバス制御，バス使用許可の制御を行うことがで
きる。
第12図は前述の第11図におけるシステム構成図の割込
シリアルハイウェイにおけるビット構成図である。各サ
ブシステムM1〜Mnはそれぞれ８ビットのデータを出力す
るが、この８ビットはサービスクラス表示と転送バッフ
ァ使用容量表示のそれぞれ４ビット合計８ビットになっ
ている。サブシステムM1〜Mnは予め固定されたシリアル
データのみを出力するので，割込制御回路20にはそれぞ
れ対応したレベルのみが加わることとなる。例えば第13
図に示すように、条件変更前においては単にサービスク
ラスが高いものほどレベルを高くし、同一レベル内では
使用量が高いものほどレベルを高くするようにしてあっ
たとする。このときMCP23によって優先条件保持回路21
内のテーブルを書き換え優先順位を変更したとする。例
えば、優先順位１〜16と17〜32を変更したとすると、サ
ービスクラスのレベルの値が低いものであっても高くす
ることができる。例えば、変更前は1111のサービスクラ
スが最も高かったが、変更によって1110のサービスクラ
スを最も高くすることができる。続いて1111のサービス
クラスの順となる 以上のようにサービスクラスのレベルの値の大小だけ
ではなく、条件保持回路21内に各サービスクラスに対応
した優先順位レベルを別途設け、そのテーブルを参照し
割込制御回路20は割込制御を行うので、たとえサブシス
テムM1〜MnにさらにサブシステムＸを付加し、そのサブ
システムＸが出力する割込用シリアルデータが固定であ
っても任意の目的の割込レベルの位置に設定することが
できる。
シリアルハイウェイにおけるビット構成図である。各サ
ブシステムM1〜Mnはそれぞれ８ビットのデータを出力す
るが、この８ビットはサービスクラス表示と転送バッフ
ァ使用容量表示のそれぞれ４ビット合計８ビットになっ
ている。サブシステムM1〜Mnは予め固定されたシリアル
データのみを出力するので，割込制御回路20にはそれぞ
れ対応したレベルのみが加わることとなる。例えば第13
図に示すように、条件変更前においては単にサービスク
ラスが高いものほどレベルを高くし、同一レベル内では
使用量が高いものほどレベルを高くするようにしてあっ
たとする。このときMCP23によって優先条件保持回路21
内のテーブルを書き換え優先順位を変更したとする。例
えば、優先順位１〜16と17〜32を変更したとすると、サ
ービスクラスのレベルの値が低いものであっても高くす
ることができる。例えば、変更前は1111のサービスクラ
スが最も高かったが、変更によって1110のサービスクラ
スを最も高くすることができる。続いて1111のサービス
クラスの順となる 以上のようにサービスクラスのレベルの値の大小だけ
ではなく、条件保持回路21内に各サービスクラスに対応
した優先順位レベルを別途設け、そのテーブルを参照し
割込制御回路20は割込制御を行うので、たとえサブシス
テムM1〜MnにさらにサブシステムＸを付加し、そのサブ
システムＸが出力する割込用シリアルデータが固定であ
っても任意の目的の割込レベルの位置に設定することが
できる。
以上、本発明の実施例を用いて説明したが、本発明は
システムバスの使用に限らず、例えば各サブシステムや
各装置からのシリアルデータの割込によって他の装置の
処理等の要求においても同様に使用可能である。
システムバスの使用に限らず、例えば各サブシステムや
各装置からのシリアルデータの割込によって他の装置の
処理等の要求においても同様に使用可能である。
以上本発明によれば、少ない割込線の数であっても複
雑なレベルをも管理することができる。さらにシステム
の増減によってレベルの変更が発生したとしてもそれら
を適宜目的のレベルに対応したバス使用許可等の制御を
行うことができる。
雑なレベルをも管理することができる。さらにシステム
の増減によってレベルの変更が発生したとしてもそれら
を適宜目的のレベルに対応したバス使用許可等の制御を
行うことができる。
第１図は本発明の原理ブロック図、 第２図は本発明の第１の実施例の構成図、 第３図は本発明の第２の実施例の構成図、 第４図は本発明の第３の実施例の構成図、 第５図は本発明の第３の実施例のタイミングチャート、 第６図は本発明の第４の実施例の構成図、 第７図，第８図、第９図は割込レベルの説明図、 第10図は転送バッファ使用量表示内容の一例図、 第11図は本発明の第５の実施例の構成図、 第12図はビット構成図、 第13図は優先度の説明図、 第14図，第15図は従来方式の説明図である。 １……割込制御回路、２……優先演算手段、３……バス
使用許可手段．
使用許可手段．
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/40 G06F 15/16 - 15/16 470 H04L 29/00
Claims (2)
- 【請求項１】バスに共通に接続される複数のサブシステ
ムから発生し、割込レベルに関するデータを含む割込信
号が入力され、該割込レベルに応じて該サブシステムに
よる該バスの使用を制御する割込制御回路を備えるバス
制御回路であって、 前記サブシステムは、バッファメモリを各々備え、 前記割込信号は、該割込信号を発生させるサブシステム
に備えられているバッファメモリの全容量と使用容量と
の比に関するデータを含み、 前記割込制御回路は、前記割込信号に含まれている前記
比に関するデータ及び前記割込レベルに応じて、前記バ
スの使用を制御する、 ことを特徴とするバス制御回路。 - 【請求項２】バスに共通に接続される複数のサブシステ
ムから発生し、割込レベルに関するデータを含む割込信
号が入力され、該割込レベルに応じて該サブシステムに
よる該バスの使用を制御する割込制御回路を備えるバス
制御回路であって、 予め設定される前記サブシステムによる前記バスの使用
の優先順位を保持する優先条件保持回路を備え、 前記割込制御回路は、前記優先条件保持回路に保持され
ている前記優先順位に応じて前記割込レベルを変更し、
該変更された割込レベルに応じて前記サブシステムによ
る前記バスの使用を制御し、 前記優先条件保持回路が保持している前記優先順位は、
前記サブシステムの増減もしくは該サブシステムでの処
理の変更に応じて変更される、 ことを特徴とするバス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213951A JP2888304B2 (ja) | 1989-08-19 | 1989-08-19 | バス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213951A JP2888304B2 (ja) | 1989-08-19 | 1989-08-19 | バス制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377451A JPH0377451A (ja) | 1991-04-03 |
| JP2888304B2 true JP2888304B2 (ja) | 1999-05-10 |
Family
ID=16647752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213951A Expired - Fee Related JP2888304B2 (ja) | 1989-08-19 | 1989-08-19 | バス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2888304B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178520A (en) * | 1981-04-28 | 1982-11-02 | Fuji Electric Co Ltd | Data transfer control system |
| JPS6394745A (ja) * | 1986-10-09 | 1988-04-25 | Nippon Telegr & Teleph Corp <Ntt> | デ−タ制御方式 |
| JPH0827783B2 (ja) * | 1986-12-03 | 1996-03-21 | 富士通株式会社 | マルチマイクロプロセツサシステムにおけるバス制御方式 |
| JPH01116864A (ja) * | 1987-10-30 | 1989-05-09 | Nec Corp | 通信フロー制御回路 |
-
1989
- 1989-08-19 JP JP1213951A patent/JP2888304B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377451A (ja) | 1991-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5649230A (en) | System for transferring data using value in hardware FIFO'S unused data start pointer to update virtual FIFO'S start address pointer for fast context switching | |
| CA2170458C (en) | Multi-cluster computer system | |
| US5377332A (en) | Bus arbitration algorithm and apparatus | |
| US5666515A (en) | Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address | |
| US5918073A (en) | System and method for equalizing data buffer storage and fetch rates of peripheral devices | |
| US6289406B1 (en) | Optimizing the performance of asynchronous bus bridges with dynamic transactions | |
| JPH1124889A (ja) | 先入れ先出しデータ・バッファリング・システム | |
| JPS6142049A (ja) | デ−タ処理システム | |
| JP2888304B2 (ja) | バス制御回路 | |
| US7451254B2 (en) | System and method for adaptive buffer allocation in a memory device interface | |
| US5371863A (en) | High speed processor bus extension | |
| US5931932A (en) | Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus | |
| US20040015636A1 (en) | Data transfer via Host/PXCI-X bridges | |
| JP3150005B2 (ja) | シリアルインタフェース回路 | |
| JPH0756803A (ja) | 高速ｄｍａ転送装置 | |
| JPH02245860A (ja) | アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法 | |
| EP0762293A2 (en) | Control device for controlling a connection between an arithmetic processor and a main memory unit | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JP2615677B2 (ja) | 共用拡張記憶制御方式 | |
| JP2002176464A (ja) | ネットワークインタフェース装置 | |
| EP0609082A1 (en) | Information transfer in a data processing system | |
| US7239640B1 (en) | Method and apparatus for controlling ATM streams | |
| JPS63231665A (ja) | バス有効利用方式 | |
| JP3480963B2 (ja) | Ｄｍａ転送システム | |
| JPH0981503A (ja) | データ転送システムおよびデータ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |