JP2881171B2 - スイッチトモード電源回路 - Google Patents

スイッチトモード電源回路

Info

Publication number
JP2881171B2
JP2881171B2 JP2044648A JP4464890A JP2881171B2 JP 2881171 B2 JP2881171 B2 JP 2881171B2 JP 2044648 A JP2044648 A JP 2044648A JP 4464890 A JP4464890 A JP 4464890A JP 2881171 B2 JP2881171 B2 JP 2881171B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
supply circuit
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2044648A
Other languages
English (en)
Other versions
JPH02254969A (ja
Inventor
アドリアヌス マリア マリヌス アントニウス
ルイ ポール ド ボーンド ギ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH02254969A publication Critical patent/JPH02254969A/ja
Application granted granted Critical
Publication of JP2881171B2 publication Critical patent/JP2881171B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/40Means for preventing magnetic saturation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、直流入力電圧端子間に結合された可制御ス
イッチと誘導素子との直列接続と、該誘導素子に結合さ
れ直流出力電圧を負荷に供給する整流器と、前記スイッ
チを交互に導通及び非導通にさせる制御回路と、前記誘
導素子の両端間の電圧が、前記整流素子が導通状態であ
ることを示す極性を有するときに前記スイッチの導通を
禁止するしきい値電圧検出器とを具えたスイッチトモー
ド電源回路に関するものである。ここで、誘導素子と
は、2つ以上の巻線を有する変成器及びタップ付きの単
一巻線を有する変成器(単巻変成器)を意味するものと
理解されたい。
(従来の技術) このタイプの電源回路はWO−A−86/07214から既知で
ある。スイッチは直流電圧源と変成器の一次巻線との間
で配置される。スイッチが導通する期間中に、電流が変
成器の一次巻線を経て流れ、変成器を磁化し、即ち変成
器にエネルギーを蓄える(充電期間)。スイッチが非導
通になる期間中に、変成器に蓄えられたエネルギーが整
流器を経て負荷に供給される(放電期間)。スイッチは
パルス幅変調されたクロック信号により制御される。ク
ロック信号のパルス幅変調は整流器の出力側に得られる
直流電圧に依存する。通常の動作状態では、この制御に
よりこの電源回路の直流出力電圧がほぼ一定に維持され
る。しかし、この電源回路では、放電期間中にスイッチ
が例えば出力電圧を一定に維持するために再び導通せし
められると、前記変成器は放電し得ず、飽和してしま
い、この電源回路は正しく動作し得なくなる。
変成器の飽和を防止するために、変成器が完全に減磁
されるまで、スイッチを各放電期間に亘り強制的に非導
通状態に維持する。変成器の二次巻線の両端間電圧の極
性が変成器の磁化状態を示す。変成器がまだ磁化されて
いるとともにスイッチが非導通である間、即ち変成器に
蓄積されたエネルギーが負荷に転送される間、二次巻線
の両端間電圧は正である。この電圧をしきい値電圧検出
器により検出し、この電圧の検出に応答してパルス幅変
調クロック信号によるスイッチのターンオンを禁止す
る。
しかし、このような飽和防止手段が設けられた電源回
路では、変成器に蓄えられたエネルギーが負荷に転送さ
れた後もスイッチがターンオフし続ける場合には、変成
器のインダクタンスと寄生キャパシタンスとによりリン
ギング効果が生じ、このリンギング電圧が正となり、こ
の正電圧期間は減磁中を表さないのにこの正電圧期間中
スイッチのターンオンが阻止され、動作が不安定にな
る。
(発明が解決しようとする課題) 従って、本発明の目的は、変成器の飽和を上述した既
知の回路のように防止するようにしたイッチトモード電
源回路の動作を改善することにある。
(課題を解決するための手段) この目的のために、本発明は頭書に記載したタイプの
スイッチトモード電源回路において、前記制御回路は、
双安定素子と、該双安定素子を前記スイッチの各導通期
間中セットする手段とを具え、前記双安定素子のリセッ
ト入力端子を前記しきい値電圧検出器の出力端子に結合
し、前記極性が変化するとき前記双安定素子をリセット
することを特徴とする。
本発明によれば、双安定素子が変成器に蓄えられたエ
ネルギーの転送終了時にリセットされ、リンギング電圧
が正となる期間でもスイッチのターンオンが可能にな
り、リンギング効果により発生しうる不安定動作を生じ
ない。即ち、制御回路は誤った指示を無視し、スイッチ
の状態を変成器の実際の磁化状態に従って制御する。本
発明のこの回路手段はかなり簡単で、集積することがで
きる。
この減磁保護は、誘導素子が多数の巻線を有する場合
にはしきい値電圧検出器を最大巻数の巻線に接続すると
満足に得られる。
本発明の電源回路においては、前記双安定素子のリセ
ット入力端子に供給されるリセット信号を遅延する可調
整遅延素子を前記しきい値電圧検出器と前記リセット入
力端子との間に結合するのが好ましい。これにより、遮
断期間の開始時に寄生キャパシタンスと漏洩インダクタ
ンスによりリンギング効果が発生し場合によっては誘導
素子の両端間電圧が零になり次で反対極性になって可制
御スイッチが導通してしまうことを阻止することができ
る。
双安定素子を有するスイッチトモード電源回路はDE−
A−3,226,213から既知である。この双安定素子は電源
回路の始動期間中に変成器の飽和を阻止するものであ
る。この双安定素子は、一次巻線を流れる電流が予め決
められた値を越え、変成器がほぼ飽和されたことを示す
とき、セットされる。このセット状態において、双安定
素子はパルス幅変調クロック信号が一次巻線と直列のス
イッチを閉じるのを禁止する。これは変成器に自己減磁
する機会を与えるものである。変成器が完全に減磁され
ると、双安定素子がリセットされ、新しい始動期間が始
まり、変成器が磁気的に充電される。これはDE−A−3,
226,213の図2に示されている。始動期間中に飽和が発
生しない場合には、双安定素子はスイッチの制御に何の
影響も与えない。この場合には、スイッチの状態はもっ
ぱらパルス幅変調クロック信号によって決まる。
(実施例) 本発明を図面を参照して実施例につき説明する。
第1図の電源回路はNPNスイッチングトランジスタTr
の形態の可制御スイッチを具える。このトランジスタの
コレクタは変成器Tの一次巻線L1に接続し、エミッタは
大地に接続する。巻線L1の他端は直流入力電圧源Viの正
端子に接続する。この電圧源は例えば主電源整流器であ
り、その負端子を大地に接続する。トランジスタTrのベ
ースリードをこのトランジスタを交互にターンオン及び
オフする制御回路1に接続する。
変成器Tは複数の二次巻線を有する。これら巻線の1
つL2はその一端を接地し、その他端を整流器D0のアノー
ドに接続する。この整流器のカソードを平滑コンデンサ
C0及び抵抗Rで示す負荷に接続する。コンデンサC0と抵
抗Rの他端は接地する。巻線L1及びL2の巻回方向(慣例
に従って“・”で示してある)並びに整流器D0の導通方
向は動作中に一方の巻線を経て電流が流れるとき他方の
巻線に電流が流れないように選択する。直流出力電圧V0
は負荷Rの両端間に供給される。これらの素子は既知の
タイプのスイッチトモード電源回路の一部分を構成し、
この回路ではトランジスタがターンオンする期間の持続
時間の制御によって出力電圧V0が入力電圧Vi及び負荷R
の値と無関係の略々一定値を有するようにする。第1図
の回路は、例えばテレビジョン受信機の電源回路とする
ことができる。変成器Tの複数の二次巻線の負荷は受信
機内の複数の回路とすることができる。これら二次巻線
の1つL3には電流が一次巻線L1を経て流れるときこれと
同一期間中電流が流れる。
出力電圧V0を関数発生器2、始動回路3及び安全回路
4に供給する。関数発生器2及び始動回路3の他端を選
択回路5に接続する。巻線L2及びL3をのこぎり波発生器
6に接続する。これにより発生されたのこぎり波信号と
選択回路5からの出力信号をパルス持続時間変調器7に
供給し、その出力信号を制御回路8に供給する。変成器
Tの二次巻線L4をスタンバイ回路9に接続する。この回
路9の他端を制御段8に結合し、この制御段8を回路1
に結合する。
第2図は第1図の電源回路の詳細回路図を示す。2つ
の抵抗11及び12の直列制御を出力電圧V0と大地との間に
接続する。関数発生器2は差動増幅器23を具え、その反
転入力端子を抵抗11及び12の共通接続点に接続する。こ
の接続点は電圧V0に比例する電圧Vfbを有する。他の実
施例では分圧器11,12を省略することができる。加算段2
4の入力端子を前記接続点に接続する。電流源25を加算
段24の他方の入力端子に接続し、抵抗26をこの入力端子
と大地との間に接続する。基準電圧を増幅器23の非反転
入力端子に接続する。負帰還電圧Vfbと基準電圧との差
を増幅器23で増幅すると共に、加算段24で電圧Vfbを電
流源25により抵抗26の両端間に発生させた電圧に加え
る。段24の出力端子に得られた和電圧をリミッタ27に供
給する。このようにして得られた電圧と増幅器23の出力
端子に存在する電圧とを最小値伝送回路28に供給する。
この回路はこれら電圧の低い方を選択回路5に通過させ
る。回路5は始動回路3から発生する電圧も受信する。
回路5も最小値伝送回路であり、回路5の2つの入力電
圧の低い方を差動増幅器として構成した変調器7の反転
入力端子に通過させてこの変調器を出力電圧V0の関数と
して制御させる。この電源回路の常規動作状態では回路
28の出力電圧が回路3からの電圧より常に低いため、前
者の電圧が回路5へ通過する。実際にはこのような最小
値伝送回路は2個のエミッタ結合pnpトランジスタで構
成し、それらのベースを比較すべき格別の電圧に接続し
てこれらの電圧のうち低い方が関連するトランジスタを
ターンオンするように構成することができる。
第3a図の実線は始動回路3が不作動の場合における素
子2及び5の伝達特性、即ち回路5が通過させる電圧Vr
の変化を電圧V0の関数として示す図である。電圧V0が零
のとき、電圧Vrは素子25及び26により設定し得る所定値
Vr0(第3a図の点A)を有する。特性曲線はV0=V01にお
いて所定値Vr1(点B)になるまで直線的に上昇する。
電圧V0がV01より高くなると、リミッタ27が作用し、電
圧V0をそれ以上増大させない。値V01より高く、値V
02(点C)より低い値の電圧V0では増幅器23の出力電圧
はリミッタ27の電圧より高いため、回路5は後者の電圧
を通過させる。V02より高い値の電圧V0では、増幅器23
の出力電圧がリミッタ27の電圧より低くなるため、増幅
器23の出力電圧が通過する。この電圧は電圧V0の増大に
対し極めて急激に減少して点Dで零になる。
のこぎり波発生器6は電流源62により充電されるコン
デンサ61を含んでいる。電流源62の電流値は巻線L3に接
続された抵抗63により決定される。巻線L3は巻線L1と同
時に電流を流すため、電流源62はトランジスタTrの導通
期間中動作する。巻線L2の電圧を作動増幅器64により例
えば100mVの基準電圧と比較する。巻線L2両端間の電圧
がこの基準値を越えるとき(これはトランジスタTrがタ
ーンオフする期間中に生ずる)、コンデンサ61と並列に
接続されたスイッチ65が導通してこのコンデンサを放電
させる。放電の開始瞬時は遅延素子66により遅延させ
る。その理由については後述する。これらの構成によっ
て、トランジスタTrのコレクタ電流のピーク値及び電圧
Viの値の尺度であるピーク値を有するのこぎり波電圧が
コンデンサ61の両端間に発生する。約100mVの電圧を加
算段67によりこののこぎり波電圧に加え、得られた電圧
Vsを増幅器7の非反転入力端子に供給する。他の実施例
ではこののこぎり波発生器を発振器とすることができ
る。
動作状態において、増幅器7は選択回路5を通過した
出力電圧Vrを電圧Vsと比較する。制御回路8は一方の入
力端子が増幅器7の出力端子に接続されたORゲート81を
有している。増幅器7の出力信号は第2ORゲート82を経
て、発光ダイオード84を駆動する制御段83に到達する。
ダイオード84はトランジスタTrの制御回路1の一部を構
成する光感知素子に光学的に結合する。電圧Vrが電圧Vs
より低くなる瞬時に、増幅器7の出力信号が高くなって
ダイオード84が電流を流す。制御回路1は既知のように
このときトランジスタTrをターンオフするようにする。
しかし、電圧VrがVsより高くなる瞬時に、トランジスタ
Trがターンオンする。電圧Vrが電圧Vsに対し低くなるほ
どトランジスタTrの導通時間が短くなり、またその逆と
なる。この結果、電圧V0の制御が得られる。例えば負荷
が減少し、電圧V0が増大する場合、電圧Vrが減少する
(第3a図の線分CD)。この結果、ダイオード84が他の場
合より一層早い瞬時に導通してトランジスタを一層早い
瞬時にターンオフさせる。これによりコレクタ電流のピ
ーク値が減少する。また、トランジスタTrの導通時間中
に変成器Tに蓄積されるエネルギーが減少し、電圧V0
増大を抑える。負荷の増大時には逆のことが起こり、即
ちトランジスタTrの導通時間が増大する。また、電圧Vi
が増大して電圧V0が増大する場合、電圧Vsも増大するた
め、前記導通時間が短くなり、V0を安定化させる。
第3b図の実線はこの電源回路の出力特性、即ち出力電
圧V0の変化を負荷Rを流れる出力電流I0の関数として示
す図である。この特性は電圧Vrが電圧V0の関数として第
3a図に示すような変化を有する事実のために所定の形状
を有する。第3b図の特性は電流I0の値0と所定値との間
(第3b図の点K及びL間)では略々水平な直線である。
電流I0がもっと高くなると電圧が僅かに減少すると共に
電流が僅かに増大して最大値I0max(点M)の到達し、
斯かる後に電圧及び電流の双方が急激に減少する。この
とき特性はI0軸上の低い値、即ち短絡負荷(V0=0)時
の値に対応する点Pに到達する略々直線になる。このよ
うな特性は電流折り返し特性の名で知られている。第3A
及び3b図の特性図は互いに対応し、もっと詳しく言うと
点Aが点Pに、点Bが点Mに、点Cが点Lに、点Dが点
Kに対応する。第3b図には抵抗Rが公称値のときのこの
抵抗を表わす直線も示してある。この直線は線分KLと点
Wで交差し、この点Wは公称動作点を表し、第3a図の線
分CD上の点Eに対応する。トランジスタTrの導通期間の
制御は、動作点を点Wを中心に線分KLに沿って移動させ
ることを意味する。この座標系の原点0と点Lとを結ぶ
直線は抵抗Rの最小値を示す。点Aは短絡出力の場合の
トランジスタTrの最小導通期間を決定し、その設定は両
特性に影響を与え、これを第3図に実線AB及びMPに平行
な破線で示してある。トランジスタTrのコレクタ電流の
最大値はリミッタ27により決まり、従って電圧Vr及び電
流I0の最大値により決まる。加算段67によって、電圧Vr
のレベルを例えば無負荷動作状態において電圧Vsより低
くし、動作点を点D、即ちトランジスタTrの導通期間が
零になる点に移動させることができる。
始動回路3はコンデンサ32の形態の蓄積素子を充電す
る電流源31を具える。素子31及び32の共通接続点を差動
増幅器33の非反転入力端子に接続し、その反転入力端子
を抵抗11及び12の共通接続点に接続する。増幅器33の出
力端子をANDゲート34の入力端子に接続する。加算回路3
5の一方の入力端子を素子25及び26の共通接続点に接続
し、他方の入力端子を素子31及び32の共通接続点に接続
し、出力端子を回路5の第2入力端子に接続する。ゲー
ト34の出力によりコンデンサ32に並列に接続されたスイ
ッチ36を動作させる。
安全回路4は過電圧保護回路である。電圧V0と大地と
の間に直列に接続された2個の抵抗13及び14の共通接続
点の電圧を差動増幅器41により例えば2.5Vの基準電圧と
比較する。この増幅器41の出力端子をフリップフロップ
42のセット入力端子に接続する。フリップフロップ42の
非反転出力Qによりコンデンサ32の放電電流源43を制御
すると共に、この出力Qをゲート82の第2入力端子に接
続する。フリップフロップ42の反転出力をゲート34の
第2入力端子に接続する。コンデンサ32の電圧を差動増
幅器44により例えば100mVの基準電圧と比較し、その出
力端子をフリップフロップ42のリセット入力端子に接続
する。
この電源回路の常規動作状態においては、抵抗13及び
14の共通接続点の電圧は約2.5Vより低い。フリップフロ
ップ42によりゲート34に供給される信号は“1"であり、
電流源43は不作動にされる。電流源31によりコンデンサ
32の両端間に発生されている電圧Vssが電圧Vfbより高い
場合、スイッチ36が導通してこのコンデンサを急速に放
電させ、電圧Vssが減少する。逆の場合にはスイッチ36
が遮断されて前記電圧が増大する。これから、電圧Vss
は常に電圧Vfbの値にクランプされること明らかであ
る。この値は常規動作状態中略々一定であり、且つ関数
発生器2により回路5に供給される電圧より高く、従っ
て出力電圧の制御に何の影響も与えない。破線で示す抵
抗39をコンデンサ32と並列に配置することもできる。こ
れによりこのコンデンサの電圧を電流源31によりこの抵
抗の両端間に発生する電圧降下の値に減少させることが
できる。この抵抗の値は段35により回路5に供給する電
圧がこの回路の入力電圧のなかで最小になるように選択
してトランジスタTrがもっと速くターンオフするように
することができる。これから、この抵抗値の設置によっ
てトランジスタTrのコレクタ電流のピーク値を始動回路
3によって所定値にセットすることができるようになる
こと明らかである。
上述の電源回路を具えるテレビジョン受信機のスイッ
チオン時においては全ての電圧が最初零である。増幅器
23の出力電圧は高電圧になる。電流源25により抵抗26の
両端間に電圧降下が生じ、これが段35によりコンデンサ
32両端間のゆっくり増大する電圧に加えられる。前記電
圧降下は回路5を介してトランジスタTrの最短導通期間
を決定し、この期間中エネルギーが変成器Tに供給され
る。これがためこの電源回路の出力電圧が増大する。最
小値検出器37が巻線L3から整流器Dbにより取り出した平
滑コンデンサCb間に存在する直流電圧Vb(第1図)を例
えば6Vの基準値と比較する。電圧Vbがこの値より低い限
り、検出器37により制御段83を阻止し、これによりソフ
トな始動を可能にする。電流源31がコンデンサ32を充電
するため電圧Vssがゆっくり、即ち発生器2の出力電圧
よりゆっくり増大し、回路3により回路5に供給される
電圧が発生器2の電圧より低くなる。従って、回路3の
電圧が回路5により電圧Vrとして変調器7に通されるた
め、トランジスタTrの導通期間がゆっくり増大する。こ
の導通期間は発生器2の出力電圧の制御による場合より
短い。電圧Vssが増大する速度はコンデンサ32の容量値
の選択により設定する。常規動作状態は段35により回路
5に供給される電圧が回路28により回路5に供給される
電圧を越えると同時に始まり、これは出力電圧V0が値V
02に到達したときに起こり、常規動作状態では関数発生
器23の電圧が選択回路5を介してトランジスタTrの導通
期間の持続時間を制御する変調器7に供給され、電圧V
ssは最早この導通期間の制御に何の影響も与えず略々一
定に維持される。第3図において、この始動回路の特性
曲線を破線AE及びPWでプロットしてある。
電圧Vbは第2図の回路の大部分を含む集積回路の電源
電圧である。巻線L3から取り出したこの電圧Vbの値はV0
の値に依存しないでViの値に依存する点に注意された
い。これはこの集積回路は短絡電圧V0の場合にも動作し
なければならないためである。動作中に電圧Vbが集積回
路が正しく動作し得なくなる5Vより低くなると、ダイオ
ード84が全く導通しなくなってトランジスタTrが連続的
に導通し、トランジスタが損傷してしまう。この問題
は、電圧Vbが6Vより高いときトランジスタの制御を釈放
する機能を制御回路1が有しているため避けられる。更
にスイッチ36と並列に配置されたスイッチ38が検出器37
の制御の下で導通するためコンデンサ32がリセットされ
る。
電圧V0が常規動作状態における値より著しく低い場
合、電圧Vfbがこれに比例して減少する。電圧VssもVfb
の値に従って減少するため、加算段35の出力電圧が発生
器2の電圧より低くなり、変調器へ供給される。この状
態は過負荷の場合に起こり、この場合には抵抗Rが小さ
い値R′を示して第3b図に示すように負荷線が特性曲線
の線分MP上に位置する動作点Jで特性曲線と交差するよ
うになる。しかし、抵抗13及び14の共通接続点の保護レ
ベルが2.5Vより高くなる程度まで電圧V0が増大すると、
フリップフロップ42がセットされる。このときフリップ
フロップ42の出力Qが1になるため電流源43が動作し、
コンデンサ32がゆっくり放電され、電圧Vssが減少す
る。同時にゲート34が出力により遮断され、スイッチ
36が駆動されなくなり電圧V0は始動回路に何の影響も与
えなくなる。さもなければ電圧VssがVfbに等しくなって
コンデンサ32の放電が負荷電流により影響される。制御
段83はフリップフロップ42によりゲート82を介して制御
され、ダイオード84を連続的に導通させてトランジスタ
Trをターンオフさせる。過負荷の場合も過電圧の場合も
電圧Vssは低くなる。電圧Vssが100mVより低くなる瞬時
に、フリップフロップ42が増幅器44によりリセットされ
るため、コンデンサ32の放電が遮断されると共にゲート
34が再び“1"を受信し、トランジスタTrがリリースされ
る。このとき新たな始動を始めることができる。
スタンバイ回路9は、巻線L4に接続され且つスイッチ
ング信号の制御の下で電源回路の出力電圧を著しく減少
せしめる段91を具えている。この段91は比較段92に接続
し、その出力端子をゲート82の第3入力端子に接続す
る。スタンバイ状態においては周期的に中断される発振
が低い周波数で発生する(バーストモード)。斯かる回
路は特開昭62−48265号に開示されている。巻線L4の電
圧が所定レベルを越えると、ダイオード84が導通してト
ランジスタTrをターンオフさせるため、前記電圧が再び
減少する。これらの状態の下でこの電圧が常規のレベル
より低い別のレベルに到達すると、段83が再び遮断され
てトランジスタTrがターンオンする。
過負荷がトランジスタTrの導通期間中の瞬時に生じる
と、この瞬時にすぐに消失し得ないエネルギーが変成器
Tに存在する。動作点は特性曲線上の点L及びM及び線
分MPに沿って新しい位置Jへと移動する。過負荷がトラ
ンジスタのターンオフ期間中の瞬時に発生する場合に
は、変成器はこの瞬時にエネルギーを持たないか少し待
っているだけであるから、動作点は特性曲線より著しく
短い経路を辿って点Jに到達する。また、過電圧の場合
及びスタンバイ状態をセットするとき、動作点は特性曲
線の線分PM上の点Pに近い位置に移動する。これらの全
ての場合において、電源回路は常規の動作を維持し、出
力電圧及び出力電圧は低い値になる。電圧Vssは常にVfb
の値にクランプされるため、ソフト始動が生起され、電
源回路の出力電圧は、妨害やスタンバイ状態が再び生じ
なければ特性曲線上の公称動作点Wに再び到達するまで
徐々に増大する。これから、小さく短時間の妨害は電源
回路を長時間不作動にし得ないこと明らかである。例え
ば、過負荷が電圧V0の短絡である場合、動作点は点Pに
位置する。短絡が除去され、負荷が抵抗Rで構成される
場合、最初流れていた電流I0が第3b図に点Pと負荷線R
との間の破線垂直線で示す電圧降下を発生する。この電
圧降下を示す点からの水平線が始動回路の特性曲線PW上
に形成する交点の電流I0の新しい値になる。これから明
らかなように、動作点は階段状の曲線に沿って移動し、
大きな値のI0を発生することなく点Wに到達する。同じ
ことが受信機のスイッチオン後の始動についても言え、
この場合には動作点が点0から点Wに到達する。第3a及
び3b図の両図において、動作点はもとの特性曲線より短
い経路を辿る。比較のために、第3b図に、始動回路がな
い場合に動作点が移動する階段状経路を点線で示してあ
り、この階段状経路は線分PMまで到達する。この階段状
経路の最後の垂直線は特性曲線の線分KLと、点Wの右側
に位置する点(大きな出力電流の点)で交差する。場合
によっては最大値I0maxに到達し得る。線分KLに到達後
は制御が働いて動作点は垂直方向に移動しないで線分KL
に沿って左へ移動して位置Wに到達する。この場合には
電力消費が始動回路がある場合よりも著しく大きくなる
こと明らかである。
この電源回路の動作は後に詳述する遅延素子66及び制
御回路8の以下に述べる部分により改善される。先ず、
出力端子がORゲート81の第2入力端子に接続されたAND
ゲート85から説明する。このゲートの一方の入力端子を
フリップフロップ86の非反転出力端子Qに接続する。ス
イッチ65を制御する素子66の出力端子をフリップフロッ
プ86のリセット入力端子とゲート85の他方の入力端子と
に接続する。フリップフロップ86のセット入力端子には
ORゲート87の出力端子を接続し、このORゲートの第1入
力端子を変調器7の出力端子に、第2入力端子を差動増
幅器88の出力端子に、第3入力端子を検出器37に接続す
る。加算段67の出力端子を増幅器88の非反転入力端子に
接続し、その反転入力端子を例えば1.5Vの基準電圧に接
続する。
スイッチングトランジスタTrがターンオフしている期
間中、減少する電流が変成器Tの複数の二次巻線(本例
ではL2及びL4)を経て流れ、これにより変成器は減磁さ
れる。トランジスタTrがこの時期間中に再びターンオン
すると、変成器は放電し得なくなり、飽和してしまう惧
れがある。これは望ましくない。従って、トランジスタ
Trの制御は二次電流が零になる前にこのトランジスタが
再びターンオンしないようにする必要がある。この場合
に有効な手段は、二次巻線間の電圧はトランジスタTrの
ターンオフ後直ちに所定の極性を示し、例えば巻線L2
の電圧は正になり、これに接続された整流器が導通し減
磁電流を流し続ける限りこの極性を維持し、斯かる後に
この電圧は減少して零になり次いで負になる事実を利用
するのが有利である。しかし、トランジスタTrが、この
電圧が零に減少した後もまだターンオフを続ける場合に
は、変成器のインダクタンスと寄生キャパシタンスとに
よりリンギング効果が生じて前記電圧が再び正になり、
この正電圧期間は減磁中を表さないのに、この正電圧期
間中トランジスタTrをターンオンさせることができない
問題を生ずる。従って減磁が生ずる期間と振動が生ずる
期間との間でトランジスタの制御を相違させないと不安
定動作が起こり得る。
この目的のために取る手段を第4図の波形図を参照し
て説明する。これらの波形図はトランジスタTrに並列に
配置したコンデンサによって同調させた電源回路の場合
に対応する。第4a図は二次電圧を時間の関数として示
す。第4b図にはトランジスタTrのコレクタ電流を実線で
示し、一次側に変換した二次電流を破線で示してある。
トランジスタTrは瞬時t1とt2との間でターンオンする。
これらの図から、瞬時t2と二次電圧の最初の零交差点
(瞬時t3)との間を流れる二次電流のみが減磁電流であ
り、t3後に振動が生ずること明らかである。
増幅器64は巻線L2の端子電圧が零ではなく100mVを越
える瞬時を決定し、この電圧が零である休止状態と、ダ
イオードD0が数拾分の1ボルトの電圧降下で導通する短
絡出力電圧状態とを弁別する。巻線L2の端子電圧が100m
Vより高い場合、増幅器64の出力信号は高レベルになる
(第4c図)。この信号の立下り縁(この電圧が100mVよ
り低くなるときに生ずる)をコンデンサ68により設定さ
れる遅延時間dを有する素子66によって遅延させる。素
子66の出力端子に得られるこの信号の遅延立下り縁(第
4d図)をフリップフロップ86に供給してこれをリセット
すると共にスイッチ65に供給してこれを非導通にする。
第4e図において実線はコンデンサ61の両端間に発生する
のこぎり波電圧を示し、破線は電圧Vsを示す。変調器7
の出力信号は第4f図に示してある。増幅器88がなけれ
ば、この信号の立上り縁がフリップフロップ86をセット
する。第4g図はフリップフロップ86の出力Qの信号を示
し、第4h及び4i図はゲート85の出力信号及びゲート81の
出力信号を示す。
第4図の波形図から明らかなように、ダイオード84は
遅延dにより決まる瞬時t1に非導通され、トランジスタ
Trがターンオンする。VrとVsが互いに交差する瞬時に
(第4e図)、ダイオード84が再び導通する。この瞬時
後、トランジスタTrがトランジスタの蓄積時間及び制御
プロセスにより生じ得る遅延により決まる時間後の瞬時
t2にターンオフする。トランジスタTrのターンオフ後、
漏洩インダクタンス及び寄生キャパシタンスにより生ず
るリンキング効果が発生し得る。その結果として二次電
圧(第4a図)は直ちに値V0を示さないでこの値を中心に
振動する。低い値の電圧V0ではこれら振動の最初の振動
が零より小さくなり、第4c図の信号に立下り縁が生じ、
トランジスタTrがターンオンしてしまう惧れがある。こ
れは、この立下り縁を素子66で遅延させることにより阻
止できる。同様に、トランジスタTrは瞬時t3でターンオ
ンし得る。しかし、第4i図の信号のためにこのターンオ
ンは遅延d後まで行われない。減磁保護に対する上述の
手段の改良点は増幅器64に供給される二次電圧について
この情報が最大巻数を有する二次巻線(本例ではL2)か
ら発生される点にある。
始動中の電源回路の特性は、変調器7の出力信号が正
である場合、或いは電圧Vsが1.5Vより高い場合(これは
増幅器88により決定される)、或いは検出器37がVb>5V
である情報を出力する場合にゲート87を介してフリップ
フロップ86がセットされている場合にのみ素子66からの
減磁信号が制御段83を駆動するように改良されている。
後者の2つの条件は、トランジスタTrが始動中十分なベ
ース電流を流さないために第4e図ののこぎり波がレベル
Vrに到達せず変調器7がまだフリップフロップ86をセッ
トする信号を発生しない場合の減磁を保証するために付
加してある。第4g図は、フリップフロップ86は電圧Vs
値1.5Vを越える瞬時にセットされることを示している。
第1図の電源回路の複数の部分について詳しく説明し
た。本発明においては多くの変更が可能であること明ら
かである。例えば、本発明は電源回路のタイプ、例えば
自己発振型又は非自己発振型、一定スイッチング周波数
型又は非一定スイッチング周波数型、同調型又は非同調
型等に無関係である。同じことが使用するスイッチング
素子及び第2図の回路内の細部についても言え、例えば
のこぎり波の発生を直流分離が必要ない場合には例えば
トランジスタTrのエミッタ抵抗を用いて一次側で行うこ
とができる。
【図面の簡単な説明】
第1図は本発明電源回路のブロック回路図、 第2図は第1図の回路の詳細回路図、 第3図は第2図の回路の動作説明用特性図、 第4図は第2図の回路の本発明に関連する部分の信号波
形図である。 Tr……スイッチングトランジスタ(可制御スイッチ) T……変成器(誘導素子)、L1……一次巻線 L2,L3,L4……二次巻線、D0……整流器 C0……平滑コンデンサ、R……負荷 V0……出力電圧、I0……出力電流 1……制御回路、2……関数発生器 3……始動回路、4……安全回路 5……選択回路、6……のこぎり波発生器 7……パルス幅変調器、8……制御回路 9……スタンバイ回路 64……差動増幅器(しきい値電圧検出器) 66……遅延素子、81,82……ORゲート 83……制御段、84……発光ダイオード 85……ANDゲート 86……フリップフロップ(双安定素子)
フロントページの続き (56)参考文献 特開 昭63−99767(JP,A) 特開 昭60−226772(JP,A) 特開 昭62−7369(JP,A) 特開 昭60−204258(JP,A) 実開 昭63−97387(JP,U) (58)調査した分野(Int.Cl.6,DB名) H02M 3/00 - 3/44

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】直流入力電圧(Vi)の端子間に結合された
    可制御スイッチ(Tr)と誘導素子(T)との直列接続
    と、該誘導素子(T)に結合され直流出力電圧(V0)を
    負荷(R)に供給する整流器(D0)と、前記スイッチ
    (Tr)を交互に導通及び非導通にさせる制御回路(8)
    と、前記誘導素子(T)の両端間の電圧が、前記整流素
    子(D0)が導通状態であることを示す極性を有する間、
    前記スイッチ(Tr)の導通を禁止するしきい値電圧検出
    器(64)とを備えたスイッチモード電源回路において、
    前記制御回路(8)の双安定素子(86)と、該双安定素
    子(86)を前記スイッチ(Tr)の各導通期間中にセット
    される手段(61、62、63、65、67、88)とを備え、前記
    双安定素子(86)のリセット入力端子を前記しきい値電
    圧検出器(64)の出力端子に結合し、前記極性が変化す
    るとき前記双安定素子(86)をリセットすることを特徴
    とするスイッチモード電源回路。
  2. 【請求項2】前記しきい値電圧検出器(64)の出力端子
    と前記双安定素子(86)のリセット入力端子との間に遅
    延素子(66、68)が配置されていることを特徴とする請
    求項1記載の電源回路。
  3. 【請求項3】前記可制御スイッチ(Tr)の各導通期間中
    のこぎり波信号を発生し、該のこぎり波信号が所定値を
    越えるとき前記双安定素子(86)をセットするのこごり
    波発生器(61、62、63、65)を具えていることを特徴と
    する請求項1又は2記載の電源回路。
  4. 【請求項4】前記のこぎり波発生器(61、62、63、65)
    は、前記誘導素子(T)に結合された巻線であって、前
    記誘導素子を経て電流が流れるとき同時に電流が流れる
    巻線(L3)に接続されていることを特徴とする請求項3
    記載の電源回路。
  5. 【請求項5】前記誘導素子(T)は複数の巻線(L1
    L2、L3、L4)を具え、前記しきい値電圧検出器(64)が
    最大巻線の巻線(L2)に接続されていることを特徴とす
    る請求項1〜4の何れか記載の電源回路。
  6. 【請求項6】前記のこぎり波発生器(61、62、63、65)
    は蓄積素子(61)と、該蓄積素子(61)を充電する電流
    源(62)とを具え、該蓄積素子(61)が前記双安定素子
    (86)のリセットと同時にリセットされることを特徴と
    する請求項3記載の電源回路
  7. 【請求項7】前記双安定素子(86)のリセット信号及び
    前記双安定素子(86)の出力信号を受信し前記制御スイ
    ッチ(Tr)を遮断させる信号を通すANDゲート(85)を
    具えていることを特徴とする請求項1〜6の何れかに記
    載の電源回路。
  8. 【請求項8】直流出力電圧に依存して前記可制御スイッ
    チ(Tr)の導通期間を制御する制御信号を発生する制御
    回路を具えた請求項7記載の電源回路において、前記AN
    Dゲート(85)から出る信号及び前記制御信号を受信し
    前記可制御スイッチ(Tr)を遮断させる信号を通す第1O
    Rゲート(81)を具えていることを特徴とする電源回
    路。
  9. 【請求項9】前記第1ORゲートの信号及び前記直流出力
    電圧を減少させる信号を受信し、前記可制御スイッチ
    (Tr)を遮断させる信号を通す第2ORゲート(82)を具
    えていることを特徴とする請求項8記載の電源回路。
  10. 【請求項10】前記双安定素子(86)をセットする手段
    (61、62、62、65、67、88)からのセット信号及び当該
    電源回路の出力電圧が所定値より低くないことを決定す
    る最小値検出器(37)の出力信号を受信する他のORゲー
    ト(87)を具え、該ゲート(87)の出力端子が前記双安
    定素子(86)のセット入力端子に接続されていることを
    特徴とする請求項1〜9の何れかに記載の電源回路。
JP2044648A 1989-03-02 1990-02-27 スイッチトモード電源回路 Expired - Lifetime JP2881171B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8900509A NL8900509A (nl) 1989-03-02 1989-03-02 Geschakelde voedingsspanningsschakeling.
NL8900509 1989-03-02

Publications (2)

Publication Number Publication Date
JPH02254969A JPH02254969A (ja) 1990-10-15
JP2881171B2 true JP2881171B2 (ja) 1999-04-12

Family

ID=19854230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2044648A Expired - Lifetime JP2881171B2 (ja) 1989-03-02 1990-02-27 スイッチトモード電源回路

Country Status (6)

Country Link
US (1) US5032967A (ja)
EP (1) EP0385544B1 (ja)
JP (1) JP2881171B2 (ja)
KR (1) KR0182604B1 (ja)
DE (1) DE69019040T2 (ja)
NL (1) NL8900509A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974967B2 (ja) * 1996-04-27 1999-11-10 ティーディーケイ株式会社 コンバータトランス
DE19826152A1 (de) * 1998-06-12 1999-12-16 Thomson Brandt Gmbh Anordnung mit einem Schaltnetzteil und einem Mikroprozessor
US7061780B2 (en) * 2004-09-09 2006-06-13 System General Corp. Switching control circuit with variable switching frequency for primary-side-controlled power converters
US7362593B2 (en) * 2004-09-16 2008-04-22 System General Corp. Switching control circuit having off-time modulation to improve efficiency of primary-side controlled power supply
US7362592B2 (en) * 2004-09-16 2008-04-22 System General Corp. Switching control circuit for primary-side controlled power converters
US7259972B2 (en) * 2004-10-07 2007-08-21 System General Corporation Primary-side-control power converter having a switching controller using frequency hopping and voltage and current control loops
US10158296B1 (en) 2018-04-18 2018-12-18 Nxp B.V. Method and system for saturation control in a flyback switched-mode power supply (SMPS)
US10840696B2 (en) * 2019-01-14 2020-11-17 Kollmorgen Corporation Method and apparatus for limiting the output voltages of switch mode power supplies

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3226213A1 (de) * 1982-07-13 1984-01-26 Siemens AG, 1000 Berlin und 8000 München Gleichstromumrichter mit einem induktiven speicher
DE3312209A1 (de) * 1983-04-05 1984-10-11 Siemens AG, 1000 Berlin und 8000 München Sperrschwinger-schaltnetzteil
US4608625A (en) * 1983-04-27 1986-08-26 Astec Components, Ltd. Current driven flyback power supply
DE3330039A1 (de) * 1983-08-19 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Sperrwandler-schaltnetzteil
DE3336422A1 (de) * 1983-10-06 1985-04-18 Siemens AG, 1000 Berlin und 8000 München Sperrwandler-schaltnetzteil
DE3340138A1 (de) * 1983-11-07 1985-05-15 Siemens AG, 1000 Berlin und 8000 München Sperrwandler-schaltnetzteil
US4584635A (en) * 1984-02-27 1986-04-22 International Business Machines Corp. Flux centering and power control for high frequency switching power
JPS60204258A (ja) * 1984-03-27 1985-10-15 Toshiba Corp スイツチング電源装置
JPS60226772A (ja) * 1984-04-24 1985-11-12 Tdk Corp スイツチング電源
DE3518195A1 (de) * 1985-05-21 1986-11-27 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Schutzschaltung fuer ein schaltnetzteil
JPS627369A (ja) * 1985-07-02 1987-01-14 Matsushita Electric Ind Co Ltd 自励発振式スイツチング高電圧電源装置
NL8502339A (nl) * 1985-08-26 1987-03-16 Philips Nv Geschakelde voedingsspanningsschakeling met een vermogensschakelaar.
NL8502338A (nl) * 1985-08-26 1987-03-16 Philips Nv Geschakelde voedingsspanningsschakeling met twee toestanden.
JPS6399767A (ja) * 1986-10-13 1988-05-02 Fujitsu Denso Ltd フライバツクコンバ−タ
JPH043595Y2 (ja) * 1986-12-11 1992-02-04
US4794508A (en) * 1987-12-23 1988-12-27 Dci Technology PWM control circuit for a non-symmetrical switching power supply

Also Published As

Publication number Publication date
JPH02254969A (ja) 1990-10-15
KR0182604B1 (ko) 1999-05-15
DE69019040D1 (de) 1995-06-08
KR900015424A (ko) 1990-10-26
DE69019040T2 (de) 1996-01-04
US5032967A (en) 1991-07-16
EP0385544A1 (en) 1990-09-05
NL8900509A (nl) 1990-10-01
EP0385544B1 (en) 1995-05-03

Similar Documents

Publication Publication Date Title
EP0385546B1 (en) Switched-mode power supply circuit including a starting circuit
KR960004259B1 (ko) 전환-모드 전원 장치 회로
US3938024A (en) Converter regulation by controlled conduction overlap
US3989995A (en) Frequency stabilized single-ended regulated converter circuit
KR100562242B1 (ko) 스위칭 전원 장치용 오류 제어 회로
US5034873A (en) Circuit configuration for a fixed-frequency blocking oscillator converter switching power supply
KR100465577B1 (ko) 보조 전원 장치용 고속 리셋 회로
US4945465A (en) Switched-mode power supply circuit
JPS60183980A (ja) 電力スイツチング回路
KR100521112B1 (ko) 보조 전원 장치의 제어 회로
EP0349080B1 (en) Switched-mode power supply circuit
KR100522017B1 (ko) 스위칭 전원 장치용 오류 제어 회로
KR100230883B1 (ko) 편향주파수에서 동작하는 회로를 턴오프하기 위한 회로구성을 가진 비디오 디스플레이장치
US4147964A (en) Complementary latching disabling circuit
JP2881171B2 (ja) スイッチトモード電源回路
US6256179B1 (en) Switching power supply apparatus
JP3273598B2 (ja) スイッチング電源装置
JPH02273073A (ja) スイッチモード電源
US4755923A (en) Regulated high-voltage power supply
US4162434A (en) Regulator with short circuit protection
JPH01148064A (ja) 電源装置の保護回路
JPH0315423B2 (ja)
KR100676427B1 (ko) 스위치 모드 전원장치의 과부하 방지
JPS642548Y2 (ja)
US5898580A (en) Dc/dc converter with a protection circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110205

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110205

Year of fee payment: 12