JP2880608B2 - 半導体集積回路装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に内蔵される
高耐圧出力端子のプルダウン抵抗の選択回路に関するも
のである。

【０００２】

【従来の技術】従来の高耐圧出力端子について説明す
る。

【０００３】図３は、従来の高耐圧出力端子の回路図で
ある。この回路は、出力端子２、ドレインが出力端子２
に、ソースが高位の電源（VCC）１にそれぞれ接続され
た、出力トランジスタとしてのＰチャネル高耐圧トラン
ジスタ７、第一の低電圧電源（グランドレベルより低位
の電圧源）３に接続された抵抗５、ならびに、抵抗５と
出力端子２とを接続するスイッチ１５で構成されてい
る。この回路において、スイッチ１５によって出力端子
２の低電圧電源３に抵抗５を介してのプルダウンの有無
の切り換えを行うことができる。

【０００４】

【発明が解決しようとする課題】しかしながら、前記従
来の構成では、高耐圧端子のプルダウン抵抗の有無を半
導体集積回路を製造する工程の途中で決定しなければな
らず、従って高耐圧出力端子のプルダウン抵抗の有無決
定用マスクが必要となり、製造コストが高くなる。ま
た、半導体集積回路を用いた応用機器においては、応用
機器それぞれにこの高耐圧出力端子のプルダウン抵抗の
有無の組合せが異なるため、その組合せに応じて半導体
集積回路を新たに製造しなければならず、汎用性に欠け
る等の問題があった。

【０００５】本発明は、前記の従来の問題点を解決する
高耐圧出力回路を内蔵した半導体集積回路装置を、提供
することを目的とする。

【０００６】

【課題を解決するための手段】本発明の半導体集積回路
装置は、高耐圧の出力端子が低電圧電源に抵抗を介して
プルダウンする時、その低電圧電源と抵抗の間に高耐圧
のＮチャネルトランジスタを配し、その高耐圧Ｎチャネ
ルトランジスタは制御信号によってオン／オフを切り換
えることができる様に接続する構成をとる。

【０００７】

【作用】この構成により、制御信号によりプルダウンの
有無を決定できるため、半導体集積回路の製造途中でプ
ルダウンの有無を決定する必要がなく、プルダウン有無
決定用マスクが不用となり製造コストを低減することが
できる。また、プルダウンの有無の組合せが制御信号に
より自由に設定できるため、一種類の半導体集積回路で
すべての組合せに対応でき、汎用性が向上する。

【０００８】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【０００９】図１は、本発明の第１の実施例を示す回路
図である。１は高位の電源(VCC)、２は出力端子、３は
第一の低電圧電源(VPP)、４はプルダウン抵抗の有無を
決定する高耐圧のＮチャネルトランジスタ、５は出力端
子２を第一の低電圧電源(VPP)３にプルダウンする抵
抗、６は第一の低電圧電源(VPP)３に接続し、高耐圧Ｎ
チャネルトランジスタ４のゲート電圧を制御する抵抗、
７は出力トランジスタ、８はプルダウン抵抗の有無を決
定する第一の制御信号、９はプルダウン抵抗の有無を決
定する制御用Ｐチャネルトランジスタである。

【００１０】ここで、出力端子２は、抵抗５、高耐圧Ｎ
チャネルトランジスタ４を介して第一の低電圧電源(VP
P)３にプルダウンしている。

【００１１】まず、第一の制御信号８が'Ｈ'の場合は、
高耐圧Ｎチャネルトランジスタ４のゲート電圧は、その
トランジスタのソース電位に等しくなり、このトランジ
スタ４はオフする。従って、出力端子２は第一の低電圧
電源(VPP)３にプルダウンされない。

【００１２】次に、第一の制御信号８が'Ｌ'の場合は、
高耐圧Ｎチャネルトランジスタ４のゲート電圧は、Ｐチ
ャネルトランジスタ９のオン抵抗と抵抗６の抵抗分割に
より、高位の電源(VCC)１の電位と第一の低電圧電源(VP
P)３の電位の間の電位となり、そのトランジスタのソー
ス電位より、高電位になり、このトランジスタはオンす
る。従って、出力端子２は抵抗５を介して第一の低電圧
電源(VPP)３にプルダウンされる。

【００１３】以上の結果、第一の制御信号８の値を変え
ることによって、出力端子２の第一の低電圧電源(VPP)
３へのプルダウンの有無を決定できる。

【００１４】図２は本発明の第２の実施例を示す回路図
である。１０は第二の低電圧電源(VSS)、１１は第二の
低電圧電源１０へのプルダウン抵抗の有無を決定する高
耐圧Ｎチャネルトランジスタ、１２は第二の低電圧電源
(VSS)１０に接続し高耐圧Ｎチャネルトランジスタ１１
のゲート電圧を制御する抵抗、１３は第二の低電圧電源
(VSS)１０へのプルダウン抵抗の有無を決定する第二の
制御信号、１４はプルダウン抵抗の有無を決定する制御
用Ｐチャネルトランジスタである。

【００１５】ここで、第１の実施例に加え、出力端子２
は抵抗５、高耐圧Ｎチャネルトランジスタ１１を介し第
二の低電圧電源(VSS)１０にプルダウンしている。ま
た、高耐圧Ｎチャネルトランジスタ１１は、第二の制御
信号１３のよりオン／オフする。

【００１６】この回路構成により、第１の実施例と同様
にして、第二の制御信号１３の値を変えることによって
出力端子２を第二の低電圧電位(VSS)１０へのプルダウ
ンの有無を決定できる。

【００１７】また、第一の低電圧電源(VPP)３へのプル
ダウン選択回路と第二の低電圧電源(VSS)１０へのプル
ダウン選択回路を同一出力端子で実現することにより、
第一及び第二の制御信号８、１３の値を変えることによ
り、出力端子２を第一の低電圧電源(VPP)３にプルダウ
ンするか、第二の低電圧電源(VSS)１０にプルダウンす
るか、もしくは、どちらにもプルダウンしないかを決定
できる。

【００１８】

【発明の効果】本発明は、高耐圧出力端子を備えた半導
体集積回路装置において、高耐圧Ｎチャネルトランジス
タを低電圧電源と出力端子、抵抗の間に配するだけで、
制御信号により、プルダウンの有無の選択ができ、製造
コストの低減、汎用性の向上を実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の低電圧電源へのプルダ
ウン選択回路

【図２】本発明の第２の実施例の低電圧電源へのプルダ
ウン及び低位の電源へのプルダウン選択回路

【図３】従来の低電圧電源へのプルダウン選択回路

【符号の説明】

１ 高位の電源(VCC) ２ 出力端子 ３ 第一の低電圧電源(VPP) ４ 高耐圧のＮチャネルトランジスタ ５ プルダウン抵抗 ６ 抵抗 ７ 出力トランジスタ ８ 第一の低電圧電源へのプルダウン選択用の第一の制
御信号 ９ Ｐチャネルトランジスタ １０ 第二の低電圧電源(VSS) １１ 高耐圧のＮチャネルトランジスタ １２ 抵抗 １３ 第二の低電圧電源へのプルダウン選択用の第二の
制御信号 １４ Ｐチャネルトランジスタ １５ プルダウン抵抗選択用スイッチ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 高位の電源と、低電圧電源と、出力トラ
   ンジスタの他端および高耐圧のＮチャネルトランジスタ
   の一端がプルダウン抵抗を介して接続され、さらに前記
   出力トランジスタの一端が前記高位の電源に接続され、
   かつ前記Ｎチャネルトランジスタの他端が前記低電圧電
   源に接続された第一の直列回路と、制御信号が供給され
   る制御用トランジスタの他端および抵抗の一端が接続さ
   れ、さらに前記制御用トランジスタの一端が前記高位の
   電源に接続され、かつ前記抵抗の他端が前記低電圧電源
   に接続された第二の直列回路と、前記第一の直列回路に
   おける前記出力トランジスタと前記プルダウン抵抗との
   接続点に接続された出力端子とを備え、前記第二の直列
   回路における前記制御用トランジスタと前記抵抗との接
   続点が前記第一の直列回路におけるＮチャネルトランジ
   スタのゲートに接続されてなり、前記第二の直列回路に
   おける前記制御用トランジスタに供給される制御信号に
   応じて前記第一の直列回路における前記Ｎチャネルトラ
   ンジスタのオン、オフを切り換え、前記出力端子の前記
   低電圧電源へのプルダウンの有無を選択可能とした半導
   体集積回路装置。
2. 【請求項２】 高位の電源と、第一、第二の低電圧電源
   と、出力トランジスタの他端および高耐圧の第一のＮチ
   ャネルトランジスタの一端がプルダウン抵抗を介して接
   続され、さらに前記出力トランジスタの一端が前記高位
   の電源に接続され、かつ前記第一のＮチャネルトランジ
   スタの他端が前記第一の低電圧電源に接続された第一の
   直列回路と、第一の制御信号が供給される第一の制御用
   トランジスタの他端および第一の抵抗の一端が接続さ
   れ、さらに前記第一の制御用トランジスタの一端が前記
   高位の電源に接続され、かつ前記第一の抵抗の他端が前
   記第一の低電圧電源に接続された第二の直列回路と、第
   二の制御信号が供給される第二の制御用トランジスタの
   他端および第二の抵抗の一端が接続され、さらに前記第
   一の制御用トランジスタの一端が前記高位の電源に接続
   され、かつ前記第二の抵抗の他端が前記第二の低電圧電
   源に接続された第三の直列回路と、前記第一の直列回路
   における前記第一の抵抗と前記第一のＮチャネルトラン
   ジスタとの接続点と、前記第二の低電圧電源との間に接
   続され、ゲートが前記第三の直列回路における前記第二
   の制御トランジスタと前記第二の抵抗との接続点に接続
   された、高耐圧の第二のＮチャネルトランジスタと、前
   記第一の直列回路における前記出力トランジスタと前記
   プルダウン抵抗との接続点に接続された出力端子とを備
   え、前記第二の直列回路における前記第一の制御用トラ
   ンジスタと前記第一の抵抗との接続点が前記第一の直列
   回路における前記第一のＮチャネルトランジスタのゲー
   トに接続されてなり、前記第二または前記第三の直列回
   路における前記第一または前記第二の制御用トランジス
   タに供給される前記第一または前記第二の制御信号に応
   じて前記第一または前記第二のＮチャネルトランジスタ
   のオン、オフを切り換え、前記出力端子の前記第一また
   は前記第二の低電圧電源へのプルダウンの有無を選択可
   能とした半導体集積回路装置。