JP2880056B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2880056B2 JP2880056B2 JP32597893A JP32597893A JP2880056B2 JP 2880056 B2 JP2880056 B2 JP 2880056B2 JP 32597893 A JP32597893 A JP 32597893A JP 32597893 A JP32597893 A JP 32597893A JP 2880056 B2 JP2880056 B2 JP 2880056B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- semiconductor device
- plasma
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板内に回路素
子としてツェナーダイオードが形成されている半導体装
置に関する。
子としてツェナーダイオードが形成されている半導体装
置に関する。
【０００２】
【従来の技術】図５は、半導体基板内にツェナーダイオ
ードが回路素子として形成された従来の半導体装置の断
面図である。図５において、１０はシリコンからなる導
電形がＰ形の半導体基体、１１は半導体基体１０上に形
成されたＮ形のエピタキシアル層、１２はエピタキシア
ル層１１内に形成されたＰ形の拡散層、１３は拡散層１
２内に形成されたＮ形の拡散層、１４はＰ形の分離層で
ある。拡散層１２と拡散層１３の接触部分にＰＮ接合が
あり、この両層によってツェナーダイオードが形成され
ている。
ードが回路素子として形成された従来の半導体装置の断
面図である。図５において、１０はシリコンからなる導
電形がＰ形の半導体基体、１１は半導体基体１０上に形
成されたＮ形のエピタキシアル層、１２はエピタキシア
ル層１１内に形成されたＰ形の拡散層、１３は拡散層１
２内に形成されたＮ形の拡散層、１４はＰ形の分離層で
ある。拡散層１２と拡散層１３の接触部分にＰＮ接合が
あり、この両層によってツェナーダイオードが形成され
ている。
【０００３】１５は拡散層１３に接触する多結晶シリコ
ン膜、１６は多結晶シリコン膜１５を介して拡散層１３
に接触する電極、１７は拡散層１２に接触する電極であ
る。電極１６はカソード電極、電極１７はアノード電極
の役割をする。なお、多結晶シリコン膜１５は浅い拡散
層１３を形成するために設けられたものである。半導体
基体１０とエピタキシアル層１１からなる半導体基板上
には、エピタキシアル層１１を直接被う絶縁層を設けて
あり、この絶縁層は２層の酸化膜（ＳｉＯ2 ）１８、１
９からなる。
ン膜、１６は多結晶シリコン膜１５を介して拡散層１３
に接触する電極、１７は拡散層１２に接触する電極であ
る。電極１６はカソード電極、電極１７はアノード電極
の役割をする。なお、多結晶シリコン膜１５は浅い拡散
層１３を形成するために設けられたものである。半導体
基体１０とエピタキシアル層１１からなる半導体基板上
には、エピタキシアル層１１を直接被う絶縁層を設けて
あり、この絶縁層は２層の酸化膜（ＳｉＯ2 ）１８、１
９からなる。
【０００４】電極１６と電極１７の上側部分は酸化膜１
９上に配置されるが、酸化膜１９上には配線層２０も配
置されている。さらに、酸化膜１９、酸化膜１９上の電
極１６と電極１７の上側部分、配線層２０を被って酸化
膜２１からなる別の絶縁層が形成されている。酸化膜２
１の上には、酸化膜２１を上下に貫通して配線層２０と
接続する別の配線層２２が配置されている。そして、こ
の配線層２２と酸化膜２１を被って半導体装置の表面保
護膜であるプラズマ励起窒化膜２３を形成してある。電
極１６、１７、配線層２０、２２はアルミニウムから形
成される。
９上に配置されるが、酸化膜１９上には配線層２０も配
置されている。さらに、酸化膜１９、酸化膜１９上の電
極１６と電極１７の上側部分、配線層２０を被って酸化
膜２１からなる別の絶縁層が形成されている。酸化膜２
１の上には、酸化膜２１を上下に貫通して配線層２０と
接続する別の配線層２２が配置されている。そして、こ
の配線層２２と酸化膜２１を被って半導体装置の表面保
護膜であるプラズマ励起窒化膜２３を形成してある。電
極１６、１７、配線層２０、２２はアルミニウムから形
成される。
【０００５】つまり、この半導体装置は２層配線構造で
あり、配線層２０と配線層２２間は接続の必要部分を除
いてその間にある酸化膜２１によって絶縁されている。
なお、酸化膜２１と酸化膜１８、１９の組成はほぼ同じ
である。ところがこのような半導体装置は、ツェナーダ
イオードの特性がしばしば不安定になり、図３のツェナ
ー電圧の時間変化を示す特性図の曲線Ｃ１のように、時
間の経過とともにツェナー電圧が大きく変化しやすい。
これは、プラズマ励起窒化膜２３内に存在するＨ+ イオ
ンの影響と思われる。
あり、配線層２０と配線層２２間は接続の必要部分を除
いてその間にある酸化膜２１によって絶縁されている。
なお、酸化膜２１と酸化膜１８、１９の組成はほぼ同じ
である。ところがこのような半導体装置は、ツェナーダ
イオードの特性がしばしば不安定になり、図３のツェナ
ー電圧の時間変化を示す特性図の曲線Ｃ１のように、時
間の経過とともにツェナー電圧が大きく変化しやすい。
これは、プラズマ励起窒化膜２３内に存在するＨ+ イオ
ンの影響と思われる。
【０００６】
【発明が解決しようとする課題】本発明の課題は、表面
保護膜であるプラズマ励起窒化膜の悪影響が回路素子と
して含まれるツェナーダイオードに現れないようにした
半導体装置を提供することにある。
保護膜であるプラズマ励起窒化膜の悪影響が回路素子と
して含まれるツェナーダイオードに現れないようにした
半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、回路素子とし
てツェナーダイオードが内部に形成されている多層配線
構造の半導体装置において、複数の配線層間を絶縁する
ための燐ガラス層、該燐ガラス層上に形成された最終金
属配線層及び該最終金属配線層を被うプラズマ励起窒化
膜を有し、ツェナーダイオードが形成された部分の該プ
ラズマ励起窒化膜が除去されていることを特徴とする。
さらに、１層配線構造の場合は、配線層を被う燐ガラス
層、該燐ガラス層を被うプラズマ励起窒化膜を順次形成
し、ツェナーダイオードが形成された部分のプラズマ励
起窒化膜を除去するとよい。
てツェナーダイオードが内部に形成されている多層配線
構造の半導体装置において、複数の配線層間を絶縁する
ための燐ガラス層、該燐ガラス層上に形成された最終金
属配線層及び該最終金属配線層を被うプラズマ励起窒化
膜を有し、ツェナーダイオードが形成された部分の該プ
ラズマ励起窒化膜が除去されていることを特徴とする。
さらに、１層配線構造の場合は、配線層を被う燐ガラス
層、該燐ガラス層を被うプラズマ励起窒化膜を順次形成
し、ツェナーダイオードが形成された部分のプラズマ励
起窒化膜を除去するとよい。
【０００８】
【実施例】以下、本発明の半導体装置の実施例を示す図
１、図２を参照しながら説明する。図１は断面図、図２
は図１に対応する半導体基板部分の平面図であり、図５
と同一部分は同じ符号を付与してある。シリコンからな
る導電形がＰ形の半導体基体１０上には、Ｎ形のエピタ
キシアル層１１が形成され、さらにエピタキシアル層１
１内にはＰ形の拡散層１２、拡散層１２内にはＮ形の拡
散層１３を夫々設けてある。そして、拡散層１２と拡散
層１３、その接触部分に形成されるＰＮ接合によりツェ
ナーダイオードが半導体基体１０とエピタキシアル層１
１からなる半導体基板内に形成されている。拡散層１２
の周囲には、ツェナーダイオードが形成されるエピタキ
シアル層１１の領域を分離するためのＰ形の分離層１４
を設けてある。
１、図２を参照しながら説明する。図１は断面図、図２
は図１に対応する半導体基板部分の平面図であり、図５
と同一部分は同じ符号を付与してある。シリコンからな
る導電形がＰ形の半導体基体１０上には、Ｎ形のエピタ
キシアル層１１が形成され、さらにエピタキシアル層１
１内にはＰ形の拡散層１２、拡散層１２内にはＮ形の拡
散層１３を夫々設けてある。そして、拡散層１２と拡散
層１３、その接触部分に形成されるＰＮ接合によりツェ
ナーダイオードが半導体基体１０とエピタキシアル層１
１からなる半導体基板内に形成されている。拡散層１２
の周囲には、ツェナーダイオードが形成されるエピタキ
シアル層１１の領域を分離するためのＰ形の分離層１４
を設けてある。
【０００９】浅い拡散層１３を形成するために用いられ
た多結晶シリコン膜１５が拡散層１３に直接接触してお
り、多結晶シリコン膜１５を介して拡散層１３に接触す
る電極１６、拡散層１２に接触する電極１７が夫々設け
られている。電極１６はカソード電極、電極１７はアノ
ード電極の役割をする。なお、多結晶シリコン膜１５は
除かれる場合もある。半導体基板上には、エピタキシア
ル層１１を直接被う２層の酸化膜（ＳｉＯ2）１８、１
９からなる絶縁層を設けてあり、電極１６と電極１７の
上側部分は酸化膜１９上に配置されるが、酸化膜１９上
には金属の配線層１も配置されている。さらに、酸化膜
１９上の電極１６と電極１７の上側部分、配線層１を被
って酸化膜２（ＳｉＯ2 ）と燐ガラス膜３からなる別の
絶縁層が形成されている。
た多結晶シリコン膜１５が拡散層１３に直接接触してお
り、多結晶シリコン膜１５を介して拡散層１３に接触す
る電極１６、拡散層１２に接触する電極１７が夫々設け
られている。電極１６はカソード電極、電極１７はアノ
ード電極の役割をする。なお、多結晶シリコン膜１５は
除かれる場合もある。半導体基板上には、エピタキシア
ル層１１を直接被う２層の酸化膜（ＳｉＯ2）１８、１
９からなる絶縁層を設けてあり、電極１６と電極１７の
上側部分は酸化膜１９上に配置されるが、酸化膜１９上
には金属の配線層１も配置されている。さらに、酸化膜
１９上の電極１６と電極１７の上側部分、配線層１を被
って酸化膜２（ＳｉＯ2 ）と燐ガラス膜３からなる別の
絶縁層が形成されている。
【００１０】燐ガラス膜３の上には、燐ガラス膜３と酸
化膜２を上下に貫通して配線層１と接続する別の配線層
４が配置されている。そして、この配線層４と燐ガラス
膜３を被って半導体装置の表面保護膜であるプラズマ励
起窒化膜５を形成してある。このプラズマ励起窒化膜５
は、半導体基板のツェナーダイオードが形成されている
部分、つまり拡散層１２の上側の部分には存在しない。
この半導体装置は２層配線構造であるが、配線層４と配
線層１の間にあって接続される部分を除いて両方の層を
絶縁する絶縁層が燐ガラス膜３を含み、さらにツェナー
ダイオードの形成されている上部にはプラズマ励起窒化
膜５が存在しないことが図５の従来の構成とは異なる。
化膜２を上下に貫通して配線層１と接続する別の配線層
４が配置されている。そして、この配線層４と燐ガラス
膜３を被って半導体装置の表面保護膜であるプラズマ励
起窒化膜５を形成してある。このプラズマ励起窒化膜５
は、半導体基板のツェナーダイオードが形成されている
部分、つまり拡散層１２の上側の部分には存在しない。
この半導体装置は２層配線構造であるが、配線層４と配
線層１の間にあって接続される部分を除いて両方の層を
絶縁する絶縁層が燐ガラス膜３を含み、さらにツェナー
ダイオードの形成されている上部にはプラズマ励起窒化
膜５が存在しないことが図５の従来の構成とは異なる。
【００１１】従って、プラズマ励起窒化膜５のＨ+ イオ
ンによる不都合な影響がツェナーダイオードにおよぶこ
とはない。しかも、プラズマ励起窒化膜５の存在しない
部分には燐ガラス膜３があるのでＮａ+ イオン等の可動
イオンは固定され、プラズマ励起窒化膜５からなる保護
膜が存在しないことによるツェナーダイオードや半導体
装置の他の回路素子への影響もない。図３の特性図にお
ける曲線Ｃ２は、本発明の半導体装置のツェナーダイオ
ードのツェナー電圧の時間変化を示すが、最初にわずか
の初期変動があった後は時間の経過による変化は生じな
い。なお、プラズマ励起窒化膜５の存在しない部分は前
記したようにツェナーダイオードの形成されている拡散
層１２の上側全体が望ましいが、部分的であってもよ
い。しかし、拡散層１３と電極１７の拡散層１２への接
触部分６間には存在してはならない。また、実施例では
配線層が２層であるが、３層以上でもよく、最も上側の
最終配線層の上側に燐ガラス膜が形成される。
ンによる不都合な影響がツェナーダイオードにおよぶこ
とはない。しかも、プラズマ励起窒化膜５の存在しない
部分には燐ガラス膜３があるのでＮａ+ イオン等の可動
イオンは固定され、プラズマ励起窒化膜５からなる保護
膜が存在しないことによるツェナーダイオードや半導体
装置の他の回路素子への影響もない。図３の特性図にお
ける曲線Ｃ２は、本発明の半導体装置のツェナーダイオ
ードのツェナー電圧の時間変化を示すが、最初にわずか
の初期変動があった後は時間の経過による変化は生じな
い。なお、プラズマ励起窒化膜５の存在しない部分は前
記したようにツェナーダイオードの形成されている拡散
層１２の上側全体が望ましいが、部分的であってもよ
い。しかし、拡散層１３と電極１７の拡散層１２への接
触部分６間には存在してはならない。また、実施例では
配線層が２層であるが、３層以上でもよく、最も上側の
最終配線層の上側に燐ガラス膜が形成される。
【００１２】図４は本発明の半導体装置の他の実施例を
示す断面図であり、配線構造が１層の場合を示してい
る。図１と同じように、半導体基板上にはエピタキシア
ル層１１を直接被う２層の酸化膜（ＳｉＯ2 ）１８、１
９からなる絶縁層を設けてあり、電極１６と電極１７の
上側部分、さらに配線層８が酸化膜１９上に配置されて
いる。さらに、酸化膜１９上の電極１６、１７、配線層
８を被って酸化膜９（ＳｉＯ2 ）と燐ガラス膜７からな
る別の絶縁層が形成されている。そして、燐ガラス膜７
を被って半導体装置の表面保護膜であるプラズマ励起窒
化膜５を形成してある。このプラズマ励起窒化膜５は、
半導体基板のツェナーダイオードが形成されている部分
には存在しない。このように、配線構造が１層の半導体
装置を構成することもできる。
示す断面図であり、配線構造が１層の場合を示してい
る。図１と同じように、半導体基板上にはエピタキシア
ル層１１を直接被う２層の酸化膜（ＳｉＯ2 ）１８、１
９からなる絶縁層を設けてあり、電極１６と電極１７の
上側部分、さらに配線層８が酸化膜１９上に配置されて
いる。さらに、酸化膜１９上の電極１６、１７、配線層
８を被って酸化膜９（ＳｉＯ2 ）と燐ガラス膜７からな
る別の絶縁層が形成されている。そして、燐ガラス膜７
を被って半導体装置の表面保護膜であるプラズマ励起窒
化膜５を形成してある。このプラズマ励起窒化膜５は、
半導体基板のツェナーダイオードが形成されている部分
には存在しない。このように、配線構造が１層の半導体
装置を構成することもできる。
【００１３】
【発明の効果】以上述べたように本発明の半導体装置
は、ツェナーダイオードの形成されている部分のプラズ
マ励起窒化膜が除去され、燐ガラス膜で被われている。
従って、ツェナーダイオードの特性におよぼすプラズマ
励起窒化膜の悪影響は除かれ、しかもプラズマ励起窒化
膜のないことによるツェナーダイオードや半導体装置の
保護が不十分になることもない。さらに、多層配線構造
の場合、燐ガラス膜は多層配線の配線層間を絶縁する絶
縁層、いわゆる層間層として存在するので、プラズマ励
起窒化膜の除去は、最も上側の最終配線層を半導体装置
の外側へ引き出すためのボンディングパッドと同時にで
きるので、従来に比較して燐ガラス膜を設けたにもかか
わらず最終のエッチング工程が複雑化しない利点があ
る。
は、ツェナーダイオードの形成されている部分のプラズ
マ励起窒化膜が除去され、燐ガラス膜で被われている。
従って、ツェナーダイオードの特性におよぼすプラズマ
励起窒化膜の悪影響は除かれ、しかもプラズマ励起窒化
膜のないことによるツェナーダイオードや半導体装置の
保護が不十分になることもない。さらに、多層配線構造
の場合、燐ガラス膜は多層配線の配線層間を絶縁する絶
縁層、いわゆる層間層として存在するので、プラズマ励
起窒化膜の除去は、最も上側の最終配線層を半導体装置
の外側へ引き出すためのボンディングパッドと同時にで
きるので、従来に比較して燐ガラス膜を設けたにもかか
わらず最終のエッチング工程が複雑化しない利点があ
る。
【図１】本発明の半導体装置の実施例を示す断面図であ
る。
る。
【図２】本発明の半導体装置の平面図である。
【図３】本発明のツエナーダイオードと従来のツエナー
ダイオードの特性図である。
ダイオードの特性図である。
【図４】本発明の半導体装置の他の実施例を示す断面図
である。
である。
【図５】従来の半導体装置の断面図である。
３、７ 燐ガラス膜 ５ プラズマ励起窒化膜
Claims (2)
- 【請求項１】 回路素子としてツェナーダイオードが内
部に形成されている多層配線構造の半導体装置におい
て、複数の配線層間を絶縁するための燐ガラス膜、該燐
ガラス膜上に形成された最終配線層及び該最終配線層を
被うプラズマ励起窒化膜を有し、ツェナーダイオードが
形成された部分の該プラズマ励起窒化膜が除去されてい
ることを特徴とする半導体装置。 - 【請求項２】 回路素子としてツェナーダイオードが内
部に形成されている１層配線構造の半導体装置におい
て、配線層上に形成された燐ガラス膜、該燐ガラス膜を
被うプラズマ励起窒化膜を有し、ツェナーダイオードが
形成された部分の該プラズマ励起窒化膜が除去されてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32597893A JP2880056B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32597893A JP2880056B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153976A JPH07153976A (ja) | 1995-06-16 |
| JP2880056B2 true JP2880056B2 (ja) | 1999-04-05 |
Family
ID=18182723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32597893A Expired - Fee Related JP2880056B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880056B2 (ja) |
-
1993
- 1993-11-30 JP JP32597893A patent/JP2880056B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153976A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5449946A (en) | Semiconductor device provided with isolation region | |
| KR100439034B1 (ko) | 누설전류를 방지할 수 있는 반도체 장치의 비트라인구조및 그의 형성방법 | |
| JPH05291343A (ja) | 半導体装置 | |
| JP2880056B2 (ja) | 半導体装置 | |
| JP2009152445A (ja) | バイポーラ型の半導体装置およびその製造方法 | |
| US6208012B1 (en) | Zener zap diode and method of manufacturing the same | |
| JPH0814667B2 (ja) | 半導体装置の製造方法 | |
| JP2000286383A (ja) | 半導体装置およびその製造方法 | |
| JPH0328828B2 (ja) | ||
| JP2723863B2 (ja) | 集積化受光素子及びその製造方法 | |
| JP3242478B2 (ja) | 高耐圧半導体装置 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JP3198761B2 (ja) | 半導体装置 | |
| JPS60177643A (ja) | 半導体装置 | |
| JPH06232342A (ja) | キャパシタおよびその製造方法 | |
| JP3194303B2 (ja) | 半導体装置 | |
| JP2000269425A (ja) | 半導体装置 | |
| JPS5890741A (ja) | 半導体装置 | |
| JPS6132541A (ja) | 絶縁分離基板の製法 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPS6080273A (ja) | 高耐圧半導体装置 | |
| JPH0329184B2 (ja) | ||
| JPH0541450A (ja) | 半導体ウエハ | |
| JPH05218298A (ja) | 半導体装置 | |
| JPH09331053A (ja) | 受光素子を有する半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |