JPH06232342A - キャパシタおよびその製造方法 - Google Patents

キャパシタおよびその製造方法

Info

Publication number
JPH06232342A
JPH06232342A JP3945593A JP3945593A JPH06232342A JP H06232342 A JPH06232342 A JP H06232342A JP 3945593 A JP3945593 A JP 3945593A JP 3945593 A JP3945593 A JP 3945593A JP H06232342 A JPH06232342 A JP H06232342A
Authority
JP
Japan
Prior art keywords
capacitor
film
electrode
forming
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3945593A
Other languages
English (en)
Inventor
Koichi Tahira
浩一 田平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3945593A priority Critical patent/JPH06232342A/ja
Publication of JPH06232342A publication Critical patent/JPH06232342A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、高集積化による微細化によっても
キャパシタの容量を低減することなく、かつキャパシタ
製造工程において、エッチングによるキャパシタ絶縁膜
の損傷をなくして絶縁耐圧の低下を抑え、信頼性の向上
を図る。 【構成】 導体層12を覆う状態に絶縁層13を形成し、第
1のキャパシタ電極14とキャパシタ絶縁膜15と第2のキ
ャパシタ電極16とを積層して形成して、導体層12上の第
2のキャパシタ電極16より絶縁層13を貫通するコンタク
トホール17を形成し、コンタクトホール17の側壁にキャ
パシタ絶縁膜15に接続するサイドウォール絶縁膜18を形
成し、コンタクトホール17を通して導体層12と第2のキ
ャパシタ電極16とを接続する接続部19が設けたものであ
る。また図示はしないが、エッチングする際には、キャ
パシタ絶縁膜を他の膜で覆ってエッチングするキャパシ
タの製造方法である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、キャパシタおよびその
製造方法に関するものである。
【0002】
【従来の技術】図5に示すように、基板61上には導体
層62が形成されている。この導体層62を覆う状態に
絶縁層63が成膜されていて、上記導体層62上の絶縁
層63には、コンタクトホール64が形成されている。
上記構成の導体層62上における絶縁層63の上面にキ
ャパシタ65(網目で示す領域)を形成するには、当該
キャパシタ65と当該コンタクトホール64との間に、
キャパシタ65を形成する際の感光工程で用いるマスク
の合わせ余裕71を考慮して設計する必要がある。この
ため、上記キャパシタ65は、コンタクトホール64よ
り少なくともマスクの合わせ余裕71だけ離れた位置に
形成される。
【0003】次に、導体層を覆う状態に形成した絶縁層
上にキャパシタを形成し、このキャパシタの電極と導体
層とを接続する構造の製造方法を、図6の製造工程図に
より説明する。図6の(1)に示すように、例えば化学
的気相成長法のような通常の成膜技術によって、基板8
1上に形成した導体層82を覆う状態に絶縁層83を形
成する。次いで上記絶縁層83の上面に、第1の電極形
成層84を成膜し、その後通常のホトリソグラフィー技
術とエッチングとによって、第1の電極形成層84の不
要部分(2点鎖線で示す部分)を除去し、下側キャパシ
タ電極85を形成する。さらに例えば、化学的気相成長
法のような通常の成膜技術によって、上記下側キャパシ
タ電極85を覆う状態にキャパシタ絶縁膜86を成膜す
る。
【0004】次いで図6の(2)に示すように、通常の
ホトリソグラフィー技術とエッチングとによって、上記
導体層82上の絶縁層83とキャパシタ絶縁膜86とに
コンタクトホール87を形成する。その際、上記コンタ
クトホール87の側壁の一部分には、上記下側キャパシ
タ電極85が露出する。
【0005】続いて、図6の(3)に示すように、例え
ば化学的気相成長法またはスパッタ法等の成膜技術によ
って、上記コンタクトホール87の内部を埋め込む状態
にプラグ形成膜88を成膜する。次いで、通常のエッチ
バック技術によって、プラグ形成膜88(2点鎖線で示
す部分)を除去し、コンタクトホール87の内部に残し
た上記プラグ形成膜88でプラグ89を形成する。
【0006】その後、図6の(4)に示すように、例え
ば化学的気相成長法のような通常の成膜技術によって、
キャパシタ絶縁膜86上に第2の電極形成層90を成膜
する。続いて通常のホトリソグラフィー技術とエッチン
グとによって、第2の電極形成層90の不要部分(2点
鎖線で示す部分)を除去し、上側キャパシタ電極91を
形成する。上記の如くして、キャパシタ80が形成され
る。
【0007】
【発明が解決しようとする課題】上記従来の技術中の図
5で説明したキャパシタでは、キャパシタを形成する際
の感光工程における合わせ余裕を、コンタクトホールと
キャパシタとの間に設計する必要がある。したがって、
コンタクトホールに接近した状態でかつコンタクトホー
ルの側周にキャパシタを形成することができない。この
ようなキャパシタの構造では、高集積化によってパター
ンが微細化した場合には、キャパシタは十分な容量を確
保することができなくなる。
【0008】また上記従来の技術中の図6で説明したキ
ャパシタの製造方法では、プラグを形成する際のエッチ
バック時に、キャパシタ絶縁膜がエッチバック時にプラ
ズマ雰囲気にさらされる。このため、キャパシタ絶縁膜
は損傷を受けるので、このキャパシタ絶縁膜を用いて形
成したキャパシタは、絶縁耐圧が低下する。したがっ
て、信頼性の低いものになる。
【0009】本発明は、容量を十分に確保し、信頼性の
高いキャパシタおよびその製造方法を提供することを目
的とする。
【0010】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたキャパシタおよびその製造方法で
ある。すなわち、キャパシタとしては、導体層を覆う状
態に絶縁層が形成されている。この絶縁層の上面には、
第1のキャパシタ電極とキャパシタ絶縁膜と第2のキャ
パシタ電極とが積層する状態に形成されている。また導
体層上の絶縁層には第1のキャパシタ電極とキャパシタ
絶縁膜と第2のキャパシタ電極とを貫通する状態にコン
タクトホールが形成されている。このコンタクトホール
の側壁にはキャパシタ絶縁膜に接続するサイドウォール
絶縁膜が形成されている。さらにコンタクトホールを通
して導体層と第2のキャパシタ電極とを接続する接続部
が設けられている。
【0011】上記キャパシタの製造方法であって、第1
の工程で、導体層を覆う状態に絶縁層を形成した後、絶
縁層の上面に第1のキャパシタ電極とキャパシタ絶縁膜
と第2のキャパシタ電極とを順に積層して形成する。次
いで第2の工程で、導体層上の絶縁層と第1のキャパシ
タ電極とキャパシタ絶縁膜と第2のキャパシタ電極とを
貫通するコンタクトホールを形成する。続いて第3の工
程で、コンタクトホールの側壁にキャパシタ絶縁膜に接
続するサイドウォール絶縁膜を形成する。その後第4の
工程で、コンタクトホールを通して導体層と第2のキャ
パシタ電極とを接続する接続部を設ける。
【0012】また別のキャパシタの製造方法であって、
第1の工程で、導体層を覆う状態に絶縁層を形成した
後、絶縁層の上面に第1のキャパシタ電極とキャパシタ
絶縁膜と電極形成膜とを順に積層して形成する。次いで
第2の工程で、電極形成膜の上面にエッチング停止膜を
形成する。続いて第3の工程で、導体層上の絶縁層と第
1のキャパシタ電極とキャパシタ絶縁膜と電極形成膜と
エッチング停止膜とを貫通するコンタクトホールを形成
する。その後第4の工程で、コンタクトホールの内部に
導体層と第1のキャパシタ電極とを接続する接続部を形
成し、さらに第5の工程で、エッチング停止膜を除去し
た後、電極形成膜で第2のキャパシタ電極を形成する。
または、第1の工程を行った後、第2の工程で、エッチ
ング停止膜を形成しないで、第3の工程より以降の工程
を行う。したがって、第5の工程におけるエッチング停
止膜の除去は行わない。
【0013】
【作用】上記構造のキャパシタでは、コンタクトホール
の側壁にサイドウォール絶縁膜を形成して、コンタクト
ホール内に形成される接続部と第1のキャパシタ電極と
を絶縁したので、コンタクトホールの側周にキャパシタ
が形成される。したがって、従来、感光工程の合わせ余
裕として考慮していた領域にもキャパシタを形成するこ
とが可能になる。
【0014】上記キャパシタの製造方法では、絶縁層の
上面に第1のキャパシタ電極とキャパシタ絶縁膜と第2
のキャパシタ電極とを形成した後に、コンタクトホール
を形成し、さらにサイドウォール絶縁膜を形成したこと
により、コンタクトホールの側周にキャパシタを形成す
ることが可能になる。
【0015】また別のキャパシタの製造方法では、キャ
パシタ絶縁膜を第2のキャパシタ電極またはエッチング
停止膜で覆った状態で接続部を形成するので、キャパシ
タ絶縁膜はエッチバック時にエッチングの損傷を受けな
い。
【0016】
【実施例】本発明のキャパシタの構造を、図1に示す第
1の実施例におけるキャパシタの概略構成図により説明
する。図1に示すように、少なくとも上層が絶縁性の基
板11上面には導体層12が形成されている。この導体
層12を覆う状態に絶縁層13が成膜されている。上記
絶縁層13の上面には第1のキャパシタ電極14が形成
されている。この第1のキャパシタ電極14の上面には
キャパシタ絶縁膜15と第2のキャパシタ電極16とが
積層されている。上記導体層12上には、絶縁層13と
第1のキャパシタ電極14とキャパシタ絶縁膜15と第
2のキャパシタ電極16とを貫通する状態にコンタクト
ホール17が設けられている。また上記コンタクトホー
ル17の側壁には、上記キャパシタ絶縁膜15に接続す
る状態にサイドウォール絶縁膜18が形成されている。
さらに当該コンタクトホール17を通して上記導体層1
2と上記第2のキャパシタ電極16とを接続する接続部
19が、当該コンタクトホール17に設けられている。
上記の如くに、第1のキャパシタ電極14とキャパシタ
絶縁膜15と第2のキャパシタ電極16とが積層された
部分でキャパシタ1は構成される。
【0017】上記接続部19は、図示したように配線で
形成してもよく、または図示はしないが、コンタクトホ
ール17の内部に形成したプラグと、そのプラグと上記
第2のキャパシタ電極16とを接続する配線とで接続部
19を形成してもよい。
【0018】上記構造のキャパシタ1では、コンタクト
ホール17の側壁にサイドウォール絶縁膜18を形成し
て、コンタクトホール17内に形成される接続部19と
第1のキャパシタ電極14とを絶縁したので、コンタク
トホール17の側周にキャパシタ1を形成することが可
能になる。したがって、従来、感光工程の合わせ余裕と
して設計していた領域51にもキャパシタ1を形成する
ことが可能になる。
【0019】次に上記図1により説明したキャパシタ1
の製造方法を、図2に示す第1の実施例におけるキャパ
シタの製造工程図により説明する。なお図では、上記図
1により説明した構成部品と同様のものには、同一符号
を付す。
【0020】図2の(1)に示すように、第1の工程で
は、通常の成膜方法として、例えば化学的気相成長法に
よって、少なくとも上層が絶縁性の基板11の上面に形
成されている導体層12を覆う状態に、絶縁層13を成
膜する。この絶縁層13は、例えばシリコン酸化膜で形
成される。さらに例えば、化学的気相成長法によって、
当該絶縁層13の上面に第1の電極形成膜21を成膜す
る。この第1の電極形成膜21は、例えば多結晶シリコ
ンで形成される。次いで、通常のホトリソグラフィー技
術とエッチングとによって、第1の電極形成膜21の2
点鎖線で示す部分を除去し、残した第1の電極形成膜2
1で第1のキャパシタ電極14を形成する。次いで通常
の成膜方法として、例えば化学的気相成長法によって、
上記第1のキャパシタ電極14を覆う状態に、キャパシ
タ絶縁膜15と第2の電極形成膜22とを積層状態に成
膜する。
【0021】次いで図2の(2)に示す第2の工程を説
明する。この工程では、通常のホトリソグラフィー技術
とエッチングとによって、上記導体層12上の絶縁層1
3と第1のキャパシタ電極14とキャパシタ絶縁膜15
と第2の電極形成膜22とを貫通するコンタクトホール
17を形成する。
【0022】続いて図2の(3)に示す第3の工程を説
明する。この工程では、例えば化学的気相成長法によっ
て、コンタクトホール17の内壁と上記第2の電極形成
膜22の表面とに絶縁膜23を成膜する。この絶縁膜2
3は、コンタクトホール17の内壁に形成されるので、
上記キャパシタ絶縁膜15に接続する状態に形成され
る。その後、通常のエッチバック技術によって、上記絶
縁膜23の2点鎖線で示す部分を除去し、残した当該絶
縁膜(23)で当該コンタクトホール17の側壁にサイ
ドウォール絶縁膜18を形成する。
【0023】その後図2の(4)に示す第4の工程を説
明する。この工程では、例えば通常の成膜技術(例えば
化学的気相成長法またはスパッタ法等)によって、コン
タクトホール17の内壁面と上記第2の電極形成膜22
上とに、接続部形成膜24を成膜する。この接続部形成
膜24は、例えば多結晶シリコンよりなる。その後、通
常のホトリソグラフィー技術とエッチングとによって、
上記接続部形成膜24の2点鎖線で示す部分と第2の電
極形成膜22の1点鎖線で示す部分とを除去する。そし
て残した第2の電極形成膜(22)で第2のキャパシタ
電極16を形成する。また残した接続部形成膜(24)
で導体層12と第2のキャパシタ電極16とを接続する
接続部19を形成する。
【0024】上記キャパシタの製造方法では、絶縁層1
3の上面に第1のキャパシタ電極14になる第1の電極
形成膜21とキャパシタ絶縁膜15と第2のキャパシタ
電極16になる第2の電極形成膜22とを形成した後
に、コンタクトホール17を形成し、さらにサイドウォ
ール絶縁膜18を形成したことにより、コンタクトホー
ル17の側周にキャパシタ1を形成することが可能にな
る。またエッチバックによってサイドウォール絶縁膜1
8を形成する際に、キャパシタ絶縁膜15は第2の電極
形成膜22で覆われているので、例えばエッチバックを
プラズマエッチングで行っても、キャパシタ絶縁膜15
はプラズマによる損傷を受けない。
【0025】次に第2の発明の実施例として、キャパシ
タの下側の電極(以下の説明では第1のキャパシタ電極
と記す)と導体層とを接続する構造のキャパシタを製造
する場合において、ドライエッチング時にキャパシタ絶
縁膜が損傷を受けないキャパシタの製造方法を、図3に
示す第2の実施例におけるキャパシタの製造工程図によ
り説明する。図3の(1)に示すように、第1の工程で
は、通常の成膜方法として、例えば化学的気相成長法に
よって、少なくとも上層が絶縁性の基板31の上面に形
成されている導体層32を覆う状態に、絶縁層33を成
膜する。この絶縁層33は、例えばシリコン酸化膜で形
成される。さらに例えば、化学的気相成長法によって、
当該絶縁層33の上面に第1の電極形成膜41を成膜す
る。この第1の電極形成膜41は、例えば多結晶シリコ
ンで形成される。次いで、通常のホトリソグラフィー技
術とエッチングとによって、第1の電極形成膜41の2
点鎖線で示す部分を除去し、残した第1の電極形成膜
(41)で第1のキャパシタ電極34を形成する。次い
で通常の成膜方法として、例えば化学的気相成長法によ
って、上記第1のキャパシタ電極34を覆う状態に、キ
ャパシタ絶縁膜35と第2の電極形成膜42とを積層状
態に成膜する。
【0026】次いで図3の(2)に示す第2の工程を説
明する。この工程では、通常の成膜方法として、例えば
化学的気相成長法によって、第2の電極形成膜42の上
面にエッチング停止膜36を形成する。このエッチング
停止膜36は、酸化シリコンよりなる。
【0027】続いて第3の工程を説明する。この工程で
は、通常のホトリソグラフィー技術とエッチングとによ
って、上記導体層32上の絶縁層33と第1のキャパシ
タ電極34とキャパシタ絶縁膜35と第2の電極形成膜
42とエッチング停止膜36とを貫通するコンタクトホ
ール37を形成する。
【0028】次いで図3の(3)に示す第4の工程を説
明する。この工程では、例えば通常の成膜技術(例えば
化学的気相成長法またはスパッタ法等)によって、コン
タクトホール37の内部と上記エッチング停止膜36上
とに、接続部形成膜43を成膜する。この接続部形成膜
43は、例えば多結晶シリコンよりなる。その後、通常
のエッチバック技術によって、上記接続部形成膜43の
2点鎖線で示す部分を除去する。そして残した接続部形
成膜(43)で埋め込みプラグよりなる接続部38を形
成する。
【0029】その後図3の(4)に示す第5の工程を説
明する。この工程では、エッチングによって、エッチン
グ停止膜36(2点鎖線で示す部分)を除去する。次い
で通常のホトリソグラフィー技術とエッチングとによっ
て、1点鎖線で示す第2の電極形成膜42を除去し、残
した第2の電極形成膜(42)で第2のキャパシタ電極
39を形成する。そして、第1のキャパシタ電極34と
キャパシタ絶縁膜35と第2のキャパシタ電極39とに
よって、キャパシタ2が形成される。
【0030】上記製造方法ではエッチング停止膜36を
形成したが、このエッチング停止膜36を形成しない方
法もある。その製造方法を、図4に示す第3の実施例に
おけるキャパシタのの製造工程図により説明する。なお
図では、上記図3で説明したと同様の構成部品には同一
符号を付す。
【0031】図4の(1)に示すように、第1の工程で
は、上記図3の(1)で説明したと同様にして、少なく
とも上層が絶縁性の基板31の上面に形成されている導
体層32を覆う状態に、絶縁層33を成膜する。さら
に、当該絶縁層33の上面に第1の電極形成膜41を成
膜し、通常のホトリソグラフィー技術とエッチングとに
よって、第1の電極形成膜41で第1のキャパシタ電極
34を形成する。次いで、上記第1のキャパシタ電極3
4を覆う状態に、キャパシタ絶縁膜35と第2の電極形
成膜42とを積層状態に成膜する。
【0032】次いで図4の(2)に示す第2の工程を説
明する。この工程では、上記図3の(3)で説明したと
同様にして、上記導体層32上の絶縁層33と第1のキ
ャパシタ電極34とキャパシタ絶縁膜35と第2の電極
形成膜42とを貫通するコンタクトホール37を形成す
る。
【0033】次いで図4の(3)に示す第3の工程を説
明する。この工程では、上記図3の(4)で説明したと
同様にして、コンタクトホール37の内部と上記第2の
電極形成膜42上とに、接続部形成膜43を成膜する。
その後、通常のエッチバック技術によって、上記接続部
形成膜43の2点鎖線で示す部分を除去する。そして残
した接続部形成膜(43)で埋め込みプラグよりなる接
続部38を形成する。
【0034】その後図4の(4)に示す第4の工程を説
明する。この工程では、通常のホトリソグラフィー技術
とエッチングとによって、1点鎖線で示す第2の電極形
成膜42を除去し、残した第2の電極形成膜(42)
で、第2のキャパシタ電極39を形成する。そして、第
1のキャパシタ電極34とキャパシタ絶縁膜35と第2
のキャパシタ電極39とによって、キャパシタ2が形成
される。
【0035】上記キャパシタ2の製造方法では、キャパ
シタ絶縁膜35を第2の電極形成膜42またはエッチン
グ停止膜36で覆った状態で接続部38を形成するの
で、接続部38を形成する際のエッチバック時にはキャ
パシタ絶縁膜35は損傷を受けない。
【0036】
【発明の効果】以上、説明したように、請求項1の発明
によれば、コンタクトホールの側壁にサイドウォール絶
縁膜を形成して、コンタクトホール内に形成される接続
部と第1のキャパシタ電極とを絶縁したので、コンタク
トホールの側周にキャパシタを形成できる。したがっ
て、従来、感光工程の合わせ余裕として考慮していた領
域にもキャパシタを形成することが可能になるので、キ
ャパシタの容量を増加することができる。よって、高集
積化によって素子面積が縮小されても、十分な容量を確
保することが可能になる。
【0037】また請求項2の発明によれば、絶縁層の上
面に第1のキャパシタ電極とキャパシタ絶縁膜と第2の
キャパシタ電極とを形成した後に、コンタクトホールを
形成し、さらにサイドウォール絶縁膜を形成したことに
より、コンタクトホールの側周にキャパシタを形成する
ことができる。したがって、キャパシタの面積を最大限
に広く形成することが可能になるので、その容量も最大
限に大きくすることができる。
【0038】また請求項3または請求項4の発明によれ
ば、キャパシタ絶縁膜を第2のキャパシタ電極またはエ
ッチング停止膜で覆った状態で接続部を形成するので、
キャパシタ絶縁膜はエッチバック時にエッチングの損傷
を受けない。よって、キャパシタ絶縁膜の絶縁耐圧が低
下することがなくなり、キャパシタの信頼性の向上が図
れる。
【図面の簡単な説明】
【図1】第1の実施例におけるキャパシタの概略構成断
面図である。
【図2】第1の実施例におけるキャパシタの製造工程図
である。
【図3】第2の実施例におけるキャパシタの製造工程図
である。
【図4】第3の実施例におけるキャパシタの製造工程図
である。
【図5】従来例におけるキャパシタのレイアウト図であ
る。
【図6】別の従来例におけるキャパシタの製造工程図で
ある。
【符号の説明】
1 キャパシタ 2 キャパシタ 12 導体層 13 絶縁層 14 第1のキャパシタ電極 15 キャパシタ絶縁膜 16 第2のキャパシタ電極 17 コンタクトホール 18 サイドウォール絶縁膜 19 接続部 32 導体層 33 絶縁層 34 第1のキャパシタ電極 35 キャパシタ絶縁膜 36 エッチング停止膜 37 コンタクトホール 38 接続部 39 第2のキャパシタ電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 導体層を覆う状態に形成した絶縁層と、 前記導体層上の前記絶縁層に形成したコンタクトホール
    と、 前記コンタクトホールの側周側における前記絶縁層の上
    面に形成した第1のキャパシタ電極と、 上記第1のキャパシタ電極の上面に形成したキャパシタ
    絶縁膜と、 前記キャパシタ絶縁膜の上面に形成した第2のキャパシ
    タ電極と、 前記導体層上の前記絶縁層と前記第1のキャパシタ電極
    と前記キャパシタ絶縁膜と前記第2のキャパシタ電極と
    を貫通する状態に形成したコンタクトホールと、 前記キャパシタ絶縁膜に接続する状態にして、前記コン
    タクトホールの側壁に形成したサイドウォール絶縁膜
    と、 前記コンタクトホールを通して前記導体層と前記第2の
    キャパシタ電極とを接続する接続部とよりなることを特
    徴とするキャパシタ。
  2. 【請求項2】 請求項1記載のキャパシタの製造方法で
    あって、 導体層を覆う状態に絶縁層を形成した後、当該絶縁層の
    上面に第1のキャパシタ電極とキャパシタ絶縁膜と第2
    のキャパシタ電極とを順に積層状態に形成する第1の工
    程と、 前記導体層上の絶縁層と第1のキャパシタ電極とキャパ
    シタ絶縁膜と第2のキャパシタ電極とを貫通するコンタ
    クトホールを形成する第2の工程と、 前記コンタクトホールの側壁に前記キャパシタ絶縁膜と
    接続するサイドウォール絶縁膜を形成する第3の工程
    と、 前記コンタクトホールを通して前記導体層と前記第2の
    キャパシタ電極とを接続する接続部を形成する第4の工
    程とを行うことを特徴とするキャパシタの製造方法。
  3. 【請求項3】 導体層を覆う状態に絶縁層を形成した
    後、当該絶縁層の上面に第1のキャパシタ電極とキャパ
    シタ絶縁膜と電極形成膜とを順に積層状態に形成する第
    1の工程と、 前記電極形成膜の上面にエッチング停止膜を形成する第
    2の工程と、 前記導体層上の前記絶縁層と前記第1のキャパシタ電極
    と前記キャパシタ絶縁膜と前記電極形成膜と前記エッチ
    ング停止膜とを貫通するコンタクトホールを形成する第
    3の工程と、 前記コンタクトホールの内部に前記導体層と前記第1の
    キャパシタ電極とを接続する接続部を形成する第4の工
    程と、 前記エッチング停止膜を除去した後、前記電極形成膜で
    第2のキャパシタ電極を形成する第5の工程とを行うこ
    とを特徴とするキャパシタの製造方法。
  4. 【請求項4】 請求項3記載のキャパシタの製造方法に
    おいて、 前記第1の工程を行った後、続いて前記第3の工程で、
    前記導体層上の前記絶縁層と前記第1のキャパシタ電極
    と前記キャパシタ絶縁膜と前記電極形成膜とを貫通する
    コンタクトホールを形成し、次いで前記第4の工程を行
    い、その後前記第5の工程で、前記電極形成膜で第2の
    キャパシタ電極を形成することを特徴とするキャパシタ
    の製造方法。
JP3945593A 1993-02-02 1993-02-02 キャパシタおよびその製造方法 Pending JPH06232342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3945593A JPH06232342A (ja) 1993-02-02 1993-02-02 キャパシタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3945593A JPH06232342A (ja) 1993-02-02 1993-02-02 キャパシタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH06232342A true JPH06232342A (ja) 1994-08-19

Family

ID=12553522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3945593A Pending JPH06232342A (ja) 1993-02-02 1993-02-02 キャパシタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH06232342A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079961A (ja) * 2010-10-04 2012-04-19 Denso Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079961A (ja) * 2010-10-04 2012-04-19 Denso Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US6653186B2 (en) Methods of fabrication integrated circuit capacitors having a dielectric layer between a u-shaped lower electrode and a support layer
KR20020012857A (ko) 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법
US5459354A (en) Semiconductor device with improved insulation of wiring structure from a gate electrode
JPH118295A (ja) 半導体装置及びその製造方法
JP5128851B2 (ja) 半導体装置及びその製造方法
KR100388586B1 (ko) 반도체 장치 및 제조 방법
JPH06326271A (ja) 半導体メモリセル及びその製造方法
JPH0669449A (ja) ダイナミックramの配線構造およびその製造方法
JPH1154706A (ja) Mimキャパシタ及びその製造方法
KR100303225B1 (ko) 반도체 장치 및 그 제조방법
JPH06232342A (ja) キャパシタおよびその製造方法
KR20060058822A (ko) 매립형 커패시터의 제조방법
KR100278488B1 (ko) 반도체 장치의 제조방법
KR100735015B1 (ko) 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법
JPH09307077A (ja) 半導体装置の製造方法
US7105451B2 (en) Method for manufacturing semiconductor device
JP2006253268A (ja) 半導体装置およびその製造方法
JP2001298154A (ja) 半導体装置およびその製造方法
JP2531089B2 (ja) 半導体集積回路の製造方法
JP2002141472A (ja) 半導体装置及びその製造方法
KR0166491B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100609537B1 (ko) 반도체 소자의 제조 방법
KR0168341B1 (ko) 반도체 메모리 장치의 원통형 커패시터 제조방법
JP2002353324A (ja) 半導体装置およびその製造方法
JP2024072610A (ja) 半導体装置及びその製造方法