JP2877127B2 - 図形レイアウト圧縮装置およびその圧縮方法 - Google Patents

図形レイアウト圧縮装置およびその圧縮方法

Info

Publication number
JP2877127B2
JP2877127B2 JP9044138A JP4413897A JP2877127B2 JP 2877127 B2 JP2877127 B2 JP 2877127B2 JP 9044138 A JP9044138 A JP 9044138A JP 4413897 A JP4413897 A JP 4413897A JP 2877127 B2 JP2877127 B2 JP 2877127B2
Authority
JP
Japan
Prior art keywords
data
segments
wiring
segment
moving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9044138A
Other languages
English (en)
Other versions
JPH10242285A (ja
Inventor
秀雄 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9044138A priority Critical patent/JP2877127B2/ja
Priority to US08/953,506 priority patent/US6035108A/en
Publication of JPH10242285A publication Critical patent/JPH10242285A/ja
Application granted granted Critical
Publication of JP2877127B2 publication Critical patent/JP2877127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は図形レイアウト圧縮
装置及びその圧縮方法に関し、特に印刷配線板や集積回
路の部品配置、配線設計における圧縮(コンパクショ
ン)処理を行う図形レイアウト圧縮装置とその圧縮方法
に関する。
【0002】
【従来の技術】大規模半導体集積回路のレイアウトや印
刷配線板のレイアウトの設計には自動レイアウト装置が
利用されている。そして、この種のレイアウト装置に関
し、従来より各種のコンパクション技術が提案されてい
る。
【0003】例えば、従来技術として、特開平4−48
750号公報に示された「集積回路用コンパクション方
法」が知られている。これは、LSIチップ上の各セル
と配線2のレイアウトをより小さな領域に圧縮する事を
目的とするものであって、部品と縦横方向の配線を部品
・配線コンパクション手段が最小の寸法の配置領域に最
大限に接近させ縦横に配線し、その後に端子に接続する
ビアホール位置を接続する端子位置まで寄り戻し、縦横
配線を形成するものであった。
【0004】
【発明が解決しようとする課題】上述した従来のコンパ
クション方法では、斜め線が存在するパターンの場合、
例えば、複数の層間にまたがるビアホールが横に並んで
存在する場合に問題が生ずる。すなわち、複数層のパタ
ーンのうち第1の層面では左側のビアホールの下から右
側のビアホールの上にかかる右上がりの斜め線を持つ場
合に、右側のビアホールがその配線を介して左のビアホ
ールの下と判定されるが、別の層面で、その逆に左側の
ビアホールの上から右側のビアホールの下にかかる右下
がりの斜め線を持つならば、今度は、右側のビアホール
がその配線を介して左側のビアホールの上となり、先の
判定と矛盾するため左右のビアホールの上下の関係が決
められなくなる。
【0005】また、複数の層のうち層面が1つの場合で
も、多角形導体形状が右上がりの凸部と右下がりの凸部
により形成される右に開く凹部を有し、その凹部に挟ま
れる端子がある場合には、その端子は多角形導体形状の
右下の凸部の上にあるのと同時に右上の凸部の下にあ
り、端子が多角形導体形状の上にも下にもある事になる
矛盾が生じるため、多角形導体形状とその端子の上下関
係が決められない。
【0006】この様に、従来例のコンパクション方法で
は、これらの形状を有するパターンは上下の関係が決め
られないため、コンパクション出来ない欠点があった。
【0007】本発明の目的は、このような欠点を除き、
斜め方向の配線を含むパターンも圧縮することが出来る
様にした図形レイアウトの圧縮装置およびその圧縮方法
を提供することにある。
【0008】
【課題を解決するための手段】本発明の構成は、配線、
端子、ビアホール及び多角形導体形状を有する1乃至複
数層のパターンを圧縮する図形レイアウト圧縮装置にお
いて、レイアウトデータを入力して前記端子及びビアホ
ールを層毎の素片に分割し、前記配線、多角形導体形状
を曲がり点及び分岐点毎の素片に分割し、これらの素片
のデータに連結する素片同士で共通の移動集合番号を付
し、前記各層面毎にそれらの素片同士の上下、左右の序
列を作成するレイアウトデータ変換手段と、前記各層面
毎に各素片を独立に移動させ、この移動の際にその所属
する移動集合の移動限界を更新するコンパクション手段
とを有し、斜め方向に伸びる形状を有するパターンを圧
縮できるようにした事を特徴とする。
【0009】また本発明における、配線、端子、ビアホ
ール及び多角形導体形状を有する1乃至複数層のパター
ンを圧縮する図形レイアウト圧縮方法において、入力さ
れたレイアウトデータ中の前記端子及びビアホールを層
毎の素片に分割し、前記配線、多角形導体形状を曲がり
点及び分岐点毎に素片に分割し、これらの素片のデータ
に連結する素片同士で共通の移動集合番号を付ける工程
と、前記各層面毎にそれらの素片同士の上下、左右の序
列を計算する工程と、前記各層面毎に各素片を独立に移
動させ、その移動の際にその所属する移動集合の移動限
界を更新する工程とを含み、斜め方向に伸びる形状を有
するパターンを圧縮できるようにした事を特徴とする。
【0010】なお本発明において、各素片の移動限界を
限界位置データとし、この限界位置データとその上の各
素片間の空間に、配線を最短距離に配線することがで
き、また、各素片に、多角形導体形状を含む場合に、こ
の多角形導体形状の境界線を、この多角形導体形状に隣
接した各素片に寄せて広げた形状にして広領域の幅をも
つ素片形状を形成する工程を含むことができる。
【0011】また本発明において、第1の工程では、多
角形導体形状として八角形状を用い、素片データとして
素片番号、図形形状番号、座標値および移動集合番号を
用い、第2の工程では、序列データとして各層面ごとの
上下または左右の境界線から順に上下順位データまたは
左右順位データを作成し、第3の工程では、位置が固定
された素片以外の素片について移動集合番号とその移動
量からなる移動集合データを作成し、各素片の移動限界
である限界位置データに対して各素片ができるだけ詰め
て配置されるように前記移動量を順次更新していくこと
もできる。
【0012】
【発明の実施の形態】図1は本発明による図形レイアウ
ト圧縮装置の一実施形態を示すブロック図である。図に
おいて、表示手段5はCRTディスプレイあるいは液晶
ディスプレイ等からなり、当初のレイアウトパターン、
変更途中でのレイアウトパターン、最終レイアウトパタ
ーンの外、レイアウトデータの表示を行うものである。
レイアウトデータ変換手段6、コンパクション手段7及
び再配線手段8はコンピュータの中央制御部と記憶部の
制御プログラムと記憶データからなる。
【0013】レイアウトデータ変換手段6は、レイアウ
トパターンを構成する部品端子、ビアホール、配線、多
角形導体形状のうち、ビアホールを層面ごとに分解し、
また、配線を曲がり角あるいは交差点ごとに分解し、多
角形導体形状をその辺に分解して、各部品端子、分解さ
れたビアホール、分解された配線および多角形導体形状
のそれぞれを素片とする素片データを作成し、同一の部
品、あるいは同一のビアホール、あるいは連結する導体
には同一の移動集合番号を付す。そして、隣接する素片
同士の上下及び左右の関係を示す上下序列データと左右
序列データを作成する。
【0014】コンパクション手段7は、全素片を上下及
び左右の順番に並べる上下及び左右順位データを作成
し、素片の上下(または左右)順位に基づき、部品端子
やビアホールや配線を下(または上)詰めで、また右
(または左)詰めで素片の移動集合の移動限界値内で移
動させ、とりわけ、配線については、移動方向に詰めて
他の素片に押し当て折り曲げ圧縮するコンパクション作
業を行う。この配線位置は配線限界位置データになる。
これらの素片を移動させた場合には、その素片の所属す
る移動集合の移動限界値を更新する。
【0015】再配線手段8は、配線コンパクション手段
7によるコンパクション作業が行われた後で、詰められ
た側の配線限界位置データにより決定される位置とその
反対側の素片から許容間隔をおいた位置との間の空間に
配線を再配置する。
【0016】以下、本実施形態について図2から図8を
参照して説明する。図2は本実施形態のコンパクション
処理の全体の処理手順の流れ図である。図3は本実施形
態の処理動作を説明するための絵柄を示す平面図であ
り、図3(a)は処理の対象となる印刷配線板の初期の
レイアウトを、図3(c)はこの処理の終了した状態の
レイアウトを示す。図において、1は部品の端子、2は
配線、3は層間を接続するビアホール、4は多角形導体
形状である。
【0017】次に図3(a)のレイアウトを、この図形
レイアウト圧縮装置がコンパクション処理する動作を、
図2の処理手順の流れ図に添って説明する。この図3
(a)の印刷配線板の初期のレイアウトは、隣接する配
線2及び端子1及びビアホール3及び多角形導体形状4
の間隙が設計ルールの最小間隙を守らず配置された場合
であっても適用可能である。この設計ルールの最小寸法
以下の間隙は、本実施形態の処理の過程において是正さ
れるからである。
【0018】先ず、レイアウトデータ変換手段6は、レ
イアウトデータ12について以下の様にしてレイアウト
の認識を行う(ステップS11)。すなわち、レイアウ
トデータ12を解析し、部品の端子1各々を1つの素片
とし、ビアホール3を各層面に分割し各々を1つの素片
とし、各配線は曲がり点および分岐点で分割し各々を1
つの素片とした素片データ14を作成する。例えば、図
3(a)において、端子1a、1b…………,配線素片
2a、2b…………、ビアホール3a…………にそれぞ
れ素片番号が付される。
【0019】図4(a),(b)は,作成された素片デ
ータ14のデータ構造を示す図であり、端子1及びビア
ホール3の素片データ14のデータ構造は、図4(a)
に示され、配線2の素片データ14のデータ構造は、図
4(b)に示される。素片データ14では、1つの部品
に係わる端子の全素片を同じ移動集合とし、また1つの
ビアホール3の全層面の素片を同じ移動集合とした移動
集合番号15が記録される。また、端子1あるいはビア
ホール3に接続される配線2の素片データ14は、配線
の端に対応して、配線の端が接続される端子1あるいは
ビアホール3あるいは他の配線2の端と同じ移動集合番
号15が記録される。素片データ14は更に、座標値と
図形の形状番号が記録される。
【0020】図形の各形状番号に対しては、図4(c)
に示す図形の形状データ13を記憶する。この図形の形
状データ13としては、図形の形状番号と、図形の上下
の幅と、左右の幅と、右上がり斜め45度方向の幅と、
右下がり斜め45度の幅とを記憶する。この様にして図
形を八角形状に把握する。また、多角形導体形状4の素
片データ14は、多角形導体形状4の各片を固定された
線分とし、その線分を素片として配線2の素片データ1
4と同様に、図4(b)のデータ構造で記憶する。以上
がステップS11である。
【0021】次にレイアウトデータ変換手段6は、層面
ごとに上下(ここで上下とは、図3の紙面上における上
下を意味し、紙面に垂直方向を意味するものではない)
に重なる素片を探索し、図5(a)に示すデータ構造
で、上に重なる素片の素片番号と下に重なる素片の素片
番号を記録する素片上下序列データ16を作成する(ス
テップS12)。図3(a)において、例えば、端子素
片1aは、端子素片1b,1cの間に素片上下序列デー
タ16が作られ、配線素片2aは、端子素片1a、配線
素片2b,2c,2d,2e,2f及びビアホール素片
3aとの間に素片上下序列が付けられる。なお、素片上
下序列データ16の最下位に、これらの素片の配置領域
の最下位の境界線Xを記録する。この境界線Xは、例え
ば印刷配線板の縁端部を示している。
【0022】また同様に、左右方向について素片左右序
列データ16aが作成される。そして本実施形態では、
上下方向と同様の処理が左右方向について行われるが、
説明を簡単にするため、以下主として上下方向について
説明し、同様の処理が左右方向についても行われる。
【0023】次に、コンパクション手段7が、層面毎に
素片上下序列データ16により作られる網構造を整列し
て最下位の素片から最上位の素片までの素片に関し、図
5(b)にデータ構造を示す上下順位データ17を作成
する(ステップS13)。この上下順位データ17の順
番は、図3(a)に示されるように、下から順に,
,…… と付けられる。なお、この順位付けは一意的
に決定されるものではなく、例えば番が付された端子
素片を番とし、これから順に左へ,と順位付けし
てもよい。
【0024】次に、コンパクション手段7が配線2と部
品端子1とビアホール3を、以下のステップS14から
ステップS16までの手順により配置する。
【0025】ステップS14では、先ず素片の配置領域
の境界線Xの位置を固定し、位置を指定した部品につい
てはその端子素片の移動集合の移動量21を指定値に固
定し、それ以外の部品及びビアホール3及び多角形導体
形状4と配線2の移動集合は移動量21の初期値を無限
大に設定する。ここで図5(c)にデータ構造が示され
る移動集合データ22が作成される。移動量21は位置
が固定された移動集合番号15については更新されない
が、それ以外のものについては初期値の無限大からより
小さい値に順次更新される。
【0026】端子1とビアホール3と配線2と多角形導
体形状4の素片を上下順位データ17の下から上の順に
選定し、それを処理素片として以下の手順で配置する。
すなわち、処理素片を上の素片として含む素片上下序列
データ16を抽出し、上の素片をその移動集合の既存の
移動量21以内の制限の下に下の素片に最大限に近付け
て配置する。この移動の際に、この移動集合の移動量2
1も更新する。配線2に関しては、配線2を下の素片の
形状に合わせて折り曲げ下に詰めて配置し、その位置を
配線下限位置データ23として記憶する。この配線下限
位置データ23を図3(b)に示す。以上の処理がステ
ップS14である。
【0027】この処理が下から上に向かって行われた
後、すなわち、ステップS14が行われた後、そのサイ
クルにおいて移動量21の更新が行われたか否かがチェ
ックされる(ステップS15)。更新が行われた場合に
は再度ステップS14が繰り返される。こうしてステッ
プS14、S15を複数サイクル繰り返すことにより配
線2と多角形導体形状4と端子1及びビアホール3の下
詰めが行われ、移動量の更新が行われなくなった場合に
は、全ての移動集合の移動量が適正値に更新されたこと
になる。
【0028】次に再配線手段8が、配線2の素片を、素
片の上下順位データ17の逆の順に上から下の順に選び
処理素片とし以下の様に配置する。すなわち、処理素片
を下の素片として持つ素片上下序列データ16を抽出
し、その上の素片の位置を読み出す。また、配線下限位
置データ23を読み出し、配線2をその上の素片から許
容間隙を隔てた位置と配線下限位置データ23の間の空
間に最短距離に配置する(ステップS16)。この配線
結果を図3(c)に示す。
【0029】この様にして本実施形態は、ビアホール3
は層毎に素片に分割し、多角形導体形状4も辺毎に分割
し、配線2も曲がり点及び分岐点毎に素片に分割する事
により、素片間の上下関係がいつでも矛盾無く定義で
き、斜め線の存在するパターンをコンパクションするこ
とができる。
【0030】以上の実施例において、各ステップ毎の処
理結果であるレイアウトを表示手段5に表示させること
ができるが、自動配置・自動配線手段で初期のレイアウ
トを形成し、その内容を表示せずにステップS11から
ステップS16までを実行し、その結果のみを表示する
ようにすることもできる。
【0031】図6は本発明の第2の実施形態にかかわる
コンパクション方法の処理手順を示す流れ図であり、図
2に対してステップS17が付加されている。また図7
は本実施形態の処理例の絵柄を示す平面図で、図7
(a)は印刷配線板の初期のレイアウトを示す。この図
7のレイアウトを、図形レイアウト圧縮装置がコンパク
ション処理する動作を、図6の処理手順の流れ図により
説明する。
【0032】先ず、レイアウトデータ変換手段6が、レ
イアウトデータ12について以下の様にしてレイアウト
の認識を行う(ステップS11)。すなわち、端子1お
よびビアホール3の素片データ14を、図2の場合と同
様に図4(a)のデータ構造に作成する。
【0033】配線2については、データ構造が、図8
(a)(b)に示される素片データ14と副素片データ
14aとが作成される。本実施形態における副素片デー
タ14aは、図4(b)にデータ構造が示される素片デ
ータ14と同等のものであり、配線2を曲がり角および
分岐点で分割して各々を副素片としたものである。これ
に対し、本実施形態において、配線の素片データ14で
は、各配線2を分岐点あるいはビアホールあるいは端子
との接続点までを1つながりの素片とする。例えば、図
7(a)において、一番下の配線は、一つの素片を構成
し、配線2g、2h、2iの3つの副素片に分割されて
いる。図8(a)に示されるように、素片データ14に
は、その素片に含まれる副素片群の先頭の記憶番地と副
素片データの数が記憶される。
【0034】また、多角形導体形状4については変形可
能とし、多角形導体形状4が最低限必要とする幅を線分
の幅とした線分データを用い以下の様に多角形導体形状
4を記述する。すなわち、多角形導体形状4の各辺の位
置に外側辺が重なる線分の位置を計算しそれらを副素片
とし、図8(b)の副素片データ14aのデータ構造で
記憶する。素片データ14は、それらの線分の最左端の
座標値を第1の端の座標値とし、最右端の座標値を第2
の端の座標値として、図8(a)のデータ構造で記憶す
る。なお、多角形導体形状4が左方向に凹部を有する場
合は、その凹部の左端の位置を共通のかなめとして、右
側の部分と左上部分と左下部分との3つの部分に分割
し、それぞれに対して素片データ14を作成する。右方
向の凹部がある場合についても上述の左右を言い換えた
同様の処理を行う。
【0035】ここで多角形導体形状4の素片データ14
は、副素片データ群の記憶番地を指定しない不定形状と
して記憶しても良い。配線2の素片データ14も同様に
副素片を指定しない不定形状として記憶しても良い。以
上の処理がステップS11である。
【0036】次にレイアウトデータ変換手段6が、層面
ごとに、素片の上下の重なり関係を探索し、図5(a)
に示すデータ構造の素片上下序列データ16を作成する
(ステップS12)。次に、コンパクション手段7が、
層面毎に素片上下序列データ16を整列し再下位の素片
から再上位の素片までの素片の順に、図5(b)のデー
タ構造の上下順位データ17を作成する(ステップS1
3)。
【0037】次に、コンパクション手段7が配線2と多
角形導体形状4と部品端子1とビアホール3を、ステッ
プS14からステップS15までの手順により配置す
る。その際に、多角形導体形状4は一つながりの線とし
て扱う。この結果図7(b)に示す様に、多角形導体形
状4が線形になる。
【0038】次に、再配線手段8が、配線2の素片を、
素片の上下順位データ17の逆の順に上から下の順に選
び、配線2をその上の素片から許容間隙を隔てた位置と
配線下限位置データ23の間の空間に最短距離に配置す
る(ステップS16)。
【0039】最後に、再配線手段8が、多角形導体形状
4を、その境界線を上下の素片に許容間隙を隔てた位置
に届くまで広げ、その境界を上下の素片に押し当て折り
曲げて寄せ、その形状の多角形導体形状4を記録する
(ステップS17)。この結果、図7(c)に示す様
に、多角形導体形状4が広領域の幅を持つ。本実施形態
は、多角形導体形状4をパターンのコンパクションに対
応した形状に自在に変形できる利点がある。
【0040】また本発明において、ビアホール3は印刷
配線板の全層を貫通するものであってもよいが、部分的
に貫通するものであってもよい。また本実施形態では、
印刷配線板について説明したが、本発明はこれに限定さ
れるものではなく、半導体集積回路に適用することも可
能である。この場合、部品の端子1にはセル乃至ブロッ
クに設けられる端子が対応することになる。
【0041】
【発明の効果】以上説明した様に、本発明の図形レイア
ウト圧縮装置は、部品端子、ビアホール、配線及び多角
形導体形状を層毎の素片に分割し、それらの素片のデー
タに共通の移動集合番号を付し、それらの素片同士の上
下、左右の序列を計算し、層面毎に各素片を独立に移動
させ、その移動の際にその所属する移動集合の移動限界
を更新する動作を行うため、斜め線の存在するパターン
の上下あるいは左右の関係を矛盾無く定義でき、コンパ
クション処理が可能となる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態の機能構成を示すブロック
図。
【図2】本発明の第1の実施形態の処理手順を示す流れ
図。
【図3】本実施形態1の動作例の絵柄を説明すす平面
図。
【図4】本実施形態1のデータ構造を示すデータ配置
図。
【図5】本実施形態1の他のデータ構造を示すデータ配
置図。
【図6】本発明の第2の実施形態の処理手順を説明する
流れ図。
【図7】本実施形態2の動作例の絵柄を示す平面図。
【図8】本実施形態2のデータ構造を示すデータ配置
図。
【符号の説明】
1 端子 2 配線 3 ビアホール 4 多角形導体形状 5 表示手段 6 レイアウトデータ変換手段 7 コンパクション手段 8 再配線手段 12 レイアウトデータ 13 図形の形状データ 14 素片データ 14a 副素片データ 15 移動集合番号 16 素片上下序列データ 16a 素片左右序列データ 17 素片の上下順位データ 21 移動量 22 移動集合データ 23 配線下限位置データ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/82 G06F 17/50 H01L 21/822 H01L 27/04

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 配線、端子、ビアホール及び多角形導体
    形状を有する1乃至複数層のパターンを圧縮する図形レ
    イアウト圧縮装置において、レイアウトデータを入力し
    て前記端子及びビアホールを層毎の素片に分割し、前記
    配線、多角形導体形状を曲がり点及び分岐点毎の素片に
    分割し、これらの素片のデータに連結する素片同士で共
    通の移動集合番号を付し、前記各層面毎にそれらの素片
    同士の上下、左右の序列を作成するレイアウトデータ変
    換手段と、前記各層面毎に各素片を独立に移動させ、こ
    の移動の際にその所属する移動集合の移動限界を更新す
    るコンパクション手段とを有し、斜め方向に伸びる形状
    を有するパターンを圧縮できるようにした事を特徴とす
    る図形レイアウト圧縮装置。
  2. 【請求項2】 配線、端子、ビアホール及び多角形導体
    形状を有する1乃至複数層のパターンを圧縮する図形レ
    イアウト圧縮方法において、入力されたレイアウトデー
    タ中の前記端子及びビアホールを層毎の素片に分割し、
    前記配線、多角形導体形状を曲がり点及び分岐点毎に素
    片に分割し、これらの素片のデータに連結する素片同士
    で共通の移動集合番号を付ける第1の工程と、前記各層
    面毎にそれらの素片同士の上下、左右の序列を計算する
    第2の工程と、前記各層面毎に各素片を独立に移動さ
    せ、その移動の際にその所属する移動集合の移動限界を
    更新する第3の工程とを含み、斜め方向に伸びる形状を
    有するパターンを圧縮できるようにした事を特徴とする
    図形レイアウト圧縮方法。
  3. 【請求項3】 各素片の移動限界を限界位置データと
    し、この限界位置データとその上の各素片間の空間に、
    配線を最短距離に配線する請求項2記載の図形レイアウ
    ト圧縮方法。
  4. 【請求項4】 各素片として多角形導体形状を含む場合
    に、この多角形導体形状の境界線を、この多角形導体形
    状に隣接した各素片に寄せて広げた形状にして広領域の
    幅をもつ素片形状を形成する工程を含む請求項3記載の
    図形レイアウト圧縮方法。
  5. 【請求項5】 第1の工程では、多角形導体形状として
    八角形状を用い、素片データとして素片番号、図形形状
    番号、座標値および移動集合番号を用い、第2の工程で
    は、序列データとして各層面ごとの上下または左右の境
    界線から順に上下順位データまたは左右順位データを作
    成し、第3の工程では、位置が固定された素片以外の素
    片について移動集合番号とその移動量からなる移動集合
    データを作成し、各素片の移動限界である限界位置デー
    タに対して各素片ができるだけ詰めて配置されるように
    前記移動量を順次更新していくようにした請求項2、3
    または4記載の図形レイアウト圧縮方法。
JP9044138A 1996-10-17 1997-02-27 図形レイアウト圧縮装置およびその圧縮方法 Expired - Fee Related JP2877127B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9044138A JP2877127B2 (ja) 1997-02-27 1997-02-27 図形レイアウト圧縮装置およびその圧縮方法
US08/953,506 US6035108A (en) 1996-10-17 1997-10-17 Figure layout compaction method and compaction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9044138A JP2877127B2 (ja) 1997-02-27 1997-02-27 図形レイアウト圧縮装置およびその圧縮方法

Publications (2)

Publication Number Publication Date
JPH10242285A JPH10242285A (ja) 1998-09-11
JP2877127B2 true JP2877127B2 (ja) 1999-03-31

Family

ID=12683283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9044138A Expired - Fee Related JP2877127B2 (ja) 1996-10-17 1997-02-27 図形レイアウト圧縮装置およびその圧縮方法

Country Status (1)

Country Link
JP (1) JP2877127B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3077757B2 (ja) 1999-02-02 2000-08-14 日本電気株式会社 レイアウトコンパクション方法及びレイアウトコンパクション装置

Also Published As

Publication number Publication date
JPH10242285A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
US6035108A (en) Figure layout compaction method and compaction device
JP3070678B2 (ja) 図形レイアウト変更システム及び図形レイアウト変更方法
JP3077757B2 (ja) レイアウトコンパクション方法及びレイアウトコンパクション装置
JP3120838B2 (ja) 図形レイアウト圧縮システム及び図形レイアウト圧縮方法
US6385758B1 (en) System and method for compacting a graphic layout
US5353235A (en) Wire length minimization in channel compactor
US7483818B2 (en) Structural analysis program, a structural analysis method, a structural analysis apparatus, and a production process of a semiconductor integrated circuit
Weste Virtual grid symbolic layout
US5852562A (en) Method and apparatus for designing an LSI layout utilizing cells having a predetermined wiring height in order to reduce wiring zones
US5272645A (en) Channel routing method
JPH04211154A (ja) 半導体集積回路のレイアウト方法
CA2019903A1 (en) Method of and apparatus for designing circuit block layout in integrated circuit
JP2898493B2 (ja) ミリ波またはマイクロ波icのレイアウト設計方法及びレイアウト設計装置
US5341310A (en) Wiring layout design method and system for integrated circuits
KR100216691B1 (ko) 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법
JP2877127B2 (ja) 図形レイアウト圧縮装置およびその圧縮方法
JPH0421910B2 (ja)
JP7139552B2 (ja) 半導体集積回路の配線設計装置及び半導体集積回路の配線設計用プログラム
JP2858652B2 (ja) 図形レイアウト圧縮装置及びその方法
JPH10307855A (ja) プリント配線板の配線方法
JPH09289253A (ja) レイアウト入力装置および方法、ならびにレイアウト検証装置および方法
JP3389196B2 (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
WO1998055950A1 (en) Integrated circuit layout synthesis tool
JP2005050137A (ja) 自動メッシュ生成装置、自動メッシュ生成方法及びプログラム
JPH11312185A (ja) レイアウトデータの作成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981222

LAPS Cancellation because of no payment of annual fees