JP2870522B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2870522B2 JP2870522B2 JP11945297A JP11945297A JP2870522B2 JP 2870522 B2 JP2870522 B2 JP 2870522B2 JP 11945297 A JP11945297 A JP 11945297A JP 11945297 A JP11945297 A JP 11945297A JP 2870522 B2 JP2870522 B2 JP 2870522B2
- Authority
- JP
- Japan
- Prior art keywords
- gas containing
- vapor
- hydrogen fluoride
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に半導体基板上のＳｉＯ2 膜を除去する
工程を有する半導体装置の製造方法に関する。
方法に関し、特に半導体基板上のＳｉＯ2 膜を除去する
工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】以下に、従来の半導体装置の製造方法に
よる半導体基板上のＳｉＯ2 膜を除去する工程について
説明する。同様の従来技術は例えば、特開平５−７４８
１７号公報にも開示されている。
よる半導体基板上のＳｉＯ2 膜を除去する工程について
説明する。同様の従来技術は例えば、特開平５−７４８
１７号公報にも開示されている。
【０００３】まず第１の従来例としてＧａＡｓによるＭ
ＥＳＦＥＴ構造の製法を図４によって説明する。
ＥＳＦＥＴ構造の製法を図４によって説明する。
【０００４】図４（ａ）は表面にＳｉＯ2 膜６を成膜し
た半導体基板の断面を示している。半導体基板は半絶縁
性ＧａＡｓ基板１上にノンドープＧａＡｓバッファ層
２、不純物がドーピングされているＧａＡｓチャネル層
３と高濃度の不純物がドーピングされ、ソース、ドレイ
ンの予定領域にのみ残されたＧａＡｓキャップ層５とか
ら構成されている。
た半導体基板の断面を示している。半導体基板は半絶縁
性ＧａＡｓ基板１上にノンドープＧａＡｓバッファ層
２、不純物がドーピングされているＧａＡｓチャネル層
３と高濃度の不純物がドーピングされ、ソース、ドレイ
ンの予定領域にのみ残されたＧａＡｓキャップ層５とか
ら構成されている。
【０００５】まず半導体基板上のゲート形成部分のＳｉ
Ｏ2 膜を開口し、ショットキ金属７、ここではタングス
テンシリサイド（ＷＳｉ）、をスパッタ法により成膜
し、その上にさらにゲート抵抗を下げるための金属８、
ここでは金（Ａｕ）、をスパッタ法により成膜してい
る。次に通常のフォトリソグラフィとイオンミリング又
はドラエッチグの方法によりレジストをマスクにゲート
電極部分以外の金属を選択的にエッチング除去し、その
後レジストを除去すると図４（ｂ）に示すようにゲート
電極が形成される。
Ｏ2 膜を開口し、ショットキ金属７、ここではタングス
テンシリサイド（ＷＳｉ）、をスパッタ法により成膜
し、その上にさらにゲート抵抗を下げるための金属８、
ここでは金（Ａｕ）、をスパッタ法により成膜してい
る。次に通常のフォトリソグラフィとイオンミリング又
はドラエッチグの方法によりレジストをマスクにゲート
電極部分以外の金属を選択的にエッチング除去し、その
後レジストを除去すると図４（ｂ）に示すようにゲート
電極が形成される。
【０００６】このときゲート電極の横には厚いＳｉＯ2
膜が存在し、その比誘電率は４程度であるためゲート容
量が大きくＦＥＴの高周波特性を劣化させる要因となっ
ている。このため図４（ｃ）の様にこの厚いＳｉＯ2 膜
をフッ酸系のエッチング液によるウェットエッチングに
より除去し、その後、図４（ｄ）の様に薄いＳｉＯ2１
０をパシベーション膜として成膜している。ＳｉＯ2 膜
の除去にフッ酸系のウェットエッチングを用いるのはゲ
ート金属の庇下部分をエッチングするためにエッチング
が等方的であって欲しいこと、ドライエッチでは半導体
晶へのダメージがあること、またコスト的に有利である
ことなどがその理由である。
膜が存在し、その比誘電率は４程度であるためゲート容
量が大きくＦＥＴの高周波特性を劣化させる要因となっ
ている。このため図４（ｃ）の様にこの厚いＳｉＯ2 膜
をフッ酸系のエッチング液によるウェットエッチングに
より除去し、その後、図４（ｄ）の様に薄いＳｉＯ2１
０をパシベーション膜として成膜している。ＳｉＯ2 膜
の除去にフッ酸系のウェットエッチングを用いるのはゲ
ート金属の庇下部分をエッチングするためにエッチング
が等方的であって欲しいこと、ドライエッチでは半導体
晶へのダメージがあること、またコスト的に有利である
ことなどがその理由である。
【０００７】最後にＳｉＯ2 パシベーション膜１０の開
口、オーミック電極用金属の成膜、リフトオフ、アニー
ルなどの工程により図４（ｅ）の様にソース電極とドレ
イン電極に相当するオーミック電極１１、ここではＡｕ
ＧｅＮｉ、を形成してＭＥＳＦＥＴが完成する。
口、オーミック電極用金属の成膜、リフトオフ、アニー
ルなどの工程により図４（ｅ）の様にソース電極とドレ
イン電極に相当するオーミック電極１１、ここではＡｕ
ＧｅＮｉ、を形成してＭＥＳＦＥＴが完成する。
【０００８】次に第２の従来としてＡｌＧａＡｓ／Ｇａ
Ａｓ半導体によるヘテロジャックションＦＥＴ（ＨＪＦ
ＥＴ）構造の製法を図５によって説明する。
Ａｓ半導体によるヘテロジャックションＦＥＴ（ＨＪＦ
ＥＴ）構造の製法を図５によって説明する。
【０００９】図５（ａ）は表面にＳｉＯ2 膜６を成膜し
た半導体基板の断面を示している。半導体基板は半絶縁
性ＧａＡｓ基板１上にアンドープＧａＡｓバッファ層
２、不純物がドーピングされていないＧａＡｓチャネル
層３、電子供給層となるＡｌ0. 2 Ｇａ0.8 Ａｓ層４と高
濃度の不純物がドーピングされ、ソース、ドレインの予
定領域にのみ残されたＧａＡｓキャップ層５とから構成
されている。
た半導体基板の断面を示している。半導体基板は半絶縁
性ＧａＡｓ基板１上にアンドープＧａＡｓバッファ層
２、不純物がドーピングされていないＧａＡｓチャネル
層３、電子供給層となるＡｌ0. 2 Ｇａ0.8 Ａｓ層４と高
濃度の不純物がドーピングされ、ソース、ドレインの予
定領域にのみ残されたＧａＡｓキャップ層５とから構成
されている。
【００１０】まず半導体基板上のゲート形成部分のＳｉ
Ｏ2 膜を開口し、ショットキ金属９、ここではタングス
テン（Ｗ）、をスパッタ法により成膜する。次に通常の
フォトリソグラフィとドライエッチングの方法によりレ
ジストをマスクにゲート電極部分以外の金属を選択的に
エッチング除去し、その後レジストを除去すると図５
（ｂ）に示すようなゲート電極が形成される。
Ｏ2 膜を開口し、ショットキ金属９、ここではタングス
テン（Ｗ）、をスパッタ法により成膜する。次に通常の
フォトリソグラフィとドライエッチングの方法によりレ
ジストをマスクにゲート電極部分以外の金属を選択的に
エッチング除去し、その後レジストを除去すると図５
（ｂ）に示すようなゲート電極が形成される。
【００１１】以下は従来例の１と同様にＳｉＯ2 膜をフ
ッ酸系のエッチング液によるウェットエッチングにより
除去し（図５（ｃ））、パシベーションＳｉＯ2 膜１０
を成膜し（図５（ｄ））、ドレイン電極とソース電極に
相当するオーミック電極１１を形成して（図５
（ｅ））、ＨＪＦＥＴが完成する。
ッ酸系のエッチング液によるウェットエッチングにより
除去し（図５（ｃ））、パシベーションＳｉＯ2 膜１０
を成膜し（図５（ｄ））、ドレイン電極とソース電極に
相当するオーミック電極１１を形成して（図５
（ｅ））、ＨＪＦＥＴが完成する。
【００１２】
【発明が解決しようとする課題】このような従来の半導
体装置の製造方法ではショットキ金属としては信頼性上
の要求から耐熱性のタングステンシリサイドＷＳｉ７な
どの高融点金属の珪化物の用いる場合が多く、その場
合、ＳｉＯ2 膜６の除去の際に図４（ｃ）に示したよう
に側壁下部の一部がフッ酸系のエッチング液によるウェ
ットエッチングで溶解してしまうという問題があった。
この理由は、高融点金属の珪化物のスパッタ成膜時にＳ
ｉＯ2 膜６の開口部分の側壁部で組成・構造の変動が生
じ、部分的にフッ酸系のエッチングに対して耐性がない
領域が生じるためと考えられる。このゲート金属の溶解
が起こった場合、局所的なゲート形状の不均一が生じ、
電界・電流密度の分布がばらつき、ＦＥＴの電気特性や
信頼性の低下を招く原因となる。
体装置の製造方法ではショットキ金属としては信頼性上
の要求から耐熱性のタングステンシリサイドＷＳｉ７な
どの高融点金属の珪化物の用いる場合が多く、その場
合、ＳｉＯ2 膜６の除去の際に図４（ｃ）に示したよう
に側壁下部の一部がフッ酸系のエッチング液によるウェ
ットエッチングで溶解してしまうという問題があった。
この理由は、高融点金属の珪化物のスパッタ成膜時にＳ
ｉＯ2 膜６の開口部分の側壁部で組成・構造の変動が生
じ、部分的にフッ酸系のエッチングに対して耐性がない
領域が生じるためと考えられる。このゲート金属の溶解
が起こった場合、局所的なゲート形状の不均一が生じ、
電界・電流密度の分布がばらつき、ＦＥＴの電気特性や
信頼性の低下を招く原因となる。
【００１３】従来例２のように、ＳｉＯ2 膜６直下の最
表面がＡｌＧａＡｓ層の場合、図５（ｃ）に示すように
電気化学反応によりゲート金属近傍のＡｌＧａＡｓの一
部がフッ酸系のエッチング液に溶解してしまう問題があ
った。この場合には半導体表面の形状が変わりキャリア
の空乏層が変化して飽和電流が減少する原因となる。
表面がＡｌＧａＡｓ層の場合、図５（ｃ）に示すように
電気化学反応によりゲート金属近傍のＡｌＧａＡｓの一
部がフッ酸系のエッチング液に溶解してしまう問題があ
った。この場合には半導体表面の形状が変わりキャリア
の空乏層が変化して飽和電流が減少する原因となる。
【００１４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、高融点金属の珪素化合物により形成した電極
を有する半導体基板上のＳｉＯ2 膜を、フッ化水素の蒸
気を含む気体により除去する工程を有することを特徴と
する。
造方法は、高融点金属の珪素化合物により形成した電極
を有する半導体基板上のＳｉＯ2 膜を、フッ化水素の蒸
気を含む気体により除去する工程を有することを特徴と
する。
【００１５】またＡｌＧａＡｓ層上に電極を有する構造
をもつ半導体基板上のＳｉＯ2 膜を、フッ化水素の蒸気
を含む気体により除去する工程を有することを特徴とす
る。
をもつ半導体基板上のＳｉＯ2 膜を、フッ化水素の蒸気
を含む気体により除去する工程を有することを特徴とす
る。
【００１６】ウェットエッチングによる場合も気相エッ
チングによる場合も化学反応式は
チングによる場合も化学反応式は
【００１７】
【式１】
【００１８】である。（１）はＨＦのイオン化であり、
反応にはＨ2 Ｏが必要である。ウェットエッチングの場
合は豊富に水が存在し、（１）がエッチング反応全体を
律速することはなく、一旦イオン化反応が始まれば
（２）の反応が右に進みＨ2 Ｏが生成されて正のフィー
ドバックがかかり、反応が加速されると考えられる。
反応にはＨ2 Ｏが必要である。ウェットエッチングの場
合は豊富に水が存在し、（１）がエッチング反応全体を
律速することはなく、一旦イオン化反応が始まれば
（２）の反応が右に進みＨ2 Ｏが生成されて正のフィー
ドバックがかかり、反応が加速されると考えられる。
【００１９】しかしながら、気相エッチングの場合はＨ
Ｆイオン化のためのＨ2 Ｏが十分はない。基板表面の状
態、即ち、親水性か疎水性かなどにより表面でのＨ2 Ｏ
の凝集量が異なり、表面に十分にＨ2 Ｏが凝集した場合
のみ反応（１）が開始される。また（２）で生成したＨ
2 Ｏが（１）の反応に使われるか、あるいは気化して失
われるかにより反応のフィードバックの程度が異なって
くる。従って気相エッチングの場合はウェットエッチン
グに比べてエッチング反応はＳｉＯ2 の膜質などに敏感
に依存することになる。
Ｆイオン化のためのＨ2 Ｏが十分はない。基板表面の状
態、即ち、親水性か疎水性かなどにより表面でのＨ2 Ｏ
の凝集量が異なり、表面に十分にＨ2 Ｏが凝集した場合
のみ反応（１）が開始される。また（２）で生成したＨ
2 Ｏが（１）の反応に使われるか、あるいは気化して失
われるかにより反応のフィードバックの程度が異なって
くる。従って気相エッチングの場合はウェットエッチン
グに比べてエッチング反応はＳｉＯ2 の膜質などに敏感
に依存することになる。
【００２０】従来例１のＷＳｉ膜の一部がウェットエッ
チングで溶解する現象が、ＷＳｉ中に取り込まれたＳｉ
Ｏ2 がエッチングされる、あるいはそれに非常に近い反
応によると考えると本発明の気相エッチングの場合は、
ＷＳｉ表面では（１）に相当する反応が起こりにくく、
その結果ＷＳｉの溶解は起こらないものと考えられる。
一方、従来例２のＷ電極の下のＡｌＧａＡｓが溶解す
る現象は、以下のように考えられる。すなわち、ウェッ
トエッチングの場合には、Ａｌ，Ｇａ，Ａｓのイオン化
傾向が強く、詳細な反応式は明確ではないがゲート電極
（Ｗ，Ａｕ）−ＡｌＧａＡｓ結晶−ＨＦ溶液間で電流ル
ープを形成し、気化化学反応によりゲート金属近傍のＡ
ｌＧａＡｓの一部がフッ酸系のエッチング液に溶解して
しまうと考えられる。
チングで溶解する現象が、ＷＳｉ中に取り込まれたＳｉ
Ｏ2 がエッチングされる、あるいはそれに非常に近い反
応によると考えると本発明の気相エッチングの場合は、
ＷＳｉ表面では（１）に相当する反応が起こりにくく、
その結果ＷＳｉの溶解は起こらないものと考えられる。
一方、従来例２のＷ電極の下のＡｌＧａＡｓが溶解す
る現象は、以下のように考えられる。すなわち、ウェッ
トエッチングの場合には、Ａｌ，Ｇａ，Ａｓのイオン化
傾向が強く、詳細な反応式は明確ではないがゲート電極
（Ｗ，Ａｕ）−ＡｌＧａＡｓ結晶−ＨＦ溶液間で電流ル
ープを形成し、気化化学反応によりゲート金属近傍のＡ
ｌＧａＡｓの一部がフッ酸系のエッチング液に溶解して
しまうと考えられる。
【００２１】ところが気相エッチングの場合はＨＦ溶液
内での電荷の移動が生じず、上記の電流ループは開いた
状態となる。表面に凝集したわずかの液相があったとし
ても平衡状態に達した後は反応は進行せず、ウェットエ
ッチングの際のようにＡｌＧａＡｓの一部がエッチング
液に溶解してしまうようなことはない。
内での電荷の移動が生じず、上記の電流ループは開いた
状態となる。表面に凝集したわずかの液相があったとし
ても平衡状態に達した後は反応は進行せず、ウェットエ
ッチングの際のようにＡｌＧａＡｓの一部がエッチング
液に溶解してしまうようなことはない。
【００２２】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【００２３】図１は、本発明の第１の実施例である半導
体装置の製造方法の工程をＳｉＯ2示す断面図であり、
具体的にはＧａＡｓによるＭＥＳＦＥＴ構造の製造工程
を示している。
体装置の製造方法の工程をＳｉＯ2示す断面図であり、
具体的にはＧａＡｓによるＭＥＳＦＥＴ構造の製造工程
を示している。
【００２４】図１（ａ）は表面にＳｉＯ2 膜６を約５０
０ｎｍ成膜した半導体基板の断面を示している。半導体
基板は半絶縁性ＧａＡｓ基板１上にアンドープＧａＡｓ
バッファ層２（厚さ８００ｎｍ）、不純物としてＳｉが
２．５×１０17／ｃｍ3 ドーピングされているＧａＡｓ
チャネル層３（厚さ２００ｎｍ）とＳｉ不純物が５×１
０17／ｃｍ3 ドーピングされ、ソース、ドレインの予定
領域にのみ残されたＧａＡｓキャップ層５（厚さ１００
ｎｍ）とから構成されている。
０ｎｍ成膜した半導体基板の断面を示している。半導体
基板は半絶縁性ＧａＡｓ基板１上にアンドープＧａＡｓ
バッファ層２（厚さ８００ｎｍ）、不純物としてＳｉが
２．５×１０17／ｃｍ3 ドーピングされているＧａＡｓ
チャネル層３（厚さ２００ｎｍ）とＳｉ不純物が５×１
０17／ｃｍ3 ドーピングされ、ソース、ドレインの予定
領域にのみ残されたＧａＡｓキャップ層５（厚さ１００
ｎｍ）とから構成されている。
【００２５】まず半導体基板上のゲート形成部分のＳｉ
Ｏ2 膜を開口し、ＷＳｉ（ショットキ金属）７をスパッ
タ法により約２００ｎｍ成膜し、その上にさらにゲート
抵抗を下げるためのＡｕ８をスパッタ法により約４００
ｎｍ成膜した。次に通常のフォトリソグラフィとＡｒイ
オンミリングそして、ＳＦ6 ／ＣＦ4 混合ガスによるマ
グネトロン反応性イオンエッチング法によりレジトをマ
スクにゲート電極部分以外の金属を選択的にエッチング
除去し、さらにレジストを除去して図１（ｂ）に示すよ
うなゲート電極を形成した。
Ｏ2 膜を開口し、ＷＳｉ（ショットキ金属）７をスパッ
タ法により約２００ｎｍ成膜し、その上にさらにゲート
抵抗を下げるためのＡｕ８をスパッタ法により約４００
ｎｍ成膜した。次に通常のフォトリソグラフィとＡｒイ
オンミリングそして、ＳＦ6 ／ＣＦ4 混合ガスによるマ
グネトロン反応性イオンエッチング法によりレジトをマ
スクにゲート電極部分以外の金属を選択的にエッチング
除去し、さらにレジストを除去して図１（ｂ）に示すよ
うなゲート電極を形成した。
【００２６】ここまでは従来例の１と同様である。
【００２７】次にＳｉＯ2 膜６をフッ化水素（ＨＦ）の
蒸気を含む気体により気相エッチングを行い、図１
（ｃ）の様にＳｉＯ2 膜６を除去する。気相エッチング
は図２の様な装置を用いて行っている。ウェーハ２６の
温度は２３〜３０℃に制御した。ＨＦの蒸気はＨＦ気化
タンク２３内で２３〜３０℃に保たれた無水フッ化水素
の表面に沿ってキャリアガスＮ2 を流すことにより得ら
れる。水蒸気も同様にＨ2Ｏ気化タンク２２内で純水の
表面に沿ってキャリアガスとしてＮ2 を流すことにより
得られる。キャリアガス２４のＮ2 はマスフローコント
ローラ２６を通してそれぞれの気化タンク２２，２３に
導入されていて、それぞれの流量をコントロールする事
により所望の組成比のエッチングガスが得られる。ＨＦ
のキャリアガスの流量（以下、［ＨＦ］と略記）とＨ2
Ｏのキャリアガスの流量（以下、［Ｈ2 Ｏ］と略記）と
の比（流量比）を１より小さい値に比べれば、ゲート電
極下部のＷＳｉおよびＡｌＧａＡｓの以上溶解現象は生
じない。本実施例では、ＳｉＯ2 のエッチングレートや
表面の残渣等から最適化し［ＨＦ］＝５ｌ／ｍｉｎ、
［Ｈ2 Ｏ］＝１５ｌ／ｍｉｎと設定した。これらの蒸気
は混合されてプロセスチャンバー２０内に送気され、デ
ィフューザを通してスピナー２１上のウェーハ２６表面
に吹き付けられてエッチングが行われる。その後、使用
済みの混合蒸気ガスは排気口２５から排出される。
蒸気を含む気体により気相エッチングを行い、図１
（ｃ）の様にＳｉＯ2 膜６を除去する。気相エッチング
は図２の様な装置を用いて行っている。ウェーハ２６の
温度は２３〜３０℃に制御した。ＨＦの蒸気はＨＦ気化
タンク２３内で２３〜３０℃に保たれた無水フッ化水素
の表面に沿ってキャリアガスＮ2 を流すことにより得ら
れる。水蒸気も同様にＨ2Ｏ気化タンク２２内で純水の
表面に沿ってキャリアガスとしてＮ2 を流すことにより
得られる。キャリアガス２４のＮ2 はマスフローコント
ローラ２６を通してそれぞれの気化タンク２２，２３に
導入されていて、それぞれの流量をコントロールする事
により所望の組成比のエッチングガスが得られる。ＨＦ
のキャリアガスの流量（以下、［ＨＦ］と略記）とＨ2
Ｏのキャリアガスの流量（以下、［Ｈ2 Ｏ］と略記）と
の比（流量比）を１より小さい値に比べれば、ゲート電
極下部のＷＳｉおよびＡｌＧａＡｓの以上溶解現象は生
じない。本実施例では、ＳｉＯ2 のエッチングレートや
表面の残渣等から最適化し［ＨＦ］＝５ｌ／ｍｉｎ、
［Ｈ2 Ｏ］＝１５ｌ／ｍｉｎと設定した。これらの蒸気
は混合されてプロセスチャンバー２０内に送気され、デ
ィフューザを通してスピナー２１上のウェーハ２６表面
に吹き付けられてエッチングが行われる。その後、使用
済みの混合蒸気ガスは排気口２５から排出される。
【００２８】気相エッチング後は、従来例１と同様にし
て図１（ｄ）のようにＳｉＯ2 膜１０約１００ｎｍをパ
シベーション膜として全面に成膜する。最後にパシベー
ション膜への開口形成、オーミック金属成膜、リフトオ
フ、アニールなどの工程を経て図１（ｅ）の様にオーミ
ック電極１１ここではＡｕＧｅＮｉを形成してＭＥＳＦ
ＥＴが完成する。
て図１（ｄ）のようにＳｉＯ2 膜１０約１００ｎｍをパ
シベーション膜として全面に成膜する。最後にパシベー
ション膜への開口形成、オーミック金属成膜、リフトオ
フ、アニールなどの工程を経て図１（ｅ）の様にオーミ
ック電極１１ここではＡｕＧｅＮｉを形成してＭＥＳＦ
ＥＴが完成する。
【００２９】図３は、本発明の第２の実施例である半導
体装置の製造方法の工程断面図であり、ＡｌＧａＡｓ／
ＧａＡｓによるＨＪＦＥＴ構造の製造工程を示してい
る。
体装置の製造方法の工程断面図であり、ＡｌＧａＡｓ／
ＧａＡｓによるＨＪＦＥＴ構造の製造工程を示してい
る。
【００３０】図３（ａ）は表面にＳｉＯ2 膜６を成膜し
た半導体基板の断面を示している。半導体基板は半絶縁
性ＧａＡｓ基板１上にアンドープＧａＡｓバッファ層２
（厚さ８００ｎｍ）、不純物がドーピングされていない
ＧａＡｓチャネル層３（厚さ２０ｎｍ）、電子供給層と
なるＡｌ0.2 Ｇａ0.8 Ａｓ層４（Ｓｉ：３×１０18／ｃ
ｍ3 、厚さ５０ｎｍ）と高濃度の不純物がドーピングさ
れ、ソース、ドレインの予定領域にのみ残されたＧａＡ
ｓキャップ層５（Ｓｉ：３×１０18／ｃｍ3 、厚さ８０
ｎｍ）とから構成されている。
た半導体基板の断面を示している。半導体基板は半絶縁
性ＧａＡｓ基板１上にアンドープＧａＡｓバッファ層２
（厚さ８００ｎｍ）、不純物がドーピングされていない
ＧａＡｓチャネル層３（厚さ２０ｎｍ）、電子供給層と
なるＡｌ0.2 Ｇａ0.8 Ａｓ層４（Ｓｉ：３×１０18／ｃ
ｍ3 、厚さ５０ｎｍ）と高濃度の不純物がドーピングさ
れ、ソース、ドレインの予定領域にのみ残されたＧａＡ
ｓキャップ層５（Ｓｉ：３×１０18／ｃｍ3 、厚さ８０
ｎｍ）とから構成されている。
【００３１】まず半導体基板上のゲート形成部分のＳｉ
Ｏ2 膜を開口し、Ｗ９をスパッタ法により約５００ｎｍ
成膜した。次に通常のフォトリソグラフィとＳＦ6 ／Ｃ
Ｆ4混合ガスによるマグネトロン反応性イオンエッチン
ング法によりレジストをマスクにゲート電極部分以外の
金属を選択的にエッチング除去し、レジストを除去する
と図３（ｂ）に示すようなゲート電極が形成される。
Ｏ2 膜を開口し、Ｗ９をスパッタ法により約５００ｎｍ
成膜した。次に通常のフォトリソグラフィとＳＦ6 ／Ｃ
Ｆ4混合ガスによるマグネトロン反応性イオンエッチン
ング法によりレジストをマスクにゲート電極部分以外の
金属を選択的にエッチング除去し、レジストを除去する
と図３（ｂ）に示すようなゲート電極が形成される。
【００３２】次に実施例の１と同様に厚いＳｉＯ2 膜を
フッ化水素の蒸気を含む気体により気相エッチングを行
い、図３（ｃ）の様にこの厚いＳｉＯ2 膜を除去する。
フッ化水素の蒸気を含む気体により気相エッチングを行
い、図３（ｃ）の様にこの厚いＳｉＯ2 膜を除去する。
【００３３】さらに、パシベーションＳｉＯ2 膜１０を
成膜し（図３（ｄ））、ドレイン電極とソース電極に相
当するＡｕＧｅＮｉオーミック電極１１を蒸着により形
成して（図３（ｅ））、ＨＪＦＥＴが完成する。
成膜し（図３（ｄ））、ドレイン電極とソース電極に相
当するＡｕＧｅＮｉオーミック電極１１を蒸着により形
成して（図３（ｅ））、ＨＪＦＥＴが完成する。
【００３４】上記の２つの実施例では無水フッ化水素と
純水から別々に蒸発した蒸気を混合して用いたが、Ｈ2
Ｏ気化タンクを省略し、２３〜３０℃に温度制御された
フッ化水素の水溶液（フッ酸）から気化させた蒸気のみ
を用いても同様の効果が得られた。この場合は、気相エ
ッチング装置の構成が簡単となり、制御が容易になる利
点がある。キャリアガスとしてＮ2 を５〜２０ｌ／ｍｉ
ｎ流し、ＨＦをＨ2 Ｏで１０〜３０％に薄めた水溶液を
用いたところ、ＳｉＯ2 に対して２０〜４００ｎｍ／ｍ
ｉｎのエッチングレートが得られ、なおかつゲート電極
下部ＷＳｉやＡｌＧａＡｓを侵すことなく所望の形状に
エッチングすることができた。
純水から別々に蒸発した蒸気を混合して用いたが、Ｈ2
Ｏ気化タンクを省略し、２３〜３０℃に温度制御された
フッ化水素の水溶液（フッ酸）から気化させた蒸気のみ
を用いても同様の効果が得られた。この場合は、気相エ
ッチング装置の構成が簡単となり、制御が容易になる利
点がある。キャリアガスとしてＮ2 を５〜２０ｌ／ｍｉ
ｎ流し、ＨＦをＨ2 Ｏで１０〜３０％に薄めた水溶液を
用いたところ、ＳｉＯ2 に対して２０〜４００ｎｍ／ｍ
ｉｎのエッチングレートが得られ、なおかつゲート電極
下部ＷＳｉやＡｌＧａＡｓを侵すことなく所望の形状に
エッチングすることができた。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
ＳｉＯ2 膜の除去の際に高融点金属の珪化物の側壁下部
の一部がフッ酸系のエッチング液によるウェットエッチ
ングで溶解してしまい、局所的なゲート形状の不均一性
から電解・電流密度の分布がばらつき、ＦＥＴの電気特
性や信頼性の低下を招くという問題がなくなる。
ＳｉＯ2 膜の除去の際に高融点金属の珪化物の側壁下部
の一部がフッ酸系のエッチング液によるウェットエッチ
ングで溶解してしまい、局所的なゲート形状の不均一性
から電解・電流密度の分布がばらつき、ＦＥＴの電気特
性や信頼性の低下を招くという問題がなくなる。
【００３６】また半導体の最表面がＡｌＧａＡｓ層の場
合、電気化学反応によりゲート金属近傍のＡｌＧａＡｓ
の一部がフッ酸系のエッチング液に溶解してしまい、半
導体表面の形状が変わりキャリアの空乏層が変形して飽
和電流が減少するという問題がなくなる。
合、電気化学反応によりゲート金属近傍のＡｌＧａＡｓ
の一部がフッ酸系のエッチング液に溶解してしまい、半
導体表面の形状が変わりキャリアの空乏層が変形して飽
和電流が減少するという問題がなくなる。
【図１】本発明の第１の実施例を説明するための図であ
って、（ａ）〜（ｅ）からなる工程順断面図。
って、（ａ）〜（ｅ）からなる工程順断面図。
【図２】本発明の実施例に用いた気相エッチング装置を
説明するための図。
説明するための図。
【図３】本発明の第２の実施例を説明するための図であ
って、（ａ）〜（ｅ）からなる工程順断面図。
って、（ａ）〜（ｅ）からなる工程順断面図。
【図４】従来の半導体装置の製造方法の第１の例を説明
するための図であって、（ａ）〜（ｅ）からなる工程順
断面図。
するための図であって、（ａ）〜（ｅ）からなる工程順
断面図。
【図５】従来の半導体装置の製造方法の第２の例を説明
するための図であって、（ａ）〜（ｅ）からなる工程順
断面図。
するための図であって、（ａ）〜（ｅ）からなる工程順
断面図。
１ ＧａＡｓ基板 ２ アンドープＧａＡｓバッファ層 ３ ＧａＡｓチャネル層 ４ ＡｌＧａＡｓ電子供給層 ５ ＧａＡｓキャップ層 ６ ＳｉＯ2 膜 ７ ＷＳｉ ８ Ａｕ ９ Ｗ １０ ＳｉＯ2 膜 １１ ＡｕＧｅＮｉ ２０ プロセスチャンバー ２１ スピナー ２２ Ｈ2 Ｏ気化タンク ２３ ＨＦ気化タンク ２４ Ｎ2 ２５ 排気 ２６ マスフローコントローラ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/812 (72)発明者 横井 正幸 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 中村 純一 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 佐藤 博幸 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 溝江 准 東京都港区芝五丁目７番１号 日本電気 株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/306 H01L 21/28 301
Claims (12)
- 【請求項１】 高融点金属シリサイドにより形成した電
極とシリコン酸化膜とを有する半導体基板上から前記シ
リコン酸化膜をフッ化水素の蒸気を含む気体により除去
する工程を有し、前記フッ化水素の蒸気を含む気体が、
無水フッ酸とＨ2 Ｏからそれぞれ気化させた蒸気を混合
したものであることを特徴とする半導体装置の製造方
法。 - 【請求項２】 高融点金属シリサイドにより形成した電
極とシリコン酸化膜とを有する半導体基板上から前記シ
リコン酸化膜をフッ化水素の蒸気を含む気体により除去
する工程を有し、前記フッ化水素の蒸気を含む気体が、
気化した無水フッ酸蒸気を含む窒素ガスとＨ2 Ｏ蒸気を
含む窒素ガスを混合してなり、前記Ｈ2 Ｏ蒸気を含む窒
素ガスに対する前記気化した無水フッ酸蒸気を含む窒素
ガスの混合比率が１より小さいことを特徴とする半導体
装置の製造方法。 - 【請求項３】 高融点金属シリサイドにより形成した電
極とシリコン酸化膜とを有する半導体基板上から前記シ
リコン酸化膜をフッ化水素の蒸気を含む気体により除去
する工程を有し、前記フッ化水素の蒸気が、フッ化水素
水溶液から気化させたものであることを特徴とする半導
体装置の製造方法。 - 【請求項４】 高融点金属シリサイドにより形成した電
極とシリコン酸化膜とを有する半導体基板上から前記シ
リコン酸化膜をフッ化水素の蒸気を含む気体により除去
する工程を有し、前記フッ化水素の蒸気を含む気体が、
体積濃度１０〜３０％のフッ化水素水溶液から気化した
フッ化水素の蒸気を含む窒素ガスからなることを特徴と
する半導体装置の製造方法。 - 【請求項５】 前記電極は、ＡｌＧａＡｓ層上に形成さ
れていることを特徴とする請求項１又は２又は３又は４
記載の半導体装置の製造方法。 - 【請求項６】 ＡｌＧａＡｓ層と、前記ＡｌＧａＡｓ層
上に形成した電極と、シリコン酸化膜とを有する半導体
基板上から前記シリコン酸化膜をフッ化水素の蒸気を含
む気体により除去する工程を有し、前記フッ化水素の蒸
気を含む気体が、無水フッ酸とＨ2 Ｏからそれぞれ気化
させた蒸気を混合したものであることを特徴とする半導
体装置の製造方法。 - 【請求項７】 ＡｌＧａＡｓ層と、前記ＡｌＧａＡｓ層
上に形成した電極と、シリコン酸化膜とを有する半導体
基板上から前記シリコン酸化膜をフッ化水素の蒸気を含
む気体により除去する工程を有し、前記フッ化水素の蒸
気を含む気体が、気化した無水フッ酸蒸気を含む窒素ガ
スとＨ2 Ｏ蒸気を含む窒素ガスを混合してなり、前記Ｈ
2 Ｏ蒸気を含む窒素ガスに対する前記気化した無水フッ
酸蒸気を含む窒素ガスの混合比率が１より小さいことを
特徴とする半導体装置の製造方法。 - 【請求項８】 ＡｌＧａＡｓ層と、前記ＡｌＧａＡｓ層
上に形成した電極と、シリコン酸化膜とを有する半導体
基板上から前記シリコン酸化膜をフッ化水素の蒸気を含
む気体により除去する工程を有し、前記フッ化水素の蒸
気が、フッ化水素水溶液から気化させたものであること
を特徴とする半導体装置の製造方法。 - 【請求項９】 ＡｌＧａＡｓ層と、前記ＡｌＧａＡｓ層
上に形成した電極と、シリコン酸化膜とを有する半導体
基板上から前記シリコン酸化膜をフッ化水素の蒸気を含
む気体により除去する工程を有し、前記フッ化水素の蒸
気を含む気体が、体積濃度１０〜３０％のフッ化水素水
溶液から気化したフッ化水素の蒸気を含む窒素ガスから
なることを特徴とする半導体装置の製造方法。 - 【請求項１０】 半導体基板上にＧａＡｓ層を形成する
工程と、前記ＧａＡｓ層上にシリコン酸化膜を形成する
工程と、前記シリコン酸化膜を選択的に除去し開口部を
形成する工程と、前記開口部に高融点金属シリサイドを
形成する工程と、フッ化水素を含む気体を発生させる工
程と、前記フッ化水素を含む気体により前記シリコン酸
化膜を気相エッチングし前記ＧａＡｓ層を露出させる工
程と、前記露出したＧａＡｓ層上にパッシベーション膜
を形成する工程とを含む半導体装置の製造方法。 - 【請求項１１】 半導体基板上にＡｌＧａＡｓ層を形成
する工程と、前記ＡｌＧａＡｓ層上にシリコン酸化膜を
形成する工程と、前記シリコン酸化膜を選択的に除去し
開口部を形成する工程と、前記開口部に電極を形成する
工程と、フッ化水素を含む気体を発生させる工程と、前
記フッ化水素を含む気体により前記シリコン酸化膜を気
相エッチングし前記ＡｌＧａＡｓ層を露出させる工程
と、前記露出したＡｌＧａＡｓ層上にパッシベーション
膜を形成する工程とを含む半導体装置の製造方法。 - 【請求項１２】 前記フッ化水素を含む気体を発生させ
る工程は、温度制御されたフッ化水素水溶液から前記フ
ッ化水素を含む気体を気化させることにより発生させる
工程であることを特徴とする請求項１０又は１１記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11945297A JP2870522B2 (ja) | 1997-05-09 | 1997-05-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11945297A JP2870522B2 (ja) | 1997-05-09 | 1997-05-09 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7110376A Division JP2682510B2 (ja) | 1995-05-09 | 1995-05-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055999A JPH1055999A (ja) | 1998-02-24 |
| JP2870522B2 true JP2870522B2 (ja) | 1999-03-17 |
Family
ID=14761741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11945297A Expired - Fee Related JP2870522B2 (ja) | 1997-05-09 | 1997-05-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870522B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012521075A (ja) * | 2009-03-17 | 2012-09-10 | ロート ウント ラウ アーゲー | 基板処理装置および基板処理方法 |
-
1997
- 1997-05-09 JP JP11945297A patent/JP2870522B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1055999A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2565665B2 (ja) | シリサイド層の形成方法 | |
| EP0126424B1 (en) | Process for making polycide structures | |
| US5221853A (en) | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| KR20010051575A (ko) | 살리사이드 처리를 위한 화학적 플라즈마 세정 | |
| JP2002516487A (ja) | 半導体デバイスの製造方法 | |
| JP2692554B2 (ja) | 半導体装置の製造方法 | |
| JPH07335674A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| JPH0786310A (ja) | 高融点金属ゲート電極の形成方法 | |
| US5885888A (en) | Etching material and etching process | |
| US4479850A (en) | Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide | |
| JP2682510B2 (ja) | 半導体装置の製造方法 | |
| JPH10172958A (ja) | 半導体装置の製造方法 | |
| JP2870522B2 (ja) | 半導体装置の製造方法 | |
| JPH08250716A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JPH0523056B2 (ja) | ||
| JPH0556016B2 (ja) | ||
| JPH08213368A (ja) | エッチング方法 | |
| JP2008193004A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0697123A (ja) | ドライエッチング方法 | |
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JP3352246B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05291181A (ja) | 半導体装置の製造方法 | |
| JPH0645352A (ja) | 半導体装置の製造方法 | |
| JP2000332029A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981201 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |