KR20010051575A - 살리사이드 처리를 위한 화학적 플라즈마 세정 - Google Patents

살리사이드 처리를 위한 화학적 플라즈마 세정 Download PDF

Info

Publication number
KR20010051575A
KR20010051575A KR1020000066507A KR20000066507A KR20010051575A KR 20010051575 A KR20010051575 A KR 20010051575A KR 1020000066507 A KR1020000066507 A KR 1020000066507A KR 20000066507 A KR20000066507 A KR 20000066507A KR 20010051575 A KR20010051575 A KR 20010051575A
Authority
KR
South Korea
Prior art keywords
silicon
helium
plasma
metal film
hydrogen
Prior art date
Application number
KR1020000066507A
Other languages
English (en)
Inventor
디네쉬 세갈
로첼레 킹
에이제이 싱할
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010051575A publication Critical patent/KR20010051575A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 MOS 디바이스의 게이트 및 드레인/소스 영역에 실리사이드를 형성하기 이전에, 금속으로 코팅되어 반응될 노출 실리콘 영역에 수행되는 반응성 플라즈마 세정 처리에 관한 것이다. 플라즈마 가스는 바람직하게는 수소, 수소/헬륨 혼합물 또는 NF3/헬륨, CF4/헬륨, SF4/헬륨 등과 같은 플루오로화탄소/헬륨 혼합물로 구성되어 있다.

Description

살리사이드 처리를 위한 화학적 플라즈마 세정 {CHEMICAL PLASMA CLEANING FOR SALICIDE PROCESS}
본 발명은 일반적으로 개선된 살리사이드 처리에 관한 것이다. 더욱 구체적으로는, 본 발명은 살리사이드 처리에서 금속/실리콘 계면상에 수행되는 반응성 플라즈마 세정 처리에 관한 것이다.
집적 회로를 제조하기 위한 처리는 금속 산화물 반도체(MOS)에 대한 접촉부를 형성하기 위해 자동-정렬된 실리사이드(살리사이드) 기술을 사용한다. 통상적인 살리사이드 처리는 실리사이드 접촉부를 형성하기 위하여 소스/드레인 영역의 노출된 실리콘 영역 및 게이트 영역의 다결정 실리콘(polysilicon)과 금속 반응되는 처리 상태에서 MOS 구조 상에 금속막을 증착하는 단계를 포함한다.
통상적인 살리사이드 처리시, 다결정 실리콘 게이트(도 4에서 도시됨)는 실리사이드 형성 이전에 기판상에 형성된다. 산화층, 예를 들어 SiO2층이 화학 기상 증착에 의해 다결정 실리콘 게이트상에 증착되고 그 다음에 다결정 실리콘 게이트 측면에 절연 측벽 스페이서가 형성되도록 에칭된다. 도 1은 에칭 단계 다음에 기판(12) 상에 형성된 MOS 구조(10)를 도시한다. 구조(10)는 일반적으로 스페이서(16)가 측면에 배치된 노출 게이트(14) 및 실리콘 소스/드레인 영역(20)을 포함한다.
에칭 단계 후에, 게이트(14) 및 실리콘 소스/드레인(20) 영역이 노출된 상태가 된다. 도 2에서 도시된 바와 같이, 반응성 금속(22)이 화학 기상 증착 또는 물리 기상 증착에 의해 구조(10)상에 증착된다. 제 1 급속 열처리(RTP)로 인해 금속이 노출된 실리콘 영역과 반응하여 초기에 고저항 상태의 실리사이드로서 존재하는 실리사이드를 형성한다. 그 다음에 반응되지 않은 금속이 에칭되어 도 3에서 도시된 살리사이드 처리된 구조(28)에서 에칭된다. 제 2 RTP는 원하는 저저항 상태의 실리사이드를 형성한다.
살리사이드 처리는 금속/실리콘 계면의 청결 상태에 의존한다. 원래 산화물의 박막층은 금속막 및 하부 실리콘 사이의 원활한 접촉을 방해함으로써 살리사이드 형성을 방해할 수 있다.
통상적으로, 실리콘 계면은 금속 증착 이전에 노출된 실리콘을 습식 세정함으로써 세정되었다. 습식 세정은 금속 증착 이전에 노출된 실리콘에 효과적이다. 습식 세정은 소스/드레인 영역에 주입/활성화와 관련된 두꺼운 산화물을 포함하는 실리콘 표면상의 산화물을 제거하는데 효과적이다. 그러나, 나중의 딥 세정/건식 처리 및 기판을 증착 시스템에 로딩하기 전에 행해진 지연은 일부 원래 산화물의 재성장을 초래한다. Ti와 같은 산소 게터링 금속막이 실리사이드-형성 물질로서 사용되면 이 산화물은 심각한 문제가 되지 않는다. 그러나, 0.25μm 이하의 MOSFETS의 막은 Co 또는 Ni와 같은 부식되지 않는 물질이어서 이 산화물은 감소되기 어렵다.
산화물의 실리콘 표면을 제거하는데 사용되는 다른 방법은 금속막 증착 바로 전에 인시츄 아르곤 플라즈마 스퍼터 세정 단계를 수행하는 것이다. 그러나, 이 방법에는 여러 문제가 있다. 우선, 아르곤 스퍼터 세정은 물리적 처리에서, 모든 산화물이 확실히 제거되도록 일부 오버 에칭이 요구되기 때문에 산화물 및 하부 실리콘 모두를 제거하는 결과를 가져온다. 초과 누설 전류가 발생하기 때문에 실리콘의 이러한 손실은 초박막 접합 디바이스에 바람직하지 않다. 그 다음에, 아르곤 이온 의 충격은 접촉 저항이 증가될 수 있는 소스/드레인 영역에 손상을 줄 수 있다. 세 번째로, 스퍼터 에칭 챔버의 석영 돔이 살리사이드 처리된 구조(약 50%의 실리콘이 노출될 수 있는)로부터 스퍼터링된 실리콘으로 코팅된다. 시간이 경과함에 따라, 이 형성물은 플라즈마 결합이 어려워지기 때문에 챔버내의 점화 문제를 야기시킬 수 있다.
따라서, 본 발명의 목적은 금속막을 증착하기 전에, 간단하고 효과적인 방법으로 반도체 구조를 세정하는 것이다.
도 1은 MOS 구조의 개략적인 부분 단면도이다.
도 2는 금속막이 증착된 구조를 도시한 도 1과 유사한 도이다.
도 3은 살리사이드 처리가 완료된 MOS 구조의 개략도이다.
도 4는 살리사이드 처리의 순차적인 단계를 도시한 흐름도이다.
도 5는 살리사이드 처리의 중간 단계(금속막 증착 이전 단계)의 구조 상태의 개략적인 부분 단면도이다.
도 6은 금속막이 증착된 구조를 도시한 도 5와 유사한 단면도이다.
도 7은 살리사이드 처리가 완료된 MOS 구조의 개략도이다.
도 8은 본 발명에 유용한 대표적인 예비-세정(pre-clean) 챔버의 단면도이다.
*도면의 주요부분에 대한 부호 설명*
100 : 디바이스 101 : 기판
102 : 다결정 실리콘 게이트 104, 106 : 스페이서
108, 110 : 이온 주입 영역 112, 114, 116 : 실리콘 영역
118 : 유전체 실리콘 산화박막 영역
본 발명의 방법은 특히 살리사이드 처리에 적용되며, 여기서 금속막은 실리사이드를 형성하기 위해 노출된 실리콘 표면과 반응된다. 이 처리는 일반적으로 구조의 노출된 실리콘 표면이 수소 플라즈마와 접촉하여 산화물 및 다른 반응성 오염물질과 화학적으로 반응해서 노출 표면에서 이 물질들을 제거하는 단계를 포함한다. 플라즈마는 수소 이외에, 헬륨 및 소량의 아르곤을 포함한다. 다른 실시예에서, 플라즈마는 헬륨 및 NF3, CF4, SF6등과 같은 플루오로화탄소의 혼합물일 수 있다. 바람직하게는, 원래 산화물의 형성을 최소화하거나 완전히 방지하기 위하여 진공 환경내에서 플라즈마 세정한 후에 실리사이드를 형성하기 위한 실리콘 상의 금속 증착이 즉시 수반된다. 헬륨이 있거나 또는 없이 수소를 사용하여 (a) 소스/드레인 영역에 대한 손상 및 (b) 스퍼터 에칭 챔버에 대한 손상을 방지한다.
본 발명의 방법은 살리사이드 처리에 대한 개선점을 나타낸다. 본 발명에 따른 플라즈마 세정 단계를 포함하는 살리사이드 처리의 순차 단계는 도 4의 흐름도에서 도시된다. 도시된 바와 같이, 살리사이드 처리는:
(a) 기판상에 다결정 실리콘의 패턴을 형성하는 단계(단계 40);
(b) 게이트 영역상에 유전체 산화층을 증착하는 단계(단계 42);
(c) 스페이서를 형성하기 위해 유전체를 에칭하는 단계(단계 44);
(d) 소스/드레인 영역을 도핑하기 위해 이온 주입하는 단계(단계 46);
(e) 화학적 플라즈마 처리 단계(단계 48);
(f) 금속막 증착 단계(단계 50);
(g) 제 1 급속 열처리 단계(단계 52);
(h) 금속막을 선택적으로 에칭하는 단계(단계 54); 및
(i) 제 2 RTP 처리 단계(단계 56)
의 순차 단계를 포함한다.
살리사이드 처리는 본 발명의 세정 방법에 대한 상세한 설명에 따라, 일반적으로 기술될 것이다.
도 4에서, 살리사이드 처리의 초기 단계(40)는 살리사이드 기판상에 다결정 실리콘의 패턴을 형성하는 단계이다. 다결정 실리콘 게이트는 바람직하게는 예를 들어 산화 실리콘의 박막층에 의해 실리콘 기판에서 분리된다. 그 다음에, 도 4의 단계(42)에서 예시된 바와 같이, SiO2와 같은 유전체 산화층이 화학 기상 증착에 의해 게이트 영역 및 측면에 배치된 기판 영역(소스/드레인 영역)상에 증착된다.
단계(44)에서, 산화층이 에칭되어 스페이서에 의해 분리된 다결정 실리콘 표면 및 기판 측면의 실리콘 표면에 증착된다. 처리의 이 단계에서의 구조 상태가 도 5에서 개략적으로 도시되고 아래에 더욱 상세히 기술될 것이다.
이온 주입 단계(46)는 소스/드레인 영역을 형성한다. 이 단계는 소스/드레인 동작 어닐링 단계를 수반하는 비소(As) 또는 붕소(B) 이온 주입으로 수행될 수 있다.
그 다음에 화학적 플라즈마 처리 단계(48)에서는 금속 증착 준비 이전 단계에서 형성된 구조 표면이 세정된다. 플라즈마는 기판상에 형성된 원래 산화물 및 다른 반응성 오염물질과 반응하여 작용된 표면에서 이것들을 제거한다.
금속막 증착 단계(50)는 스퍼터링에 의해 바람직하게 수행된다. 단계(50) 이후의 디바이스의 상태가 도 6에서 개략적으로 도시되어 있다. 게이트 및 소스/드레인 영역에 실리사이드(즉, 금속 실리콘)를 형성하기 위해 실리콘과 반응하도록 선택된다. 여기서 사용된 "실리콘"이라는 용어는 실리콘의 단결정 및 다결정 형태 모두를 의미한다. 실리콘과 금속의 반응은 단계(52)에서 도시된 바와 같이, 구조(100)를 제 1 급속 열처리(RTP)시킴으로써 촉진된다. RTP는 금속이 고저항성 결정 상태를 형성하게 한다. 금속은 구조(100)의 단지 일부분과 반응하기 때문에, 반응하지 않은 금속은 단계(54)에서 에칭되야 한다. 마지막으로, 단계(56)에서, 제 2 RTP는 저저항성 결정 상태의 실리사이드를 산출하도록 수행된다. 디바이스는 이 때 유리로 패시베이팅되어 접촉부가 생성될 수 있다.
플라즈마 세정 단계(단계 48)는 디바이스(100)가 도 5에서 예시된 상태로 처리된 후에 시작된다. 도시된 바와 같이, SiO2스페이서(104 및 106)(단계 44)에 의해 측면에 배치된 다결정 실리콘 게이트(102)(단계 40)가 기판(101) 상에 증착된다. 영역(108 및 110)은 이온 주입(단계 46)되어 소스/드레인 영역 기능을 한다. 흐름도의 단계(44)에서 전술한 바와 같이, 산화 실리콘층을 에칭하여 산화 실리콘 스페이서(104 및 106)를 남기고 실리콘 영역(112, 114 및 116)을 노출시킨다. 스페이서(104 및 106)는 게이트(102) 및 소스/드레인 영역이 전기적으로 단락되는 것을 방지한다. 게이트(102) 하부의 박막 유전체 산화 실리콘은 또한 기판(101)에서 게이트(102)를 분리시킨다.
그 다음에 도 5에서 도시된 디바이스(100)에 플라즈마 세정 단계가 수행된다. 이것은 여러 플라즈마 챔버내에서 수행될 수 있다. 도 8은 본 발명에서 사용되는 대표적인 예비-세정 챔버의 단면도이다. 본 발명에서 사용되는 예비-세정 챔버의 예는 캘리포니아, 산타 클라라에 위치한 어플라이드 머티리얼스사에서 입수 가능한 Pre-Clean Ⅱ Chamber이다. 일반적으로, 예비-세정 챔버(210)는 석영 돔(216) 하부의 챔버 엔클로우저(214)에 배치된 기판지지 부재(212)를 가진다. 기판지지 부재(212)는 일반적으로 절연판(222)상의 리세스(220) 내에 배치되고 일반적으로 석영, 세라믹 등으로 이루어진 중앙 받침판(218)을 포함한다. 프로세싱 동안, 기판(224)은 중앙 받침판(218)상에 위치하고 핀(232)을 위치시킴으로써 중앙 받침판상에 고정된다. 바람직하게는, 챔버 내에 처리 가스의 플라즈마를 때리고 유지시키기 위하여 RF 코일(226)이 석영 돔(216) 외부에 배치되고 RF 파워 소스(224)에 연결된다. 일반적으로, RF 정합 네트워크(230)가 RF 파워 소스(224) 및 RF 코일(226)을 정합시키기 위해 제공된다. 일반적으로, 기판지지 부재(212)는 기판지지 부재(212)에 바이어스를 공급하는 RF 바이어스 소스(228)에 연결된다. RF 파워 소스(224)는 바람직하게는 코일(226)에 최대 약 500W의 2 MHz RF 파워를 공급하고 RF 바이어스 소스(228)는 바람직하게는 기판지지 부재(212)에 최대 약 500W의 13.56 MHz RF 바이어스를 공급한다. 처리 동안 챔버에 플라즈마 가스를 공급하기 위해 가스 이동 시스템(240)이 예비-세정 챔버(210)에 유동적으로 결합된다.
일 실시예에서, 도 5의 MOS 디바이스는 약 30 mtorr와 약 80 mtorr 사이의 압력으로 유지되는 예비-세정 챔버(210)내에 배치된다. 수소 또는 수소/헬륨 혼합물로 구성된 프로세싱 가스가 프로세싱 영역내에 삽입된다. 프로세싱 가스는 약 2%에서 약 15%의 수소 및 약 85%에서 약 98%의 헬륨, 및 바람직하게는 부피에서 약 5%의 수소 및 약 95%의 헬륨으로 구성될 수 있다. 수소 또는 수소/헬륨 가스의 플라즈마는 기판이 반응성 수소 플라즈마 환경이 되도록 프로세싱 영역에 고착된다. RF 파워 소스(224)로부터의 약 50W에서 약 500W 사이의 파워를 코일(226)에 인가하고 RF 파워 소스(228)로부터의 약 5W에서 약 300W 사이의 파워를 기판이 배치된 기판지지 부재(212)에 인가함으로써 수소 플라즈마가 발생된다. 수소 플라즈마는 수소가 구조(100)의 반응성 컴포넌트와 반응할 충분한 시간을 제공하도록 약 10초에서 약 300초 동안 유지되어, 구조(100)를 세정한다. 수소 플라즈마는 바람직하게는 약 450W의 RF 파워를 코일(226)에 그리고 약 10W의 RF 파워를 기판지지 부재(212)에 인가함으로써 발생되고 바람직하게는 약 60초 동안 유지된다. 예비-세정 처리가 완료되면, 예비-세정 챔버(210)는 프로세싱 가스 및 반응된 부산물을 배출하여 비워진다.
다른 실시예에서, 프로세싱 가스는 CF4, SF6, NF3등과 같은 플루오로화탄소를 포함할 수 있다. 일 실시예에서, 헬륨 및 NF3의 혼합물이 사용된다. 헬륨은 약 45 sccm의 속도로 챔버 내로 흘러 들어가고 NF3은 약 5 sccm의 속도로 흘러 들어간다. 헬륨은 프로세싱 가스 부피의 약 85% 내지 95%를 차지할 수 있고 NF3은 프로세싱 가스 부피의 약 5% 내지 15%를 차지한다. 바람직하게는, 헬륨은 프로세싱 가스 부피의 약 90%를 차지하고 NF3은 프로세싱 가스 부피의 약 10%를 차지한다. 챔버(210)는 약 50 mtorr의 압력이 유지되고 약 100W의 코일 파워 및 약 100W의 바이어스 파워가 코일(226) 및 기판지지 부재(212)에 각각 인가된다. NF3은 실리콘 및 실리콘 함유 표면의 반응성 세정을 제공하는 것으로 알려진 불소 라디칼 및 이온을 공급한다.
프로세싱 가스는 또한 약간의 아르곤, 즉 바람직하게는 플라즈마 가스 부피의 약 10% 이하를 포함할 수 있다. 아르곤 가스는 세정될 표면에 약간의 물리적 스퍼터링을 제공한다. 약간의 물리적 세정은 또한 반응성 세정과 함께 도움이 될 수 있다.
기판이 세정 챔버내에서 세정되면, 금속박막은 도 6에서 도시된 디바이스(단계 50) 상에 형성된다. 금속박막층(120)은 노출된 실리콘 영역(112(도 5에서 도시됨), 114 및 116)을 커버하고 도 6의 영역(122, 124 및 126)에 의해 도시된 제 1 RTP(단계 52) 동안 실리사이드를 형성하기 위해 실리콘과 반응한다. 금속은 바람직하게는 부식되지 않거나, 거의 부식되지 않거나, 또는 용해되기 어려운 Ti, Pt, Pd, Ni, Co, Ta, Mo, W를 포함하는 금속이다. 가장 바람직한 금속은 Ni 및 Co이다. 일례로서, Co는 저저항성 CoSi2상태를 형성하기 위하여 Si와 반응한다.
금속 스퍼터링 단계는 어플라이드 머티리얼스사에서 입수 가능한 PVD 챔버와 같은 스퍼터링 챔버내에서 수행될 수 있다. 금속 증착 단계(단계 50)는 바람직하게는 플랫폼 상에 장착된 세정 챔버 및 증착 챔버 모두를 가지는 어플라이드 머티리얼스사의 엔듀라ⓡ플랫폼(EnduraⓡPlatform)과 같은 집적 프로세싱 시스템을 사용하여 진공 상태를 깨뜨리지 않고 세정 단계(단계 48)를 즉시 수반하여 수행된다. 이 구성은 기판이 진공 상태의 세정 챔버 및 증착 챔버 사이에 전송될 수 있게 하여, 이에 의해 반응성 실리사이드 처리에서 금속 증착 이전에 세정된 표면상에 원래 산화물의 형성을 최소화시킨다. 실리사이드를 형성하기 위해 금속 증착 및 반응 단계를 수반하여, 디바이스는 반응되지 않은 금속을 제거하기 위해 선택적으로 에칭(단계 54)되고, 도 7에서 도시된 살리사이드 디바이스가 남는다. 단계(54)는 바람직하게는 용액인 황산(H2SO4), 과산화수소(H2O2) 및 물을 사용한 습식 에칭 단계이다.
본 발명의 바람직한 실시예가 기술되었지만, 본 발명의 다른 및 추가의 실시예가 본 발명의 기본적인 범위를 벗어나지 않고 변형될 수 있다. 본 발명의 권리범위는 다음의 청구항에 의해 한정된다.
본 발명은 금속막을 증착하기 전에, 수소 또는 플루오로화탄소 중 적어도 하나로 이루어진 플라즈마로 상기 실리콘 영역을 간단하고 효과적인 방법으로 세정하는 효과를 가진다.

Claims (24)

  1. 실리사이드를 형성하기 위하여 금속막이 상기 실리콘 영역과 반응하도록 유전 물질에 의하여 분리된 노출 실리콘 영역상에 증착되는 금속 산화물 반도(MOS)를 제조하기 위한 살리사이드 처리 방법에 있어서,
    상기 금속막을 증착하기 전에, 수소 또는 플루오로화탄소 중 적어도 하나로 이루어진 플라즈마로 상기 실리콘 영역을 세정하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 실리콘 영역은 이온 주입 실리콘의 노출면인 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 금속막은 부식되지 않거나, 거의 부식되지 않거나, 또는 용해되기 어려운 금속을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 금속막은 Ti, Pt, Pd, Ni, Ta, Mo, W, 및 Co를 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 금속막은 Co 및 Ni인 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 금속막은 스퍼터링에 의해 부착되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 유전체는 이산화 실리콘인 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 플라즈마는 수소, 헬륨 및 소량의 아르곤을 포함하는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 상기 플루오로화탄소는 NF3,CF4, SF6을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서, 상기 플라즈마는 헬륨을 더 포함하며, 상기 플루오로화탄소 대 헬륨의 부피비는 약 0.053 내지 약 0.176 사이의 범위인 것을 특징으로 하는 방법.
  11. 제 1 항에 있어서, 상기 플라즈마는 수소 및 헬륨을 포함하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 상기 수소 대 헬륨의 부피비는 약 0.022 내지 약 0.176 사이의 범위인 것을 특징으로 하는 방법.
  13. 살리사이드 처리된 금속 산화물 반도체의 제조 방법에 있어서,
    (a) 이산화 실리콘층에 의해 분리된 실리콘 기판상에 다결정 실리콘 접촉부를 증착하는 단계;
    (b) 상기 다결정 실리콘 접촉부 상에 및 상기 기판의 측면부에 이산화 실리콘층을 증착하는 단계;
    (c) 상기 다결정 실리콘 접촉부의 상부면 및 상기 기판의 측면부를 노출시키기 위하여 상기 이산화 실리콘을 선택적으로 에칭하여, 상기 다결정 실리콘 접촉부의 측면부 및 하부상에 스페이서를 남겨두는 단계;
    (d) 소스 또는 드레인 영역을 형성하기 위하여 상기 실리콘의 측면부에 이온을 주입하는 단계;
    (e) 수소 또는 플루오로화탄소 중 적어도 하나를 포함하는 플라즈마로 상기 노출된 실리콘 및 다결정 실리콘 표면을 세정시키는 단계;
    (f) 상기 실리콘 또는 다결정 실리콘과 반응하여 금속 실리사이드가 형성되도록 상기 기판의 접촉부, 스페이서 및 노출된 주입 영역상에 금속층을 증착시키는 단계; 및
    (g) 반응하지 않은 금속막을 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제 13 항에 있어서, 상기 단계(e) 및 (f)는 무산소 진공 환경에서 수행되는 것을 특징으로 하는 방법.
  15. 제 13 항에 있어서, 상기 금속막은 부식되지 않거나, 거의 부식되지 않거나 또는 용해되기 어려운 금속으로부터 선택되는 것을 특징으로 하는 방법.
  16. 제 13 항에 있어서, 상기 금속막은 Ti, Pt, Pd, Ni, Ta, Mo, W, 및 Co를 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  17. 제 13 항에 있어서, 상기 금속막은 부식되지 않는 금속인 것을 특징으로 하는 방법.
  18. 제 13 항에 있어서, 상기 금속막은 Co 및 Ni인 것을 특징으로 하는 방법.
  19. 제 13 항에 있어서, 상기 플라즈마는 스퍼터링 챔버내에서 사용되는 것을 특징으로 하는 방법.
  20. 제 13 항에 있어서, 상기 플루오로화탄소는 NF3,CF4, SF6을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  21. 제 13 항에 있어서, 상기 플라즈마는 수소 및 헬륨을 포함하고 상기 수소 대 헬륨의 부피비는 약 0.022 내지 약 0.176 사이의 범위인 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서, 상기 플라즈마는 소량의 아르곤을 더 포함하는 것을 특징으로 하는 방법.
  23. 제 13 항에 있어서, 상기 플라즈마는 헬륨을 포함하며, 상기 플루오로화탄소 대 헬륨의 부피비가 약 0.053 내지 약 0.176 사이의 범위인 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서, 상기 플라즈마는 소량의 아르곤을 더 포함하는 것을 특징으로 하는 방법.
KR1020000066507A 1999-11-09 2000-11-09 살리사이드 처리를 위한 화학적 플라즈마 세정 KR20010051575A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43757399A 1999-11-09 1999-11-09
US9/437,573 1999-11-09

Publications (1)

Publication Number Publication Date
KR20010051575A true KR20010051575A (ko) 2001-06-25

Family

ID=23736993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000066507A KR20010051575A (ko) 1999-11-09 2000-11-09 살리사이드 처리를 위한 화학적 플라즈마 세정

Country Status (3)

Country Link
EP (1) EP1099776A1 (ko)
JP (1) JP2001274111A (ko)
KR (1) KR20010051575A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855767B1 (ko) * 2003-09-19 2008-09-01 도쿄엘렉트론가부시키가이샤 기판처리방법

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US7780793B2 (en) 2004-02-26 2010-08-24 Applied Materials, Inc. Passivation layer formation by plasma clean process to reduce native oxide growth
CN100377314C (zh) * 2005-12-02 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种去除多晶硅刻蚀工艺中残留聚合物的方法
US7994002B2 (en) 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US8771539B2 (en) 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US8679982B2 (en) 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US8927390B2 (en) 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
WO2013070436A1 (en) 2011-11-08 2013-05-16 Applied Materials, Inc. Methods of reducing substrate dislocation during gapfill processing
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8765574B2 (en) 2012-11-09 2014-07-01 Applied Materials, Inc. Dry etch process
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9064816B2 (en) 2012-11-30 2015-06-23 Applied Materials, Inc. Dry-etch for selective oxidation removal
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
CN103861843B (zh) * 2012-12-12 2016-08-31 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室的清洗方法及基片刻蚀方法
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US10170282B2 (en) 2013-03-08 2019-01-01 Applied Materials, Inc. Insulated semiconductor faceplate designs
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9114438B2 (en) 2013-05-21 2015-08-25 Applied Materials, Inc. Copper residue chamber clean
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9117855B2 (en) 2013-12-04 2015-08-25 Applied Materials, Inc. Polarity control for remote plasma
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9847289B2 (en) 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9159606B1 (en) 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9165786B1 (en) 2014-08-05 2015-10-20 Applied Materials, Inc. Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155526A (en) * 1980-05-06 1981-12-01 Shunpei Yamazaki Method of forming film
JPS56169776A (en) * 1980-06-03 1981-12-26 Tokyo Ohka Kogyo Co Ltd Selective dry etching method
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
US4647361A (en) * 1985-09-03 1987-03-03 International Business Machines Corporation Sputtering apparatus
EP0349695A1 (en) * 1988-07-08 1990-01-10 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of depositing metal on a silicon substrate
EP0452891A3 (en) * 1990-04-16 1992-01-22 Applied Materials, Inc. Process for forming titanium silicide on a semiconductor wafer
JPH08186085A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855767B1 (ko) * 2003-09-19 2008-09-01 도쿄엘렉트론가부시키가이샤 기판처리방법

Also Published As

Publication number Publication date
EP1099776A1 (en) 2001-05-16
JP2001274111A (ja) 2001-10-05

Similar Documents

Publication Publication Date Title
KR20010051575A (ko) 살리사이드 처리를 위한 화학적 플라즈마 세정
US6365516B1 (en) Advanced cobalt silicidation with in-situ hydrogen plasma clean
US6432830B1 (en) Semiconductor fabrication process
US6187682B1 (en) Inert plasma gas surface cleaning process performed insitu with physical vapor deposition (PVD) of a layer of material
US5948702A (en) Selective removal of TixNy
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
US7696586B2 (en) Cobal disilicide structure
TWI387008B (zh) 含矽化物纖維移除程序之半導體製程
US6793735B2 (en) Integrated cobalt silicide process for semiconductor devices
JP3104689B2 (ja) シリサイド層の形成方法および半導体装置の製造方法
US6225202B1 (en) Selective etching of unreacted nickel after salicidation
JP2002134611A (ja) 半導体装置の製造方法
US6277736B1 (en) Method for forming gate
JP2004140315A (ja) サリサイド工程を用いる半導体素子の製造方法
US6136691A (en) In situ plasma clean for tungsten etching back
US7781337B2 (en) Forming method of silicide film
JPH08250716A (ja) 半導体装置の製造方法および半導体装置の製造装置
US7448395B2 (en) Process method to facilitate silicidation
JP2000195821A (ja) 半導体製造方法及び装置
US7166526B2 (en) Method for forming silicide film in semiconductor device
JP2833530B2 (ja) 半導体装置の製造方法
US20020034867A1 (en) Method for manufacturing self-aligned silicide layer
US6207582B1 (en) Native oxide removal with fluorinated chemistry before cobalt silicide formation using nitride spacers
KR100291276B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100462667B1 (ko) 반도체장치 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid