JP2866399B2 - 振幅減衰器 - Google Patents
振幅減衰器Info
- Publication number
- JP2866399B2 JP2866399B2 JP22860489A JP22860489A JP2866399B2 JP 2866399 B2 JP2866399 B2 JP 2866399B2 JP 22860489 A JP22860489 A JP 22860489A JP 22860489 A JP22860489 A JP 22860489A JP 2866399 B2 JP2866399 B2 JP 2866399B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input terminal
- switch
- capacitor
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［概要］ 交流信号を尖頭値保持して得られた値を例えば1/2に
振幅減衰する減衰器に関し、 抵抗による電圧分割ではなく、切換コンデンサ型の電
圧分割により、簡易で正確な分割電圧を得るようにした
振幅減衰器を提供することを目的とし、 非反転入力端子に第１の電源の1/2の電圧が印加され
た演算増幅器と、前記演算増幅器の反転入力端子と出力
端子との間に設けられた第１のスイッチと、前記演算増
幅器の反転入力端子と、入力端子又は前記出力端子とを
選択的に接続する第２のスイッチと、前記演算増幅器の
反転入力端子と、前記第１の電源又は前記出力端子とを
選択的に接続する第３のスイッチと、前記演算増幅器の
反転入力端子と、第２の電源又は前記出力端子とを選択
的に接続する第４のスイッチとを有し、前記第２のスイ
ッチと前記演算増幅器の反転入力端子との間には第１の
容量が設けられ、前記第３のスイッチと前記演算増幅器
の反転入力端子との間には第２の容量が設けられ、前記
第４のスイッチと前記演算増幅器の反転入力端子との間
には第３の容量が設けられていることとして構成する。
振幅減衰する減衰器に関し、 抵抗による電圧分割ではなく、切換コンデンサ型の電
圧分割により、簡易で正確な分割電圧を得るようにした
振幅減衰器を提供することを目的とし、 非反転入力端子に第１の電源の1/2の電圧が印加され
た演算増幅器と、前記演算増幅器の反転入力端子と出力
端子との間に設けられた第１のスイッチと、前記演算増
幅器の反転入力端子と、入力端子又は前記出力端子とを
選択的に接続する第２のスイッチと、前記演算増幅器の
反転入力端子と、前記第１の電源又は前記出力端子とを
選択的に接続する第３のスイッチと、前記演算増幅器の
反転入力端子と、第２の電源又は前記出力端子とを選択
的に接続する第４のスイッチとを有し、前記第２のスイ
ッチと前記演算増幅器の反転入力端子との間には第１の
容量が設けられ、前記第３のスイッチと前記演算増幅器
の反転入力端子との間には第２の容量が設けられ、前記
第４のスイッチと前記演算増幅器の反転入力端子との間
には第３の容量が設けられていることとして構成する。
［産業上の利用分野］ 本発明は交流信号を尖頭値保持して得られた値を例え
ば1/2に振幅減衰する減衰器に関する。
ば1/2に振幅減衰する減衰器に関する。
従来、演算増幅器とスイッチ切換型コンデンサとの組
合せで構成した振幅減衰器は、減衰値の中心電圧として
直流電圧を抵抗分割して得ていたため、誤差が大きかっ
た。簡易な構成で正確な分割電圧を得る技術を開発する
ことが要望された。
合せで構成した振幅減衰器は、減衰値の中心電圧として
直流電圧を抵抗分割して得ていたため、誤差が大きかっ
た。簡易な構成で正確な分割電圧を得る技術を開発する
ことが要望された。
［従来の技術］ 単一電源で動作するマイクロコントローラに内蔵され
るアナログ・ディジタル変換器に対する入力信号を、当
初の信号より減衰させるための振幅減衰器は第３図のよ
うに構成していた。第３図において、１は演算増幅器、
２−1,2−２はコンデンサ３−1,3−2,3−３は切換スイ
ッチ、４は標本化保持回路、５は電圧Vccの電源、６−
1,6−２は抵抗素子、７は信号入力信号、８は減衰した
信号の出力端子を示す。信号入力端子７における振幅が
第４図に示すように接地電位から電圧Vccの大きさのパ
ルスであったとし、標本化保持回路４において、振幅Vc
cの大きさのパルスをVinとして入力させる。このとき切
換スイッチがコンデンサ２−１を介して演算増幅器１に
入力させる。このとき切換スイッチ３−１は閉じてお
く。次いでパルスVinの期間中に切換スイッチ３−１〜
３−３を総て図示側に切換えると、演算増幅器の動作に
おいて、その出力端子８には振幅1/2Vinの振幅が出力さ
れる。そのとき出力端子の減衰信号は電圧1/2Vccを中心
として振幅1/2Vinの信号となっている。中心電圧1/2Vcc
は演算増幅器１の非反転入力端子の電圧に等しい値であ
る。このように入力信号を減衰させる理由は、出力信号
端子８に接続される装置がマイクロプロセッサ・A/D変
換器などであって、動作上入力信号の振幅を制限してい
るからである。
るアナログ・ディジタル変換器に対する入力信号を、当
初の信号より減衰させるための振幅減衰器は第３図のよ
うに構成していた。第３図において、１は演算増幅器、
２−1,2−２はコンデンサ３−1,3−2,3−３は切換スイ
ッチ、４は標本化保持回路、５は電圧Vccの電源、６−
1,6−２は抵抗素子、７は信号入力信号、８は減衰した
信号の出力端子を示す。信号入力端子７における振幅が
第４図に示すように接地電位から電圧Vccの大きさのパ
ルスであったとし、標本化保持回路４において、振幅Vc
cの大きさのパルスをVinとして入力させる。このとき切
換スイッチがコンデンサ２−１を介して演算増幅器１に
入力させる。このとき切換スイッチ３−１は閉じてお
く。次いでパルスVinの期間中に切換スイッチ３−１〜
３−３を総て図示側に切換えると、演算増幅器の動作に
おいて、その出力端子８には振幅1/2Vinの振幅が出力さ
れる。そのとき出力端子の減衰信号は電圧1/2Vccを中心
として振幅1/2Vinの信号となっている。中心電圧1/2Vcc
は演算増幅器１の非反転入力端子の電圧に等しい値であ
る。このように入力信号を減衰させる理由は、出力信号
端子８に接続される装置がマイクロプロセッサ・A/D変
換器などであって、動作上入力信号の振幅を制限してい
るからである。
［発明が解決しようとする課題］ 第３図における電圧1/2Vccを得るとき、電源Vccを等
しい値の抵抗素子６−1,6−２により分割している。そ
して演算増幅器１と更には、後段の装置を含め、共通基
板上に半導体装置を製造する技術を適用することが多
い。抵抗素子となる６−1,6−２はCMOS製造技術では、
例えば拡散層を使用して得るためその抵抗値を完全に等
しくすることが難しく、特に小面積において一致させる
ことが難しいので1/2Vccの値が不正確になる欠点が生じ
た。そのため減衰した振幅値の中心値1/2Vccの値と、1/
2Vinの値の両者が不正確となった。
しい値の抵抗素子６−1,6−２により分割している。そ
して演算増幅器１と更には、後段の装置を含め、共通基
板上に半導体装置を製造する技術を適用することが多
い。抵抗素子となる６−1,6−２はCMOS製造技術では、
例えば拡散層を使用して得るためその抵抗値を完全に等
しくすることが難しく、特に小面積において一致させる
ことが難しいので1/2Vccの値が不正確になる欠点が生じ
た。そのため減衰した振幅値の中心値1/2Vccの値と、1/
2Vinの値の両者が不正確となった。
本発明の目的は前述の欠点を改善し、抵抗素子による
電圧分割ではなく、切換コンデンサ型の電圧分割によ
り、簡易で正確な分割電圧を得るようにした振幅減衰旗
を提供することにある。
電圧分割ではなく、切換コンデンサ型の電圧分割によ
り、簡易で正確な分割電圧を得るようにした振幅減衰旗
を提供することにある。
［課題を解決するための手段］ 第１図は本発明の原理構成を示す図である。第１図に
おいて、１は演算増幅器、２−１はコンデンサで容量が
他に比して２倍大きいもの、２−2,2−３はコンデン
サ、３−１〜３−４は切換スイッチ、５は直流電源Vc
c、７は信号入力端子、８は信号出力端子を示す。
おいて、１は演算増幅器、２−１はコンデンサで容量が
他に比して２倍大きいもの、２−2,2−３はコンデン
サ、３−１〜３−４は切換スイッチ、５は直流電源Vc
c、７は信号入力端子、８は信号出力端子を示す。
本発明は下記の構成となる。即ち、 請求項１に記載の発明は、非反転入力端子（＋）に第
１の電源の1/2の電圧が印加された演算増幅器１と、前
記演算増幅器１の反転入力端子（−）と出力端子８との
間に設けられた第１のスイッチ３−１と、前記演算増幅
器１の反転入力端子（−）と、入力端子７又は前記出力
端子８とを選択的に接続する第２のスイッチ３−２と、
前記演算増幅器１の反転入力端子（−）と、前記第１の
電源又は前記出力端子８とを選択的に接続する第３のス
イッチ３−３と、前記演算増幅器１の反転入力端子
（−）と、第２の電源又は前記出力端子８とを選択的に
接続する第４のスイッチ３−４とを有し、前記第２のス
イッチ３−２と前記演算増幅器１の反転入力端子（−）
との間には第１の容量２−１が設けられ、前記第３のス
イッチ３−３と前記演算増幅器１の反転入力端子（−）
との間には第２の容量２−２が設けられ、前記第４のス
イッチ３−４と前記演算増幅器１の反転入力端子（−）
との間には第３の容量２−３が設けられているように構
成される。
１の電源の1/2の電圧が印加された演算増幅器１と、前
記演算増幅器１の反転入力端子（−）と出力端子８との
間に設けられた第１のスイッチ３−１と、前記演算増幅
器１の反転入力端子（−）と、入力端子７又は前記出力
端子８とを選択的に接続する第２のスイッチ３−２と、
前記演算増幅器１の反転入力端子（−）と、前記第１の
電源又は前記出力端子８とを選択的に接続する第３のス
イッチ３−３と、前記演算増幅器１の反転入力端子
（−）と、第２の電源又は前記出力端子８とを選択的に
接続する第４のスイッチ３−４とを有し、前記第２のス
イッチ３−２と前記演算増幅器１の反転入力端子（−）
との間には第１の容量２−１が設けられ、前記第３のス
イッチ３−３と前記演算増幅器１の反転入力端子（−）
との間には第２の容量２−２が設けられ、前記第４のス
イッチ３−４と前記演算増幅器１の反転入力端子（−）
との間には第３の容量２−３が設けられているように構
成される。
請求項２に記載の発明は、請求項１に記載の振幅減衰
器において、前記第２の容量２−２の大きさと前記第３
の容量２−３の大きさとが等しく、前記第１の容量２−
１の大きさは前記第２の容量２−２の大きさ及び前記第
３の容量２−３の大きさよりも大きいように構成され
る。
器において、前記第２の容量２−２の大きさと前記第３
の容量２−３の大きさとが等しく、前記第１の容量２−
１の大きさは前記第２の容量２−２の大きさ及び前記第
３の容量２−３の大きさよりも大きいように構成され
る。
請求項３に記載の発明は、請求項１又は請求項２に記
載の振幅減衰器において、前記第１の容量２−１、前記
第２の容量２−２及び前記第３の容量２−３はコンデン
サであるように構成される。
載の振幅減衰器において、前記第１の容量２−１、前記
第２の容量２−２及び前記第３の容量２−３はコンデン
サであるように構成される。
［作用］ 入力信号Vinは振幅を減衰するための入力パルス電
圧、Vccは直流電源の電圧とする。減衰信号を得ない動
作時は、図示と反対側に総ての切換スイッが操作され、
減衰信号を得る動作時には切換スイッチが図示のように
操作されているとする。演算増幅器の反転入力端子にお
ける蓄積電荷を調べると、切換スイッチの操作によって
電荷量に変化はない筈であるから、その結果より、端子
８の出力電圧Voは1/2Vin＋1/4Vccとなることが判る。こ
の値は出力電圧の中心値が正確に1/2Vccでなくても常に
成立するから、振幅減衰器として有効である。
圧、Vccは直流電源の電圧とする。減衰信号を得ない動
作時は、図示と反対側に総ての切換スイッが操作され、
減衰信号を得る動作時には切換スイッチが図示のように
操作されているとする。演算増幅器の反転入力端子にお
ける蓄積電荷を調べると、切換スイッチの操作によって
電荷量に変化はない筈であるから、その結果より、端子
８の出力電圧Voは1/2Vin＋1/4Vccとなることが判る。こ
の値は出力電圧の中心値が正確に1/2Vccでなくても常に
成立するから、振幅減衰器として有効である。
［実施例］ 第２図は本発明の実施例の構成を示す図で、第１図と
同一符号は同様のものを示す。第２図において、９−1,
9−２はMOS FETのインバータ回路について、その入出力
端子を短絡し、抵抗素子と同様に接続したもので、電圧
を分割して1/2Vccを得ている。今、減衰信号を得ない動
作のとき、切換スイッチが図示と反対側に操作されてい
て、その時の演算増幅器の反転端子のチャージQ1を求め
ると（同端子の電位をV1とする） Q1＝4C（Vin−V1）＋2C（Vcc−V1） ＋2C（０−V1） 次に減衰信号を得る動作のとき、切換スイッチは、図
示の側に操作され、同じ端子のチャージQ2を求めると Q2＝8C（V0−V2） チャージ保存の法則からQ1＝Q2 また演算増幅器は常に帰還がかかっているから、 V1＝V2≒1/2Vcc よって４（Vin−V1）＋２（Vcc−V1） ＋２（０−V1）＝８（Vo−V1） ∴ Vo＝1/2Vin＋1/4Vcc 即ち出力電圧Voはこの式で示すように安定したもので
ある。
同一符号は同様のものを示す。第２図において、９−1,
9−２はMOS FETのインバータ回路について、その入出力
端子を短絡し、抵抗素子と同様に接続したもので、電圧
を分割して1/2Vccを得ている。今、減衰信号を得ない動
作のとき、切換スイッチが図示と反対側に操作されてい
て、その時の演算増幅器の反転端子のチャージQ1を求め
ると（同端子の電位をV1とする） Q1＝4C（Vin−V1）＋2C（Vcc−V1） ＋2C（０−V1） 次に減衰信号を得る動作のとき、切換スイッチは、図
示の側に操作され、同じ端子のチャージQ2を求めると Q2＝8C（V0−V2） チャージ保存の法則からQ1＝Q2 また演算増幅器は常に帰還がかかっているから、 V1＝V2≒1/2Vcc よって４（Vin−V1）＋２（Vcc−V1） ＋２（０−V1）＝８（Vo−V1） ∴ Vo＝1/2Vin＋1/4Vcc 即ち出力電圧Voはこの式で示すように安定したもので
ある。
以上の説明は1/2Vccを中心に1/4Vccの振幅を得ること
であったが、本発明によると1/4Vccを中心に所定の振幅
に減衰した信号を得ることが可能である。例えば3/5の
振幅に減衰させるとき、コンデンサの容量比を下記の式
が成立するように選定する。
であったが、本発明によると1/4Vccを中心に所定の振幅
に減衰した信号を得ることが可能である。例えば3/5の
振幅に減衰させるとき、コンデンサの容量比を下記の式
が成立するように選定する。
６（Vin＋V1）＋２（Vcc−V1）＋２（０−V1） ＝10（V0−V1） 即ち、コンデンサ２−１を6C,コンデンサ２−2,2−３
を各々2Cに選定する。
を各々2Cに選定する。
一般に ａ（Vin−V1）＋ｂ（Vcc−V1）＋ｃ（０−V1） ＝ｄ（V0−V1） の式において中点1/2Vccに対して振幅がｘとなるように
するためには、 ｘ＝a/d,（１−ｘ）/2＝b/d ｄ＝ａ＋ｂ＋ｃ が成立するようにコンデンサの容量比を選定する。
するためには、 ｘ＝a/d,（１−ｘ）/2＝b/d ｄ＝ａ＋ｂ＋ｃ が成立するようにコンデンサの容量比を選定する。
また入力信号Vinが切換スイッチの切換速さと比較し
充分に遅い交流信号のときは、パルス信号入力の場合と
同様に動作させることが出来る。
充分に遅い交流信号のときは、パルス信号入力の場合と
同様に動作させることが出来る。
［発明の効果］ このようにして本発明によると、マイクロプロセッサ
・A/D変換器などの半導体回路基板を共通にした振幅減
衰器において特に有効であるが、その基板上にコンデン
サを製作しておけばその面積比によって、簡易正確な値
の振幅減衰した信号を得ることが出来る。
・A/D変換器などの半導体回路基板を共通にした振幅減
衰器において特に有効であるが、その基板上にコンデン
サを製作しておけばその面積比によって、簡易正確な値
の振幅減衰した信号を得ることが出来る。
第１図は本発明の原理構成を示す図、 第２図は本発明の実施例の構成を示す図、 第３図は従来の振幅減衰器の構成を示す図、 第４図は第３図の動作説明の図である。 １……演算増幅器 ２−1,2−2,2−３……コンデンサ ３−１〜３−４……切換スイッチ ５……直流電源 ７……信号入力端子 ８……信号出力端子
Claims (3)
- 【請求項１】非反転入力端子に第１の電源の1/2の電圧
が印加された演算増幅器と、 前記演算増幅器の反転入力端子と出力端子との間に設け
られた第１のスイッチと、 前記演算増幅器の反転入力端子と、入力端子又は前記出
力端子とを選択的に接続する第２のスイッチと、 前記演算増幅器の反転入力端子と、前記第１の電源又は
前記出力端子とを選択的に接続する第３のスイッチと、 前記演算増幅器の反転入力端子と、第２の電源又は前記
出力端子とを選択的に接続する第４のスイッチとを有
し、 前記第２のスイッチと前記演算増幅器の反転入力端子と
の間には第１の容量が設けられ、 前記第３のスイッチと前記演算増幅器の反転入力端子と
の間には第２の容量が設けられ、 前記第４のスイッチと前記演算増幅器の反転入力端子と
の間には第３の容量が設けられていること を特徴とする振幅減衰器。 - 【請求項２】請求項１に記載の振幅減衰器において、 前記第２の容量の大きさと前記第３の容量の大きさとが
等しく、 前記第１の容量の大きさは前記第２の容量の大きさ及び
前記第３の容量の大きさよりも大きいこと を特徴とする振幅減衰器。 - 【請求項３】請求項１又は請求項２に記載の振幅減衰器
において、 前記第１の容量、前記第２の容量及び前記第３の容量は
コンデンサであることを特徴とする振幅減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22860489A JP2866399B2 (ja) | 1989-09-04 | 1989-09-04 | 振幅減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22860489A JP2866399B2 (ja) | 1989-09-04 | 1989-09-04 | 振幅減衰器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0391309A JPH0391309A (ja) | 1991-04-16 |
| JP2866399B2 true JP2866399B2 (ja) | 1999-03-08 |
Family
ID=16878956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22860489A Expired - Fee Related JP2866399B2 (ja) | 1989-09-04 | 1989-09-04 | 振幅減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2866399B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0741366B1 (en) * | 1995-04-26 | 2001-02-14 | Yozan Inc. | Multiplication circuit |
| JP2003111754A (ja) * | 2001-09-28 | 2003-04-15 | Ge Medical Systems Global Technology Co Llc | Ｘ線ｃｔシステムにおけるガントリ装置およびその制御方法 |
-
1989
- 1989-09-04 JP JP22860489A patent/JP2866399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0391309A (ja) | 1991-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828753B2 (en) | Input filter for A.C. motor phase current sensing | |
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| US4713563A (en) | d.c. Block capacitor circuit for rejection of d.c. offset | |
| US4329599A (en) | Switched-capacitor cosine filter | |
| JP2866399B2 (ja) | 振幅減衰器 | |
| EP0508636A2 (en) | Analog-to-digital converter comparator circuit | |
| JPH0155762B2 (ja) | ||
| US4387345A (en) | Precision gain AC coupled operational amplifier | |
| US6157221A (en) | Three input comparator | |
| JP2521540B2 (ja) | 容量測定回路 | |
| JP2678531B2 (ja) | 移相回路 | |
| US3665216A (en) | Pulse width modulation detector | |
| JPH07120935B2 (ja) | スイツチング回路 | |
| US5103389A (en) | Frequency range of analog converter by means of external rectifier | |
| JPH0641179Y2 (ja) | 電流切り換え回路 | |
| JP2671343B2 (ja) | 容量測定装置 | |
| JPS60154399A (ja) | サンプルホ−ルド回路 | |
| JPS63217829A (ja) | スイツチトキヤパシタ回路 | |
| JPS60675Y2 (ja) | 信号加算回路 | |
| SU1406491A1 (ru) | Цифровой универсальный измерительный прибор | |
| JPS6016113Y2 (ja) | 可変容量ダイオ−ドを用いた同調装置 | |
| JPS61196612A (ja) | スイッチトキャパシタフィルタのオフセット補償回路 | |
| SU1698811A1 (ru) | Преобразователь переменного напр жени в посто нное | |
| JPS6236147Y2 (ja) | ||
| JPS58182917A (ja) | Ｄ／ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |