JP2861354B2 - 画素ムラ検出装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばCCD（電荷結合素子）よりなるイメ
ージセンサ等に生じた傷等により発生する画素ムラを検
出する画素ムラ検出装置に関する。

〔発明の概要〕

本発明は、固体撮像素子上の欠陥画素からの撮像出力
信号の補正を行いながら、該欠陥画素からの撮像出力信
号の補正するための欠陥画素補正データを生成する動作
を繰り返し行い、該欠陥画素の撮像出力信号の補正した
結果で記憶手段に書き込んだ上記欠陥画素補正データの
更新を行うことにより、また、上記記憶手段に書き込ん
だ欠陥画素補正データの更新を、該欠陥画素補正データ
の最上位ビットから最下位ビットまで１ビット毎に順次
行うことにより、簡単な回路構成で且つ面倒な伝達特性
の演算等を行わなくとも正確な欠陥画素補正データを生
成し上記記憶手段に書き込むことができ、この正確な欠
陥画素補正データに基づいて欠陥画素の撮像出力信号の
補正を行うことができるため画素ムラを防止することが
でき、さらに、上記記憶手段に書き込んだ欠陥画素補正
データの更新をブランキング期間中に行うように制御手
段で制御することにより、上記撮像出力信号の補正に悪
影響を与えることなく該記憶手段に書き込んだ欠陥画素
補正データの更新を行うことができ正確な欠陥画素補正
データを検出することができるような画素ムラ検出装置
である。

〔従来の技術〕

一般にCCD等の半導体にて形成した固体撮像素子で
は、半導体の局部的な結晶欠陥等により、入射光量に応
じた撮像出力に常に一定のバイアス電圧が加算されてし
まう欠陥画素を生じ、上記欠陥画素からの撮像出力に起
因する画質劣化が有ることが知られている。

上記撮像出力に常に一定のバイアス電圧が加算されて
しまう画像欠陥は、この画像欠陥信号がそのまま処理さ
れるとモニタ画面上に高輝度のスポットとして現れるた
め白傷欠陥と呼ばれている。

従来は、製造される上記固体撮像素子毎に上記欠陥画
素の位置及び該欠陥画素からの撮像出力信号のレベルを
検出し、この検出データを欠陥画素補正データとしてメ
モリ等に記憶させていた。

そして、固体撮像装置等に上記固体撮像素子を組み込
む際には、例えば第３図に示すように上記欠陥画素補正
データを記憶したメモリも同時に組み込んでいた。な
お、上記固体撮像素子はCCDイメージセンサ103に対応
し、また、該固体撮像素子の欠陥画素補正データを記憶
したメモリはメモリ111に対応する。

この第３図に示す固体撮像装置は、撮像レンズ101か
らの撮像光がアイリス機構101を介して上記CCDイメージ
センサ103の照射面に照射されている。上記アイリス機
構102は、システムコントローラ104からのアイリス制御
信号で駆動するアイリス駆動部105により駆動され、上
記CCDイメージセンサ103に照射する撮像光の光量制御を
行う。

上記CCDイメージセンサ103は、上記システムコントロ
ーラ104から供給されるCCD制御信号に応じてCCD駆動ク
ロックを出力するCCD駆動部106により駆動され、受光し
た撮像光を撮像出力信号としてサンプルホールド回路10
7に供給する。

上記サンプルホールド回路107は、上記システムコン
トローラ104により制御され、上記撮像出力信号をサン
プルホールドし、このサンプルホールドした撮像出力信
号を映像信号として増幅器108に供給する。

上記増幅器108は、供給される映像信号を所定の利得
で増幅し、この増幅した映像信号を減算器109に供給す
る。

一方、上記システムコントローラ104は、撮像が開始
されると、上記メモリ111に書き込まれている欠陥画素
補正データの読み出しを行う。そして、上記増幅器108,
以下に説明する補正パルスジェネレータ112等の伝達特
性を演算したうえで上記読み出した欠陥画素補正データ
を補正パルスジェネレータ112に供給する。

上記補正パルスジェネレータ112は、上記欠陥画素か
らの映像信号が減算器109に供給されるタイミングで上
記欠陥画素補正データに応じたアナログ信号である欠陥
画素補正信号を該減算器109に供給する。

上記演算器109は、上記欠陥画素からの映像信号から
上記欠陥画素補正信号をアナログ減算処理することによ
り、該欠陥画素からの映像信号のレベル補正を行う。こ
のレベル補正の行われた映像信号は、上記増幅器109に
より増幅され、図示しない映像信号処理系に供給され
る。

これにより、画素ムラを防止することができる。

〔発明が解決しようとする課題〕 しかし、上記欠陥画素からの映像信号のレベル補正動
作は閉ループ動作ではなく、また、該欠陥画素補正デー
タは、上記増幅器108及び補正パルスジェネレータ112等
の伝達特性を考慮した値ではないため、上記メモリ111
に書き込まれた欠陥画素補正データで、実際に得られる
映像信号をレベル補正しようとすると、誤差を生じた正
確なレベル補正ができない。

また、上記メモリ111に予め書き込まれた欠陥画素補
正データに基づいて欠陥画素からの撮像出力信号の補正
を行っていては、例えば固体撮像装置の使用中に生じた
傷等により発生する、いわゆる後発的な画素ムラには対
処することができない。

ここで、上記後発的な画素ムラは、例えば上記欠陥画
素を検出する欠陥画素検出回路等を上記固体撮像装置に
設け、該後発的な画素ムラが発生した場合には、欠陥画
素を検出し直し上記メモリ111に書き込まれている欠陥
画素補正データの更新を行うことにより対処することが
可能となる。

しかし、この場合も上記欠陥画素からの映像信号のレ
ベル補正動作は閉ループ動作ではなく、また、該欠陥画
素補正データは、上記増幅器108及び補正パルスジェネ
レータ112等の伝達特性を考慮した値ではないため、上
記メモリ111に書き込まれた欠陥画素補正データで、実
際に得られる映像信号をレベル補正しようとすると、誤
差を生じ正確なレベル補正ができない。

また、上記欠陥画素からの映像信号の補正を行いなが
ら上記欠陥画素補正データを検出すると、上記補正パル
スジェネレータ112,増幅器108等の伝達特性の面倒な演
算を行う必要なく、正確なレベルの欠陥画素データを上
記メモリ111に書き込むことができるが、このメモリ111
への欠陥画素補正データの書き込み、すなわち更新を映
像期間及びブランキング期間のうち該映像期間中に行う
と、該欠陥画素補正データの更新中は欠陥画素補正デー
タが存在しないため、上記欠陥画素の撮像出力信号の正
しい補正が行えないという不都合を生ずる。

そして、上記欠陥画素補正データの更新の際に生ずる
不都合を防止しようとすると回路構成が大規模化し、コ
スト高となってしまう。

本発明は上述の課題に鑑みてなされたものであり、上
記後発的な画素ムラにも対処し、また、面倒な伝達特性
の演算を行わなくとも正確な欠陥画素補正データを生成
することができ、さらに簡単な回路構成で上記欠陥画素
補正データの更新を確実に行うことができるような画素
ムラ検出装置の提供を目的とする。

〔課題を解決するための手段〕

本発明は、撮像出力信号の信号レベルと基準レベルと
をレベル比較することにより、欠陥画素を検出する欠陥
画素検出手段と、上記欠陥画素検出手段からの検出出力
に応じて欠陥画素補正データを生成し、この欠陥画素補
正データを記憶手段に書き込み、該記憶手段から上記欠
陥画素補正データを読み出すように制御する制御手段
と、上記制御手段によって読み出された欠陥画素補正デ
ータに応じたレベルの欠陥画素補正信号を出力する欠陥
画素補正信号出力手段と、上記欠陥画素の撮像出力信号
から上記欠陥画素補正信号を減算することにより該欠陥
画素の撮像出力信号を補正する減算手段とを有し、上記
欠陥画素検出手段は、上記減算手段から出力された補正
済みの撮像出力信号の信号レベルと基準レベルとを比較
し、上記制御手段は、上記欠陥画素検出手段の検出出力
に基づいて、上記欠陥画素補正データを更新し、更新し
た欠陥画素補正データを上記記憶手段に書き込み該記憶
手段から上記欠陥画素補正データを読み出すことを繰り
返し行って、欠陥画素補正データを生成し、上記欠陥画
素補正データの更新において順次補正するレベルを小さ
くすることを特徴として上述の課題を解決する。

〔作用〕

本発明に係る画素ムラ検出装置は、上記欠陥画素の撮
像出力信号の補正を行いながら上記欠陥画素補正データ
を生成する動作を繰り返し行い、該欠陥画素の撮像出力
信号の補正をした結果で上記記憶手段に書き込んだ欠陥
画素補正データの更新を行うことにより、閉ループ動作
で欠陥画素補正データの検出を行う。

また、上記制御手段が、上記記憶手段に書き込んだ欠
陥画素補正データの更新を、該欠陥画素補正データの最
上位ビットから最下位ビットまで１ビット毎に順次行う
ように制御することにより、欠陥画素からの撮像出力信
号の絶対レベルを直接検出する手段を必要とすることな
く、欠陥画素補正データの検出を行うことができる。

さらに、上記制御手段が、上記記憶手段に書き込んだ
欠陥画素補正データの更新をブランキング期間中に行う
ように制御することにより、簡単な回路構成で、上記撮
像出力信号の補正に悪影響を与えることなく、該記憶手
段に書き込んだ欠陥画素補正データの更新を行うことが
できる。

〔実施例〕

以下、本発明に係る画素ムラ検出装置の実施例につい
て図面を参照しながら説明する。

本発明に係る画素ムラ検出装置は、例えば第１図に示
すような撮像レンズ１やアイリス機構２等の撮像光学系
３を介して入射される撮像光により撮像面に被写体像が
結像される固体撮像素子であるCCDイメージセンサ４を
撮像部に備える固体撮像装置に適用することができる。

上記撮像光学系３のアイリス機構２は、上記CCDイメ
ージセンサ４の撮像面に照射される撮像光の光量制御を
行うものであり、システムコントローラ５から供給され
るアイリス制御信号に応じて動作するアイリス駆動部６
により開閉駆動される。また、上記CCDイメージセンサ
４は、上記システムコントローラ５から供給されるCCD
制御信号に応じて垂直駆動クロック（Ｈ）及び水平駆動
クロック（Ｖ）を出力するCCD駆動部７により駆動さ
れ、上記システムコントローラ５により指定される動作
モードで撮像動作を行う。

ここで、例えば画素ムラ検出モード指定スイッチ14が
オンされ上記動作モードが画素ムラ検出モードとなる
と、上記システムコントローラ５は、上記アイリス機構
２を閉成させるアイリス制御信号を上記アイリス駆動部
６に供給し、上記CCDイメージセンサ４のフレーム読み
出しを指定するCCD制御信号を上記CCD駆動部７に供給す
るとともに、サンプルホールド回路（CDS）８に第１の
サンプリングパルスSHP及び第２のサンプリングパルスS
HDを供給する。

これにより、上記CCDイメージセンサ４には上記CCD駆
動回路７から垂直駆動クロック及び水平駆動クロックが
供給される。

上記CCDイメージセンサ４は、供給される上記垂直駆
動クロック及び水平駆動クロックにより駆動され、撮像
出力信号を上記サンプルホールド回路８に供給する。

上記サンプルホールド回路８は、上記CCDイメージセ
ンサ４からの撮像出力信号を、供給される第１のサンプ
リングパルスSHP及び第２のサンプリングパルスSHDによ
り２度に亘ってサンプルホールド（相関二重サンプルホ
ールド法）することにより、該撮像出力信号に重畳する
ランダムノイズ成分を低減する。このサンプルホールド
出力は映像信号として減算手段である減算器９を介して
増幅器10に供給される。

上記増幅器10は、供給された上記映像信号を所定の利
得で増幅し、これを欠陥画素検出手段である欠陥画素検
出回路11に供給する。

上記欠陥画素検出回路11は、例えば基準レベルが供給
される比較器等からなっており、上記供給される映像信
号のレベルと該基準レベルとをレベル比較し、この比較
結果をデジタル化し検出出力である“1"又は“0"の欠陥
画素データとして出力する。

すなわち、欠陥画素からの映像信号のレベルは、正常
な画素からの映像信号のレベルよりも高くなる。このた
め、上記欠陥画素検出回路11において、例えば通常の画
素からの撮像出力信号よりも多少高めのレベルを基準レ
ベルとし、この基準レベルと上記映像信号のレベルとを
比較して、正の差分が生じた場合は、その映像信号は欠
陥画素からのものであることが分かる。なお、この場合
はレベルが“1"の欠陥画素データが出力されることとな
る。

また、後に説明する逐次比較による欠陥画素の映像信
号の補正で過補正となった場合等には、上記レベル比較
により負の差分が生ずることとなるため、該補正により
過補正となったことが分かる。なお、この場合はレベル
が“0"の欠陥画素データが出力されることとなる。

このように、上記欠陥画素検出回路11は、上記レベル
比較を行うことにより、欠陥画素の有無を検出し、ま
た、映像信号の白（１）／黒（０）判別を行っているこ
とになる。

上記欠陥画素検出回路11からの欠陥画素データは、上
記システムコントローラ５に供給される。

上記システムコントローラ５は、このような欠陥画素
データの検出を上記CCDイメージセンサ４の全画素から
の映像信号ついて行うように上記各回路を制御する。

上記システムコントローラ５は、供給される上記欠陥
画素データに対応する欠陥画素の位置を検出し、この位
置データを記憶手段であるメモリ12に書き込む。

次に、上記システムコントローラ５は、上記メモリ12
に書き込んだ位置データにに示される欠陥画素からの映
像信号を補正する全欠陥画素補正データのMSB（最上位
ビットである例えばＮビット）のみを“1"とするととも
に、該MSBのみを“1"とした欠陥画素補正データを読み
出し、補正パルスジェネレータ13に供給する。

上記補正パルスジェネレータ13は、供給された上記欠
陥画素補正データに応じて、アナログ信号である欠陥画
素補正信号を上記減算器９に供給する。

なお、上記システムコントローラ５は、欠陥画素から
の映像信号が上記減算器９に供給されるタイミングでそ
の欠陥画素に対応した欠陥画素補正信号が該減算器９に
供給されるように、タイミング制御している。

上記減算器９は、上記映像信号から欠陥画素補正信号
をアナログ減算処理することにより欠陥画素からの映像
信号のレベル補正を行う。このレベル補正の行われた映
像信号は、再び上記欠陥画素検出回路11に供給される。

上記欠陥画素検出回路11は、再び上記欠陥画素データ
を検出して上記システムコントローラ５に供給する。

上記システムコントローラ５は、上記MSBのみを“1"
とした欠陥画素補正データのうち、上記MSBのみを“1"
とするレベル補正により過補正となった欠陥画素補正デ
ータのMSBを“0"とし、他の欠陥画素データのMSBはその
まま“1"として決定する。

次に上記システムコントローラ５は、上記欠陥画素補
正データのＮ（MSB）−１ビットを“1"とする更新を行
い、さらに読み出して上記補正パルスジェネレータ13に
供給する。

上記補正パルスジェネレータ13からの欠陥画素補正信
号は上記減算器９に供給される。

上記減算器９では上述の減算処理である、欠陥画素か
らの映像信号のレベル補正が行われる。

このレベル補正の行われた映像信号は上記増幅器10を
介して上記欠陥画素検出回路11に供給される。

上記欠陥画素検出回路11は、上記レベル補正のされた
映像信号と上記基準レベルとを比較し、再び欠陥画素デ
ータを上記システムコントローラ５に供給する。

上記システムコントローラ５は、上記Ｎ−１ビットを
“1"とした欠陥画素補正データのうち、該Ｎ−１ビット
を“1"とするレベル補正により過補正となった欠陥画素
補正データのＮ−１ビットを“0"とし、他の欠陥画素デ
ータのＮ−１ビットはそのまま“1"として決定する。

このように、上記システムコントローラ５は、上記メ
モリ12に書き込んだ欠陥画素補正データのMSBからLSB
（最下位ビット）まで、１ビット毎に順次上記更新を行
う、いわゆる逐次比較を行う。

これにより、上記メモリ12に最終的（欠陥画素補正デ
ータのLSBの信号処理が終了した時点）に書き込まれる
欠陥画素補正データは、上記各欠陥画素からの映像信号
を正確にレベル補正するものとなる。

なお、本実施例の画素ムラ検出装置では、上記補正を
行いながら欠陥画素補正データの生成を行っているた
め、上記システムコントローラ５は、上記メモリ12に書
き込んだ欠陥画素補正データの更新を、垂直ブランキン
グ期間中（又は水平ブランキング期間中でもよい。）に
行うように制御している。

これにより、映像期間中に該欠陥画素補正データの更
新を行い映像信号にノイズが重畳してしまったり、該更
新中に補正を行う欠陥画素データが存在せず該補正が行
えない等の不都合を防止することができる。

ここで、上記システムコントローラ５のいわゆる逐次
比較における欠陥画素補正データの生成の動作を第２図
に示すフローチャートを用いて説明する。

この第２図に示すフローチャートは、上記欠陥画素検
出モードとなることによりスタートとなる。

次にステップ51において、処理するビットを“n"、欠
陥画素補正データのビット数を“N"とすると、ｎ＝Ｎと
してステップ52に進む。

すなわち、このステップ51は、MSB（最上位ビット）
からの信号処理を行うことを決定している。具体的に
は、上記欠陥画素補正データを８ビットとすると、８
（ｎ）＝８（Ｎ）として第８ビット目を処理することを
決定してステップ52に進む。

上記ステップ52では、上記システムコントローラ５が
MSBのみを“1"とした上記欠陥画素補正データを上記補
正パルスジェネレータ13に供給しステップ53に進む。こ
れにより、上記補正パルスジェネレータ13には、例えば
上記８ビットのMSBのみが“1"である“10000000"の欠陥
画素補正データが供給され、該補正パルスジェネレータ
13は、該欠陥画素補正データに応じた欠陥画素補正信号
を上記減算器９に供給する。

上述のように、上記減算器９は供給される映像信号の
レベルから上記MSBのみが“1"のレベルである欠陥画素
補正信号を減算処理することにより、該映像信号をレベ
ル補正する。このレベル補正の施された映像信号は、上
記増幅器10により増幅された上記欠陥画素検出回路11に
供給される。

上記ステップ53では、上記レベル補正を行った結果過
補正となるか否かが判別され、Yesの場合はステップ54
に進み、Noの場合は直接ステップ55に進む。

すなわち、例えば上記欠陥画素からの映像信号のレベ
ルをデジタル的に換算してMSBに“1"が立っていないレ
ベルである“01000000"であるとすると、このようなレ
ベルの映像信号を補正するために、上記MSBのみが“1"
である“10000000"の欠陥画素補正データを減算する
と、欠陥画素成分以上のレベルの欠陥画素補正データを
減算してしまうこととなるため過補正となり、上記欠陥
画素検出回路11で負の差分が検出されることとなる。こ
の検出された負の差分の比較出力である欠陥画素信号は
上述のようにデジタル化され欠陥画素データとして上記
システムコントローラ５に供給される。

上記システムコントローラ５は、上記負の差分の欠陥
画素データが供給されると、過補正であることを知り上
記ステップ54において、上記メモリ12に記載されている
その欠陥画素に対応する欠陥画素補正データのMSBを
“0"にリセットしステップ55に進む。

上記ステップ53で過補正ではないと判断された場合は
直接ステップ55に進む。

上記ステップ55では、上記欠陥画素補正データの現在
処理しているビットを確定しステップ55に進む。

すなわち、上記欠陥画素補正データのMSBに“1"を立
てて補正した結果、過補正にならなかった場合は該欠陥
画素補正データのMSBを“1"として確定し、過補正とな
った場合は欠陥画素補正データのMSBを“0"として確定
する。

上記ステップ56では、処理するビット（ｎ）から１を
引くデクリメントを行うことにより、次い処理するビッ
トをｎ−１として決定しステップ57に進む。

具体的には、現在処理中のビットが上記第８ビットで
あるため、上記デクリメントを行うことにより次に処理
するビットを第７ビット（８−１＝７）としステップ57
に進む。

このようなルーチンは、上記ステップ57において、ｎ
＝０、すなわちLSBまで信号処理が完了するとYesとして
終了し、途中の場合はNoとして上記ステップ52からステ
ップ57のルーチンを繰り返すべく上記ステップ52に戻
る。

このように、欠陥画素補正データのMSBからLSB（最下
位ビット）まで、ビット毎に欠陥画素補正データを逐次
比較で決定することより、閉ループ動作で面倒な伝達特
性の演算等をしなくとも、最終的に上記メモリ12に書き
込まれる欠陥画素補正データを、その欠陥画素からの映
像信号をレベル補正するにあたり最適なレベルのものと
することができる。しかも、この最適なレベルの欠陥画
素補正データを生成するための回路としては、欠陥画素
からの映像信号のレベルを検出するレベル検出回路やA/
D（アナログ−デジタル）変換回路のような複雑、且
つ、コスト高の回路は必要なく、上記欠陥画素検出回路
11である例えば基準レベルが供給される比較器と、メモ
リ12及び上述のルーチンで上記システムコントローラ５
をコントロールするプログラムを組んだソフトウェアの
みでよい。このため、簡単な回路構成及びローコストで
正確な欠陥画素の検出及び補正を行うことができる。

なお、上述の実施例では、最初に上記欠陥画素の位置
を検出し、この位置の欠陥画素補正データにういて上記
逐次比較を行い該欠陥画素補正データのレベルを決定す
るようにしたが、これは、例えば上記CCDイメージセン
サ４の全画素に対応する記憶領域を上記メモリ12に持た
せ、このようなメモリ12に書き込んだ上記CCDイメージ
センサ４の全画素に対応する欠陥画素補正データにつて
上記逐次比較を行い該欠陥画素補正データのレベルを決
定するようにしてもよい。

次に、このようにメモリ12に記憶された欠陥画素補正
データは、撮像モード時に読み出される。

この撮像モード時になると上記システムコントローラ
５は、上記アイリス機構２を開成させるアイリス制御信
号を上記アイリス駆動部６に供給し、上記CCDイメージ
センサ４のフレーム読み出しを指定するCCD制御信号を
上記CCD駆動部７に供給するとともに、上記サンプルホ
ールド回路８に第１のサンプリングパルスSHP及び第１
のサンプリングパルスSHDを供給する。また、上記シス
テムコントローラ５は、上記CCD駆動部７から上記メモ
リ12から欠陥画素補正データが読み出されるように該メ
モリ12を制御する。

これにより、上記減算器９には撮像出力である映像信
号が、また、上記補正パルスジェネレータ13から欠陥画
素補正信号が供給される。

上記減算器９は、上記欠陥画素の映像信号から上記欠
陥画素補正信号をアナログ減算処理することにより、該
欠陥画素からの映像信号のレベル補正をし、このレベル
補正をした映像信号を図示しない映像信号処理系に供給
する。

上記欠陥画素補正データは、上述のように補正をする
にあたり最適なレベルのものであるため、上記欠陥画素
からの映像信号を正確に補正することができる。このた
め、画素ムラのない明瞭な画像を得ることができる。

〔発明の効果〕

本発明に係る画素ムラ検出装置は、固体撮像素子上の
欠陥画素からの撮像出力信号の補正を行いながら、該欠
陥画素からの撮像出力信号の補正するための欠陥画素補
正データを生成する動作を繰り返し行い、該欠陥画素の
撮像出力信号の補正した結果で記憶手段に書き込んだ上
記欠陥画素補正データの更新を行うことにより、閉ルー
プ動作で、面倒な伝達特性の演算を行うことなく正確な
欠陥画素補正データを検出することができる。

このため、上記検出した正確な欠陥画素データに基づ
いて欠陥画素の撮像出力信号の補正を行うことができ、
画素ムラを防止することができる。

また、上記記憶手段に書き込んだ欠陥画素補正データ
の更新を、該欠陥画素補正データの最上位ビットから最
下位ビットまで１ビット毎に順次行うことにより、欠陥
画素からの撮像出力信号のレベルを検出するレベル検出
回路やA/D変換回路等を必要とせず、例えば簡単な比較
器と上記制御手段のプログラムのみでよいため、簡単な
回路構成で正確な欠陥画素補正データを検出することが
でき、ローコスト化を図ることができる。

さらに、上記記憶手段に書き込んだ欠陥画素補正デー
タの更新をブランキング期間中に行うように上記制御手
段で制御することにより、上記撮像出力信号の補正に悪
影響を与えることなく、該記憶手段に書き込んだ欠陥画
素補正データの更新を行うことができ、正確な欠陥画素
補正データを生成することができる。

【図面の簡単な説明】

第１図は本発明に係る画素ムラ検出装置を固体撮像装置
に設けた場合のブロック図、第２図は本発明にかかる画
素ムラ検出装置の動作を説明するためのフローチャート
である。 第３図は従来の欠陥画素からの撮像出力信号のレベル補
正を説明するための固体撮像装置のブロック図である。 １……撮像レンズ ２……アイリス機構 ３……撮像光学系 ４……CCDイメージセンサ ５……システムコントローラ ６……アイリス駆動部 ７……CCD駆動部 ８……サンプルホールド回路 ９……減算器 10……増幅器 11……欠陥画素検出回路 12……メモリ 13……補正パルスジェネレータ 14……画素ムラ検出モード指定スイッチ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】撮像出力信号の信号レベルと基準レベルと
   をレベル比較することにより、欠陥画素を検出する欠陥
   画素検出手段と、 上記欠陥画素検出手段からの検出出力に応じて欠陥画素
   補正データを生成し、この欠陥画素補正データを記憶手
   段に書き込み、該記憶手段から上記欠陥画素補正データ
   を読み出すように制御する制御手段と、 上記制御手段によって読み出された欠陥画素補正データ
   に応じたレベルの欠陥画素補正信号を出力する欠陥画素
   補正信号出力手段と、 上記欠陥画素の撮像出力信号から上記欠陥画素補正信号
   を減算することにより該欠陥画素の撮像出力信号を補正
   する減算手段とを有し、 上記欠陥画素検出手段は、上記減算手段から出力された
   補正済みの撮像出力信号の信号レベルと基準レベルとを
   比較し、 上記制御手段は、上記欠陥画素検出手段の検出出力に基
   づいて、上記欠陥画素補正データを更新し、更新した欠
   陥画素補正データを上記記憶手段に書き込み該記憶手段
   から上記欠陥画素補正データを読み出すことを繰り返し
   行って、欠陥画素補正データを生成し、上記欠陥画素補
   正データの更新において順次補正するレベルを小さくす
   ること を特徴とする画素ムラ検出装置。
2. 【請求項２】上記制御手段は、上記欠陥画素検出手段か
   らの検出出力に応じてＮビットの欠陥画素補正データを
   生成し、上記欠陥画素補正データの最上位ビットから最
   下位ビットまでそれぞれ順番に、一のビットを１とし当
   該一のビットよりも下位のビットを０としたときの欠陥
   画素補正データを上記記憶手段に書き込んで該記憶手段
   から上記欠陥画素補正データを読み出し、上記欠陥画素
   検出手段で検出される上記欠陥画素の補正済みの撮像出
   力信号の信号レベルが基準レベルよりも低いときは上記
   一のビットを０に確定し、上記欠陥画素検出手段で検出
   される上記欠陥画素の撮像出力信号の信号レベルが基準
   レベルよりも低くないときは上記一のビットを１に確定
   して上記欠陥画素補正データを更新し、 上記欠陥画素補正信号出力手段は、上記制御手段によっ
   て読み出される欠陥画素補正データをアナログ化して欠
   陥画素補正信号を出力すること を特徴とする請求項（１）記載の画素ムラ検出装置。
3. 【請求項３】上記制御手段は、上記撮像出力信号のブラ
   ンキング期間中に、上記欠陥画素補正データを更新する
   こと を特徴とする請求項（１）又は請求項（２）記載の画素
   ムラ検出装置。