JP2857554B2 - センサ特性調整回路および方法 - Google Patents
センサ特性調整回路および方法Info
- Publication number
- JP2857554B2 JP2857554B2 JP4349167A JP34916792A JP2857554B2 JP 2857554 B2 JP2857554 B2 JP 2857554B2 JP 4349167 A JP4349167 A JP 4349167A JP 34916792 A JP34916792 A JP 34916792A JP 2857554 B2 JP2857554 B2 JP 2857554B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- analog
- digital
- serial
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/02—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
Landscapes
- Engineering & Computer Science (AREA)
- Technology Law (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体センサ出力の
特性調整に使用されるセンサ特性調整回路および方法に
関する。
特性調整に使用されるセンサ特性調整回路および方法に
関する。
【０００２】
【従来の技術】図９は従来のセンサ特性調整回路の回路
図である。半導体センサ１の出力は抵抗３を介して演算
増幅器２の反転入力端子に接続される。可変抵抗４は演
算増幅器２の反転入力端子と出力端子の間に接続されて
いる。基準電源５と接地６の間には抵抗７および可変抵
抗８が直列に接続されている。演算増幅器２の正入力端
子は抵抗７と可変抵抗８の間に接続される。
図である。半導体センサ１の出力は抵抗３を介して演算
増幅器２の反転入力端子に接続される。可変抵抗４は演
算増幅器２の反転入力端子と出力端子の間に接続されて
いる。基準電源５と接地６の間には抵抗７および可変抵
抗８が直列に接続されている。演算増幅器２の正入力端
子は抵抗７と可変抵抗８の間に接続される。
【０００３】次に図９の回路の動作について説明する。
半導体センサ１の出力電圧をＶs、演算増幅器２の出力
電圧をＶo、抵抗３の抵抗値をＲ3、可変抵抗４の可変抵
抗値をＲ4、演算増幅器２の正入力端子への入力電圧を
Ｖpとすると、Ｖoは Ｖo＝Ｖp（１＋Ｒ4／Ｒ3）−Ｖs（Ｒ4／Ｒ3） と表せる。
半導体センサ１の出力電圧をＶs、演算増幅器２の出力
電圧をＶo、抵抗３の抵抗値をＲ3、可変抵抗４の可変抵
抗値をＲ4、演算増幅器２の正入力端子への入力電圧を
Ｖpとすると、Ｖoは Ｖo＝Ｖp（１＋Ｒ4／Ｒ3）−Ｖs（Ｒ4／Ｒ3） と表せる。
【０００４】ここで可変抵抗８の可変抵抗値をＲ8とす
ると、Ｖpは、 Ｖp＝Ｖref（Ｒ8・（Ｒ7＋Ｒ8）） と成る。従って演算増幅器２の出力電圧Ｖoは、 Ｖo＝Ｖref（Ｒ8・（Ｒ7＋Ｒ8））（１＋Ｒ4／Ｒ3）−Ｖs（Ｒ4／Ｒ3） と成る。ここで右辺の第１項はセンサ特性調整回路のオ
フセットの設定値を、また第２項は感度の設定を表して
いる。
ると、Ｖpは、 Ｖp＝Ｖref（Ｒ8・（Ｒ7＋Ｒ8）） と成る。従って演算増幅器２の出力電圧Ｖoは、 Ｖo＝Ｖref（Ｒ8・（Ｒ7＋Ｒ8））（１＋Ｒ4／Ｒ3）−Ｖs（Ｒ4／Ｒ3） と成る。ここで右辺の第１項はセンサ特性調整回路のオ
フセットの設定値を、また第２項は感度の設定を表して
いる。
【０００５】例えば半導体センサ１の出力電圧が０のと
きは最後の式の右辺は第１項だけになり、またこの第１
項はＶsに依存しないため常に一定である。従って第１
項はセンサ特性調整回路のオフセットである。また第２
項は半導体センサ１の出力Ｖsに比例しており、センサ
特性調整回路の感度を表す。従って、半導体センサ１の
出力Ｖsの感度にばらつきがあったとしても、可変抵抗
値Ｒ4を調整する事により演算増幅器２の出力Ｖo（即ち
センサ特性調整回路の出力）を所定の感度に調節でき
る。
きは最後の式の右辺は第１項だけになり、またこの第１
項はＶsに依存しないため常に一定である。従って第１
項はセンサ特性調整回路のオフセットである。また第２
項は半導体センサ１の出力Ｖsに比例しており、センサ
特性調整回路の感度を表す。従って、半導体センサ１の
出力Ｖsの感度にばらつきがあったとしても、可変抵抗
値Ｒ4を調整する事により演算増幅器２の出力Ｖo（即ち
センサ特性調整回路の出力）を所定の感度に調節でき
る。
【０００６】図９のセンサ特性調整回路の調整手順は例
えば次の通りである。まず可変抵抗４を調整し、センサ
特性調整回路の出力の感度を設定する。次に可変抵抗８
を調節してセンサ特性調整回路の出力のオフセットを設
定する。
えば次の通りである。まず可変抵抗４を調整し、センサ
特性調整回路の出力の感度を設定する。次に可変抵抗８
を調節してセンサ特性調整回路の出力のオフセットを設
定する。
【０００７】なお図９のセンサ特性調整回路では、演算
増幅器２を反転増幅器として動作させている。従って半
導体センサ１の出力Ｖsが増加するにしたがってセンサ
特性調整回路の出力Ｖoは減少する。しかし演算増幅器
２の出力に更に反転増幅器を接続し、センサ特性調整回
路の出力を半導体センサ１の出力Ｖsと同一極性とする
事も可能である。
増幅器２を反転増幅器として動作させている。従って半
導体センサ１の出力Ｖsが増加するにしたがってセンサ
特性調整回路の出力Ｖoは減少する。しかし演算増幅器
２の出力に更に反転増幅器を接続し、センサ特性調整回
路の出力を半導体センサ１の出力Ｖsと同一極性とする
事も可能である。
【０００８】
【発明が解決しようとする課題】従来のセンサ特性調整
回路は以上のように構成されているので特性調整用の可
変抵抗４、８が必要であり、半導体センサ１と演算増幅
器２を集積化する上で障害となるという問題があった。
回路は以上のように構成されているので特性調整用の可
変抵抗４、８が必要であり、半導体センサ１と演算増幅
器２を集積化する上で障害となるという問題があった。
【０００９】この発明は、上記のような問題点を解消す
るためになされたもので可変抵抗を必要としないセンサ
特性調整回路を得ることを目的とする。
るためになされたもので可変抵抗を必要としないセンサ
特性調整回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明の第１発明は、
出力側に制御端子を有するアナログの電圧制御増幅器を
設けたアナログの半導体センサの出力の特性を調整する
センサ特性調整回路であって、前記半導体センサの感度
およびオフセットの調整値に対応する外部から入力され
たディジタルのシリアルデータをパラレルデータに変換
するシリアル／パラレル変換手段と、前記シリアル／パ
ラレル変換手段の出力するディジタルのパラレルデータ
を記憶する不揮発性記憶装置と、前記不揮発性記憶装置
に記憶されたディジタルのパラレルデータのうちオフセ
ットの調整値をディジタル／アナログ変換した後、前記
半導体センサの出力電圧に加算し、感度の調整値をディ
ジタル／アナログ変換した後、前記電圧制御増幅器の制
御端子に印加し増幅率を設定する、フセット用および感
度用の２つのＤ／Ａ変換器を含むディジタル／アナログ
変換手段と、を備えるセンサ特性調整回路にある。
出力側に制御端子を有するアナログの電圧制御増幅器を
設けたアナログの半導体センサの出力の特性を調整する
センサ特性調整回路であって、前記半導体センサの感度
およびオフセットの調整値に対応する外部から入力され
たディジタルのシリアルデータをパラレルデータに変換
するシリアル／パラレル変換手段と、前記シリアル／パ
ラレル変換手段の出力するディジタルのパラレルデータ
を記憶する不揮発性記憶装置と、前記不揮発性記憶装置
に記憶されたディジタルのパラレルデータのうちオフセ
ットの調整値をディジタル／アナログ変換した後、前記
半導体センサの出力電圧に加算し、感度の調整値をディ
ジタル／アナログ変換した後、前記電圧制御増幅器の制
御端子に印加し増幅率を設定する、フセット用および感
度用の２つのＤ／Ａ変換器を含むディジタル／アナログ
変換手段と、を備えるセンサ特性調整回路にある。
【００１１】この発明の第２発明は、出力側に電圧制御
増幅器が接続されたアナログの半導体センサの出力の特
性を調整するセンサ特性調整方法において、半導体セン
サの感度およびオフセットの調整値に対応するディジタ
ルのシリアルデータをパラレルデータに変換する工程
と、変換されたパラレルデータを不揮発性記憶装置に記
憶する工程と、前記不揮発性記憶装置に記憶されたディ
ジタルのパラレルデータを上記半導体センサの感度およ
びオフセットの調整値に分けてアナログ信号に変換し、
半導体センサのオフセットの調整値を前記半導体センサ
の出力電圧に加算し、感度の調整値を前記電圧制御増幅
器の制御端子に印加し増幅率を設定する工程と、を備
え、前記アナログ信号に基づいて半導体センサの感度お
よびオフセットを調整するセンサ特性調整方法にある。
増幅器が接続されたアナログの半導体センサの出力の特
性を調整するセンサ特性調整方法において、半導体セン
サの感度およびオフセットの調整値に対応するディジタ
ルのシリアルデータをパラレルデータに変換する工程
と、変換されたパラレルデータを不揮発性記憶装置に記
憶する工程と、前記不揮発性記憶装置に記憶されたディ
ジタルのパラレルデータを上記半導体センサの感度およ
びオフセットの調整値に分けてアナログ信号に変換し、
半導体センサのオフセットの調整値を前記半導体センサ
の出力電圧に加算し、感度の調整値を前記電圧制御増幅
器の制御端子に印加し増幅率を設定する工程と、を備
え、前記アナログ信号に基づいて半導体センサの感度お
よびオフセットを調整するセンサ特性調整方法にある。
【００１２】この発明の第３発明は、出力側に制御端子
を有するアナログの電圧制御増幅器を設けたアナログの
半導体センサの出力の特性を調整するセンサ特性調整回
路であって、前記半導体センサの感度およびオフセット
の調整値に対応する外部から入力されたディジタルのシ
リアルデータをパラレルデータに変換するシリアル／パ
ラレル変換手段と、前記シリアル／パラレル変換手段の
出力するディジタルのパラレルデータを記憶する不揮発
性記憶装置と、前記不揮発性記憶装置に記憶されたディ
ジタルのパラレルデータのうちオフセットの調整値をデ
ィジタル／アナログ変換した後、前記半導体センサの出
力電圧に加算し、感度の調整値をディジタル／アナログ
変換した後、前記電圧制御増幅器の制御端子に印加し増
幅率を設定する、オフセット用および感度用の２つのＤ
／Ａ変換器を含むディジタル／アナログ変換手段と、前
記シリアル／パラレル変換手段と前記不揮発性記憶装置
の間に挿入されたゲート手段であって、前記シリアル／
パラレル変換手段から出力された前記パラレルデータが
前記不揮発性記憶装置に書き込まれた後、前記不揮発性
記憶装置を前記シリアル／パラレル変換手段から分離す
るゲート手段と、を備えるセンサ特性調整回路にある。
を有するアナログの電圧制御増幅器を設けたアナログの
半導体センサの出力の特性を調整するセンサ特性調整回
路であって、前記半導体センサの感度およびオフセット
の調整値に対応する外部から入力されたディジタルのシ
リアルデータをパラレルデータに変換するシリアル／パ
ラレル変換手段と、前記シリアル／パラレル変換手段の
出力するディジタルのパラレルデータを記憶する不揮発
性記憶装置と、前記不揮発性記憶装置に記憶されたディ
ジタルのパラレルデータのうちオフセットの調整値をデ
ィジタル／アナログ変換した後、前記半導体センサの出
力電圧に加算し、感度の調整値をディジタル／アナログ
変換した後、前記電圧制御増幅器の制御端子に印加し増
幅率を設定する、オフセット用および感度用の２つのＤ
／Ａ変換器を含むディジタル／アナログ変換手段と、前
記シリアル／パラレル変換手段と前記不揮発性記憶装置
の間に挿入されたゲート手段であって、前記シリアル／
パラレル変換手段から出力された前記パラレルデータが
前記不揮発性記憶装置に書き込まれた後、前記不揮発性
記憶装置を前記シリアル／パラレル変換手段から分離す
るゲート手段と、を備えるセンサ特性調整回路にある。
【００１３】この発明の第４発明は、出力側に制御端子
を有するアナログの電圧制御増幅器を設けたアナログの
半導体センサの出力の特性を調整するセンサ特性調整回
路であって、前記半導体センサの感度およびオフセット
の調整値に対応する外部から入力されたディジタルのシ
リアルデータをパラレルデータに変換するシリアル／パ
ラレル変換手段と、前記シリアル／パラレル変換手段の
出力するディジタルのパラレルデータを記憶する不揮発
性記憶装置と、前記シリアル／パラレル変換手段および
不揮発性記憶装置の出力に接続され、前記シリアル／パ
ラレル変換手段または不揮発性記憶装置の出力するディ
ジタルのパラレルデータを前記半導体センサの感度およ
びオフセットの調整値に分けて別々にアナログ信号に変
換する２つのＤ／Ａ変換器を含み、アナログ変換された
オフセットの調整値を前記半導体センサの出力電圧に加
算し、感度の調整値を前記電圧制御増幅器の制御端子に
印加し増幅率を設定するディジタル／アナログ変換手段
と、前記シリアル／パラレル変換手段とディジタル／ア
ナログ変換手段の間に挿入されたゲート手段であって、
前記シリアル／パラレル変換手段から不揮発性記憶装置
へのデータの書き込みが終了した後は前記シリアル／パ
ラレル変換手段の出力を前記ディジタル／アナログ変換
手段から分離する第１のゲート手段と、前記不揮発性記
憶装置とディジタル／アナログ変換手段の間に挿入され
たゲート手段であって、前記シリアル／パラレル変換手
段から不揮発性記憶装置へのデータの書き込みが行われ
る前において前記不揮発性記憶装置をディジタル／アナ
ログ変換手段から分離する第２のゲート手段と、を備え
るセンサ特性調整回路にある。
を有するアナログの電圧制御増幅器を設けたアナログの
半導体センサの出力の特性を調整するセンサ特性調整回
路であって、前記半導体センサの感度およびオフセット
の調整値に対応する外部から入力されたディジタルのシ
リアルデータをパラレルデータに変換するシリアル／パ
ラレル変換手段と、前記シリアル／パラレル変換手段の
出力するディジタルのパラレルデータを記憶する不揮発
性記憶装置と、前記シリアル／パラレル変換手段および
不揮発性記憶装置の出力に接続され、前記シリアル／パ
ラレル変換手段または不揮発性記憶装置の出力するディ
ジタルのパラレルデータを前記半導体センサの感度およ
びオフセットの調整値に分けて別々にアナログ信号に変
換する２つのＤ／Ａ変換器を含み、アナログ変換された
オフセットの調整値を前記半導体センサの出力電圧に加
算し、感度の調整値を前記電圧制御増幅器の制御端子に
印加し増幅率を設定するディジタル／アナログ変換手段
と、前記シリアル／パラレル変換手段とディジタル／ア
ナログ変換手段の間に挿入されたゲート手段であって、
前記シリアル／パラレル変換手段から不揮発性記憶装置
へのデータの書き込みが終了した後は前記シリアル／パ
ラレル変換手段の出力を前記ディジタル／アナログ変換
手段から分離する第１のゲート手段と、前記不揮発性記
憶装置とディジタル／アナログ変換手段の間に挿入され
たゲート手段であって、前記シリアル／パラレル変換手
段から不揮発性記憶装置へのデータの書き込みが行われ
る前において前記不揮発性記憶装置をディジタル／アナ
ログ変換手段から分離する第２のゲート手段と、を備え
るセンサ特性調整回路にある。
【００１４】
【作用】第１発明に係るセンサ特性調整回路および第２
の発明に係るセンサ特性調整方法においては、特性デー
タは不揮発性記憶装置に記憶され、不揮発性記憶装置に
記憶されたデータに基づいてオフセットや感度などの出
力特性が設定される。更に第３の発明に係るセンサ特性
調整回路の場合、不揮発性記憶装置へのデータ書き込み
後、ゲート手段によりデータ変換手段を不揮発性記憶装
置から分離する。また第４の発明に係るセンサ特性調整
回路の場合、不揮発性記憶装置へのデータ書き込み前に
おいてデータ変換手段の出力によりセンサ特性調整回路
の特性を調整し、調整値が決定された後に不揮発性記憶
装置へのデータの書き込みを行った後、データ変換手段
の出力を調整手段から分離する。
の発明に係るセンサ特性調整方法においては、特性デー
タは不揮発性記憶装置に記憶され、不揮発性記憶装置に
記憶されたデータに基づいてオフセットや感度などの出
力特性が設定される。更に第３の発明に係るセンサ特性
調整回路の場合、不揮発性記憶装置へのデータ書き込み
後、ゲート手段によりデータ変換手段を不揮発性記憶装
置から分離する。また第４の発明に係るセンサ特性調整
回路の場合、不揮発性記憶装置へのデータ書き込み前に
おいてデータ変換手段の出力によりセンサ特性調整回路
の特性を調整し、調整値が決定された後に不揮発性記憶
装置へのデータの書き込みを行った後、データ変換手段
の出力を調整手段から分離する。
【００１５】
【実施例】実施例１．以下この発明の１実施例について
図を参照しながら説明する。図１はこの発明の実施例１
に係るセンサ特性調整回路の回路図である。加算器９は
半導体センサ１の出力に接続され、Ｄ／Ａ変換器１１の
出力に対応するオフセットを半導体センサ１の出力に加
算し、これを電圧制御増幅器１０に入力する。電圧制御
増幅器１０の制御端子はＤ／Ａ変換器１２の出力に接続
され、電圧制御増幅器１０の増幅率は、Ｄ／Ａ変換器１
２の出力の値に応じて決定される。電圧制御増幅器１０
の増幅率はセンサ特性調整回路の感度に対応する。１３
はＤ／Ａ変換器１１、１２の入力デジタルデータを設定
する不揮発性記憶装置である。１４は不揮発性記憶装置
１３へ記憶させるシリアルデータを不揮発性記憶１３に
書き込むためのパラレルデータに変換するシリアル・パ
ラレル変換器である。
図を参照しながら説明する。図１はこの発明の実施例１
に係るセンサ特性調整回路の回路図である。加算器９は
半導体センサ１の出力に接続され、Ｄ／Ａ変換器１１の
出力に対応するオフセットを半導体センサ１の出力に加
算し、これを電圧制御増幅器１０に入力する。電圧制御
増幅器１０の制御端子はＤ／Ａ変換器１２の出力に接続
され、電圧制御増幅器１０の増幅率は、Ｄ／Ａ変換器１
２の出力の値に応じて決定される。電圧制御増幅器１０
の増幅率はセンサ特性調整回路の感度に対応する。１３
はＤ／Ａ変換器１１、１２の入力デジタルデータを設定
する不揮発性記憶装置である。１４は不揮発性記憶装置
１３へ記憶させるシリアルデータを不揮発性記憶１３に
書き込むためのパラレルデータに変換するシリアル・パ
ラレル変換器である。
【００１６】図２は図１のセンサ特性調整回路のシリア
ル・パラレル変換器に入力される信号の波形図である。
次に図１、２を参照しながらこのセンサ特性調整回路の
動作を説明する。シリアル・パラレル変換器１４は、デ
ータ入力端子Ｄiに入力されるシリアルデータを例えば
１２ビットのパラレルデータＤ1〜Ｄn（ｎ＝１２）に変
換して不揮発性記憶装置１３に出力する。この動作は次
のように行われる。
ル・パラレル変換器に入力される信号の波形図である。
次に図１、２を参照しながらこのセンサ特性調整回路の
動作を説明する。シリアル・パラレル変換器１４は、デ
ータ入力端子Ｄiに入力されるシリアルデータを例えば
１２ビットのパラレルデータＤ1〜Ｄn（ｎ＝１２）に変
換して不揮発性記憶装置１３に出力する。この動作は次
のように行われる。
【００１７】図２に示されるようにシリアル・パラレル
変換器１４のクロック端子ＣＬＫにはシリアル・パラレ
ル変換器１４の動作基準となるクロックパルスが入力さ
れる。シリアル・パラレル変換器１４はクロックパルス
ＣＬＫの立上がりで端子Ｄiに入力されるシリアルデー
タを取り込む。
変換器１４のクロック端子ＣＬＫにはシリアル・パラレ
ル変換器１４の動作基準となるクロックパルスが入力さ
れる。シリアル・パラレル変換器１４はクロックパルス
ＣＬＫの立上がりで端子Ｄiに入力されるシリアルデー
タを取り込む。
【００１８】リセット端子（イネーブル端子）Ｅに印加
されるイネーブル信号（反転リセット信号）が"Ｌ"の場
合シリアル・パラレル変換器１４のパラレル出力は全
て"Ｌ"である。ここで端子Ｅに印加されるイネーブル信
号Ｅが"Ｈ"となるとシリアル・パラレル変換器１４はク
ロックパルスＣＬＫに同期してシリアルデータＤiを取
り込み、パラレル出力Ｄ1〜Ｄnを出力する。
されるイネーブル信号（反転リセット信号）が"Ｌ"の場
合シリアル・パラレル変換器１４のパラレル出力は全
て"Ｌ"である。ここで端子Ｅに印加されるイネーブル信
号Ｅが"Ｈ"となるとシリアル・パラレル変換器１４はク
ロックパルスＣＬＫに同期してシリアルデータＤiを取
り込み、パラレル出力Ｄ1〜Ｄnを出力する。
【００１９】不揮発性記憶装置１３は１２ビットのパラ
レルデータＤ1〜Ｄnをそれぞれ記憶する１２個のメモリ
・セル（記憶単位）を備える。シリアル・パラレル変換
器１４のリセット端子Ｅに印加される信号が"Ｈ"となっ
た後、ｎ個のクロックパルスの間、シリアル・パラレル
変換器１４はデータを取り込み、ｎ＋１個目のクロック
パルスの時にライト端子Ｗが"Ｈ"になると、不揮発性記
憶装置１３からシリアル・パラレル変換器１４にパラレ
ルデータＤ1〜Ｄnが書き込まれる。一旦書き込みが行わ
れると不揮発性記憶装置１３のデータ書き替えはできな
い。
レルデータＤ1〜Ｄnをそれぞれ記憶する１２個のメモリ
・セル（記憶単位）を備える。シリアル・パラレル変換
器１４のリセット端子Ｅに印加される信号が"Ｈ"となっ
た後、ｎ個のクロックパルスの間、シリアル・パラレル
変換器１４はデータを取り込み、ｎ＋１個目のクロック
パルスの時にライト端子Ｗが"Ｈ"になると、不揮発性記
憶装置１３からシリアル・パラレル変換器１４にパラレ
ルデータＤ1〜Ｄnが書き込まれる。一旦書き込みが行わ
れると不揮発性記憶装置１３のデータ書き替えはできな
い。
【００２０】この様にして不揮発性記憶装置１３にパラ
レルデータＤ1〜Ｄnが書き込まれる。このパラレルデー
タの内、例えば第１〜ｍビットのパラレルデータＤ1〜
ＤmはＤ／Ａ変換器１１のデジタル入力に入力される。
また残りの第ｍ＋１〜ｎビットＤm+1〜ＤnはＤ／Ａ変換
器１２のデジタル入力に入力される。
レルデータＤ1〜Ｄnが書き込まれる。このパラレルデー
タの内、例えば第１〜ｍビットのパラレルデータＤ1〜
ＤmはＤ／Ａ変換器１１のデジタル入力に入力される。
また残りの第ｍ＋１〜ｎビットＤm+1〜ＤnはＤ／Ａ変換
器１２のデジタル入力に入力される。
【００２１】Ｄ／Ａ変換器１１はデータビットＤ1〜Ｄm
を対応するアナログデータに変換し加算器９に出力す
る。加算器９はＤ／Ａ変換器１１の出力を半導体センサ
１の出力にオフセットとして加算し、電圧制御増幅器１
０に入力する。
を対応するアナログデータに変換し加算器９に出力す
る。加算器９はＤ／Ａ変換器１１の出力を半導体センサ
１の出力にオフセットとして加算し、電圧制御増幅器１
０に入力する。
【００２２】またＤ／Ａ変換器１２はデータビットＤm+
1〜Ｄnを対応するアナログ値に変換し電圧制御増幅器１
０の制御端子に印加する。この結果、電圧制御増幅器１
０はデータＤm+1〜Ｄnに対応する増幅率で加算器９から
の入力信号を増幅する。この結果、半導体センサ１の出
力は、データＤ1〜Ｄm、Ｄm+1〜Ｄnによってそれぞれ指
定される所定のオフセットおよび感度で調節されて電圧
制御増幅器１０から出力される。
1〜Ｄnを対応するアナログ値に変換し電圧制御増幅器１
０の制御端子に印加する。この結果、電圧制御増幅器１
０はデータＤm+1〜Ｄnに対応する増幅率で加算器９から
の入力信号を増幅する。この結果、半導体センサ１の出
力は、データＤ1〜Ｄm、Ｄm+1〜Ｄnによってそれぞれ指
定される所定のオフセットおよび感度で調節されて電圧
制御増幅器１０から出力される。
【００２３】実施例２．図３はこの発明の実施例２に係
るセンサ特性調整回路の回路図である。図３のセンサ特
性調整回路は図１のセンサ特性調整回路と同様に構成さ
れるが、ゲート１５1〜１５nを備え、不揮発性記憶装置
１３はライト端子Ｗに接続されたｎ＋１ビット目のメモ
リ・セルを有する。即ち、不揮発性記憶装置１３はｎ＋
１個のメモリ・セルを有し、このうちのｎ個Ｄ1〜Ｄnは
それぞれゲート１５1〜１５nに接続される。不揮発性記
憶装置１３の第ｎ＋１ビット目のメモリ・セルＤn+1は
直接にライト端子Ｗに接続される。
るセンサ特性調整回路の回路図である。図３のセンサ特
性調整回路は図１のセンサ特性調整回路と同様に構成さ
れるが、ゲート１５1〜１５nを備え、不揮発性記憶装置
１３はライト端子Ｗに接続されたｎ＋１ビット目のメモ
リ・セルを有する。即ち、不揮発性記憶装置１３はｎ＋
１個のメモリ・セルを有し、このうちのｎ個Ｄ1〜Ｄnは
それぞれゲート１５1〜１５nに接続される。不揮発性記
憶装置１３の第ｎ＋１ビット目のメモリ・セルＤn+1は
直接にライト端子Ｗに接続される。
【００２４】またゲート１５1〜１５nの入力端子はシリ
アル・パラレル変換器１４のパラレル出力Ｄ1〜Ｄnにそ
れぞれ接続される。ゲート１５1〜１５nの反転入力端子
は不揮発性記憶装置１３の第ｎ＋１ビット目のメモリ・
セルＤn+1の出力に接続される。各ゲート１５1〜１５n
は、シリアル・パラレル変換器１４の出力Ｄ1〜Ｄnと、
不揮発性記憶装置１３の第ｎ＋１ビット目のメモリ・セ
ルの出力Ｄn+1の否定の論理積を不揮発性記憶装置１３
に入力する。
アル・パラレル変換器１４のパラレル出力Ｄ1〜Ｄnにそ
れぞれ接続される。ゲート１５1〜１５nの反転入力端子
は不揮発性記憶装置１３の第ｎ＋１ビット目のメモリ・
セルＤn+1の出力に接続される。各ゲート１５1〜１５n
は、シリアル・パラレル変換器１４の出力Ｄ1〜Ｄnと、
不揮発性記憶装置１３の第ｎ＋１ビット目のメモリ・セ
ルの出力Ｄn+1の否定の論理積を不揮発性記憶装置１３
に入力する。
【００２５】シリアル・パラレル変換器１４から不揮発
性記憶装置１３へのデータの書き込みは、不揮発性記憶
装置１３の第ｎ＋１ビット目のメモリ・セルの出力Ｄn+
1が"Ｈ"になる前に行われる。ライト端子Ｗが"Ｈ"にな
り不揮発性記憶装置１３の第ｎ＋１ビット目のメモリ・
セルに論理値１が書き込まれ出力が"Ｈ"となった後は、
各ゲート１５1〜１５nの出力はすべて"Ｌ"と成る。従っ
てシリアル・パラレル変換器１４のパラレルデータがど
の様な値であろうと不揮発性記憶装置１３の入力は全
て"Ｌ"となり、書き込み不可能となる。従ってシリアル
・パラレル変換器１４が誤動作しても不揮発性記憶装置
１３は一切影響を受けず、ノイズの多いところでも使用
できる。
性記憶装置１３へのデータの書き込みは、不揮発性記憶
装置１３の第ｎ＋１ビット目のメモリ・セルの出力Ｄn+
1が"Ｈ"になる前に行われる。ライト端子Ｗが"Ｈ"にな
り不揮発性記憶装置１３の第ｎ＋１ビット目のメモリ・
セルに論理値１が書き込まれ出力が"Ｈ"となった後は、
各ゲート１５1〜１５nの出力はすべて"Ｌ"と成る。従っ
てシリアル・パラレル変換器１４のパラレルデータがど
の様な値であろうと不揮発性記憶装置１３の入力は全
て"Ｌ"となり、書き込み不可能となる。従ってシリアル
・パラレル変換器１４が誤動作しても不揮発性記憶装置
１３は一切影響を受けず、ノイズの多いところでも使用
できる。
【００２６】図４は図３の回路の不揮発性記憶装置の内
部構成を示す部分回路図である。不揮発性記憶装置１３
のメモリ・セルはアバランシェダイオード１６1〜１６n
+1から成る。アバランシェダイオード１６1〜１６n+1は
通常ｎｐｎトランジスタのベース・エミッタ間ダイオー
ドを逆接続して構成され、降伏電圧は通常６〜９Ｖであ
る。各アバランシェダイオード１６1〜１６n+1はトラン
ジスタ１７1〜１７n+1と直列に接続され、直列に接続さ
れた各アバランシェダイオード１６1〜１６n+1とトラン
ジスタ１７1〜１７n+1はそれぞれワード線１９と接地の
間に接続される。また各トランジスタ１７1〜１７n+1と
アバランシェダイオード１６1〜１６n+1の接続点は高い
抵抗値を有する抵抗１８1〜１８n+1を介して接地されて
いる。
部構成を示す部分回路図である。不揮発性記憶装置１３
のメモリ・セルはアバランシェダイオード１６1〜１６n
+1から成る。アバランシェダイオード１６1〜１６n+1は
通常ｎｐｎトランジスタのベース・エミッタ間ダイオー
ドを逆接続して構成され、降伏電圧は通常６〜９Ｖであ
る。各アバランシェダイオード１６1〜１６n+1はトラン
ジスタ１７1〜１７n+1と直列に接続され、直列に接続さ
れた各アバランシェダイオード１６1〜１６n+1とトラン
ジスタ１７1〜１７n+1はそれぞれワード線１９と接地の
間に接続される。また各トランジスタ１７1〜１７n+1と
アバランシェダイオード１６1〜１６n+1の接続点は高い
抵抗値を有する抵抗１８1〜１８n+1を介して接地されて
いる。
【００２７】トランジスタ１７1〜１７nのベースはそれ
ぞれゲート１５1〜１５nの出力に接続されており、対応
するゲートの出力が"Ｈ"となると導通状態になって、ア
バランシェダイオード１６1〜１６nに書き込みが行われ
る。またトランジスタ１７n+1のベースはライト端子Ｗ
に接続されライト信号Ｗが"Ｈ"となるとアバランシェダ
イオード１６n+1が降伏し、各ゲート１５1〜１５nへの
反転入力Ｄn+1が"Ｈ"に成る。
ぞれゲート１５1〜１５nの出力に接続されており、対応
するゲートの出力が"Ｈ"となると導通状態になって、ア
バランシェダイオード１６1〜１６nに書き込みが行われ
る。またトランジスタ１７n+1のベースはライト端子Ｗ
に接続されライト信号Ｗが"Ｈ"となるとアバランシェダ
イオード１６n+1が降伏し、各ゲート１５1〜１５nへの
反転入力Ｄn+1が"Ｈ"に成る。
【００２８】不揮発性記憶装置１３のメモリ・セルを構
成するアバランシェダイオード１６1〜１６nへのデータ
Ｄ1〜Ｄnの書き込みは次のように行われる。アバランシ
ェダイオード１６n+1が降伏しておらず、ライト端子に
印加される信号Ｗが"Ｌ"である状態においては、トラン
ジスタ１７n+1は非導通状態にあり、各ゲート１５1〜１
５nの反転入力Ｄn+1は"Ｌ"である。従ってこの状態にお
いてはゲート１５1〜１５nは開いている。
成するアバランシェダイオード１６1〜１６nへのデータ
Ｄ1〜Ｄnの書き込みは次のように行われる。アバランシ
ェダイオード１６n+1が降伏しておらず、ライト端子に
印加される信号Ｗが"Ｌ"である状態においては、トラン
ジスタ１７n+1は非導通状態にあり、各ゲート１５1〜１
５nの反転入力Ｄn+1は"Ｌ"である。従ってこの状態にお
いてはゲート１５1〜１５nは開いている。
【００２９】ここでシリアル・パラレル変換器１４変換
されたパラレルデータＤ1〜Ｄnがゲート１５1〜１５nに
それぞれ入力されると各ゲート１５1〜１５nの出力はデ
ータＤ1〜Ｄnの論理値１ないし０にしたがって"Ｈ"ない
し"Ｌ"と成る。この結果、トランジスタ１７1〜１７nは
データＤ1〜Ｄnの論理値１ないし０にしたがって導通あ
るいは非導通状態になる。
されたパラレルデータＤ1〜Ｄnがゲート１５1〜１５nに
それぞれ入力されると各ゲート１５1〜１５nの出力はデ
ータＤ1〜Ｄnの論理値１ないし０にしたがって"Ｈ"ない
し"Ｌ"と成る。この結果、トランジスタ１７1〜１７nは
データＤ1〜Ｄnの論理値１ないし０にしたがって導通あ
るいは非導通状態になる。
【００３０】ここでワード線１９をアバランシェダイオ
ードの降伏電圧よりも高い電圧、例えば１５Ｖ程度に昇
圧すると、データＤ1〜Ｄnの論理値１に対応するアバラ
ンシェダイオード１６1〜１６nにおよそ数１０mＡの大
きな電流が流れて短絡し、各ビットＤ1〜Ｄnに対応する
データがアバランシェダイオード１６1〜１６nに書き込
まれる。例えば図２のシリアル信号Ｄiがシリアル・パ
ラレル変換器１４に供給された場合には、Ｄ1は論理値
１であり、従ってアバランシェダイオード１６1に大き
な電流が流れて降伏し、論理値１を記憶する。またＤn
は論理値０であり、従ってアバランシェダイオード１６
nは降伏せず、論理値０を記憶する。
ードの降伏電圧よりも高い電圧、例えば１５Ｖ程度に昇
圧すると、データＤ1〜Ｄnの論理値１に対応するアバラ
ンシェダイオード１６1〜１６nにおよそ数１０mＡの大
きな電流が流れて短絡し、各ビットＤ1〜Ｄnに対応する
データがアバランシェダイオード１６1〜１６nに書き込
まれる。例えば図２のシリアル信号Ｄiがシリアル・パ
ラレル変換器１４に供給された場合には、Ｄ1は論理値
１であり、従ってアバランシェダイオード１６1に大き
な電流が流れて降伏し、論理値１を記憶する。またＤn
は論理値０であり、従ってアバランシェダイオード１６
nは降伏せず、論理値０を記憶する。
【００３１】以上のようにして書き込みが終了した後、
ライト端子Ｗが"Ｈ"になると、トランジスタ１７n+1が
導通状態になり、アバランシェダイオード１６n+1が降
伏する。ここでワード線１９の電圧は３〜５Ｖに下げ
る。しかしアバランシェダイオード１６n+1は短絡して
おり、またライト端子Ｗへの印加電圧が"Ｌ"になった後
はトランジスタ１７n+1が非導通状態に成る。従ってゲ
ート１５1〜１５nへの反転入力Ｄn+1は"Ｈ"状態にな
り、すべてのゲート１５1〜１５nが閉じる。
ライト端子Ｗが"Ｈ"になると、トランジスタ１７n+1が
導通状態になり、アバランシェダイオード１６n+1が降
伏する。ここでワード線１９の電圧は３〜５Ｖに下げ
る。しかしアバランシェダイオード１６n+1は短絡して
おり、またライト端子Ｗへの印加電圧が"Ｌ"になった後
はトランジスタ１７n+1が非導通状態に成る。従ってゲ
ート１５1〜１５nへの反転入力Ｄn+1は"Ｈ"状態にな
り、すべてのゲート１５1〜１５nが閉じる。
【００３２】この後はライト端子Ｗが"Ｌ"に維持される
かぎり、ゲート１５1〜１５nへの入力Ｄn+1は常に"Ｈ"
であり、ゲート１５1〜１５nはすべて閉じている。従っ
てシリアル・パラレル変換器１４が誤動作しても不揮発
性記憶装置１３に影響しない。各アバランシェダイオー
ド１６1〜１６nに記憶されたデータＤ1〜Ｄnは抵抗１８
1〜１８nと各アバランシェダイオード１６1〜１６nの接
続点の電位の"Ｈ"ないし"Ｌ"状態としてＤ／Ａ変換器１
１ないしＤ／Ａ変換器１２に供給される。
かぎり、ゲート１５1〜１５nへの入力Ｄn+1は常に"Ｈ"
であり、ゲート１５1〜１５nはすべて閉じている。従っ
てシリアル・パラレル変換器１４が誤動作しても不揮発
性記憶装置１３に影響しない。各アバランシェダイオー
ド１６1〜１６nに記憶されたデータＤ1〜Ｄnは抵抗１８
1〜１８nと各アバランシェダイオード１６1〜１６nの接
続点の電位の"Ｈ"ないし"Ｌ"状態としてＤ／Ａ変換器１
１ないしＤ／Ａ変換器１２に供給される。
【００３３】実施例３．実施例２では不揮発性記憶装置
１３のｎ＋１ビット目の出力Ｄn+1を直接ゲート１５1〜
１５nの入力に接続し、書き込み終了後シリアル・パラ
レル変換器１４と不揮発性記憶装置１３とを分離した。
図５はこの発明の実施例３に係るセンサ特性調整回路の
回路図である。図５の回路においては、ライト端子Ｗを
ゲート１５n+1を介して不揮発性記憶装置１３の入力端
子Ｄn+1に接続するとともに、不揮発性記憶装置１３の
出力Ｄn+1をゲート２０を介して各ゲート１５1〜１５n
に入力する。またタイマ２１はゲート１５n+1の出力を
入力とし、その立ち上りでトリッガされてアバランシェ
ダイオードが降伏するのに必要な時間だけ"Ｈ"状態を保
持し、ゲート２０の反転端子に入力する。
１３のｎ＋１ビット目の出力Ｄn+1を直接ゲート１５1〜
１５nの入力に接続し、書き込み終了後シリアル・パラ
レル変換器１４と不揮発性記憶装置１３とを分離した。
図５はこの発明の実施例３に係るセンサ特性調整回路の
回路図である。図５の回路においては、ライト端子Ｗを
ゲート１５n+1を介して不揮発性記憶装置１３の入力端
子Ｄn+1に接続するとともに、不揮発性記憶装置１３の
出力Ｄn+1をゲート２０を介して各ゲート１５1〜１５n
に入力する。またタイマ２１はゲート１５n+1の出力を
入力とし、その立ち上りでトリッガされてアバランシェ
ダイオードが降伏するのに必要な時間だけ"Ｈ"状態を保
持し、ゲート２０の反転端子に入力する。
【００３４】図５の不揮発性記憶装置１３へのデータの
書き込みは次のように行われる。ライト端子Ｗが"Ｌ"で
あり、不揮発性記憶装置１３にまだデータが書き込まれ
ていない状態では、ゲート１５n+1の出力は"Ｌ"であ
り、不揮発性記憶装置１３の出力Ｄn+1も"Ｌ"である。
従って、ゲート２０の出力も"Ｌ"である。よってゲート
１５1〜１５n+1の反転入力は"Ｌ"であり、ゲート１５1
〜１５n+1は開いている。
書き込みは次のように行われる。ライト端子Ｗが"Ｌ"で
あり、不揮発性記憶装置１３にまだデータが書き込まれ
ていない状態では、ゲート１５n+1の出力は"Ｌ"であ
り、不揮発性記憶装置１３の出力Ｄn+1も"Ｌ"である。
従って、ゲート２０の出力も"Ｌ"である。よってゲート
１５1〜１５n+1の反転入力は"Ｌ"であり、ゲート１５1
〜１５n+1は開いている。
【００３５】ここでライト端子Ｗを"Ｈ"にし、不揮発性
記憶装置１３のワード線に高い電圧を印加すると次のよ
うにデータの書き込みが行われる。即ち、ライト端子Ｗ
を"Ｈ"にすると、ゲート１５n+1の出力は"Ｈ"となり、
タイマ２１の出力は所定の時間"Ｈ"に保持される。ゲー
ト２０の反転入力はタイマ２１の出力に接続されてい
る。従ってゲート２０の出力は所定時間の間"Ｌ"に維持
され、ゲート１５1〜１５n+1はこの間、開放されてい
る。即ち所定時間の間不揮発性記憶装置１３の入力端子
Ｄ1〜Ｄn、Ｄn+1はそれぞれシリアル・パラレル変換器
１４の出力Ｄ1〜Ｄnおよびライト信号Ｗの出力値に維持
され、この間に不揮発性記憶装置１３の各メモリ・セル
への書き込みが行われる。
記憶装置１３のワード線に高い電圧を印加すると次のよ
うにデータの書き込みが行われる。即ち、ライト端子Ｗ
を"Ｈ"にすると、ゲート１５n+1の出力は"Ｈ"となり、
タイマ２１の出力は所定の時間"Ｈ"に保持される。ゲー
ト２０の反転入力はタイマ２１の出力に接続されてい
る。従ってゲート２０の出力は所定時間の間"Ｌ"に維持
され、ゲート１５1〜１５n+1はこの間、開放されてい
る。即ち所定時間の間不揮発性記憶装置１３の入力端子
Ｄ1〜Ｄn、Ｄn+1はそれぞれシリアル・パラレル変換器
１４の出力Ｄ1〜Ｄnおよびライト信号Ｗの出力値に維持
され、この間に不揮発性記憶装置１３の各メモリ・セル
への書き込みが行われる。
【００３６】不揮発性記憶装置１３へのデータの書き込
み終了後、タイマ２１の出力が"Ｌ"になると、ゲート２
０が開き、不揮発性記憶装置１３の出力Ｄn+1の値"Ｈ"
を出力する。従って、ゲート２０の出力に反転入力が接
続されたゲート１５1〜１５n+1はすべて閉じられ、不揮
発性記憶装置１３はシリアル・パラレル変換器１４から
分離される。なおタイマ２１の"Ｈ"の保持時間は、ライ
ト端子Ｗが"Ｈ"に維持される時間よりも長く設定する必
要がある。
み終了後、タイマ２１の出力が"Ｌ"になると、ゲート２
０が開き、不揮発性記憶装置１３の出力Ｄn+1の値"Ｈ"
を出力する。従って、ゲート２０の出力に反転入力が接
続されたゲート１５1〜１５n+1はすべて閉じられ、不揮
発性記憶装置１３はシリアル・パラレル変換器１４から
分離される。なおタイマ２１の"Ｈ"の保持時間は、ライ
ト端子Ｗが"Ｈ"に維持される時間よりも長く設定する必
要がある。
【００３７】実施例４．図６はこの発明の実施例４に係
るセンサ特性調整回路の回路図である。図６の回路は図
１の回路と次の点で異なる。不揮発性記憶装置１３はデ
ータＤ1〜Ｄnを記憶するメモリ・セルのほかに、ライト
端子に直接接続されたメモリ・セルＤn+1を有する。ま
た不揮発性記憶装置１３の出力Ｄ1〜Ｄnはトライステー
ト・バッファ・ゲート２２1〜２２nを介してＤ／Ａ変換
器１１およびＤ／Ａ変換器１２に入力され、これらのト
ライステート・バッファ・ゲート２２1〜２２nの制御端
子は不揮発性記憶装置１３の出力Ｄn+1に接続されてい
る。またシリアル・パラレル変換器１４の出力Ｄ1〜Ｄn
はそれぞれトライステート・バッファ・ゲート２３1〜
２３nを介してＤ／Ａ変換器１１およびＤ／Ａ変換器１
２の対応ビットに入力される。これらのトライステート
・バッファ・ゲート２３1〜２３nの反転制御端子は不揮
発性記憶装置１３の出力Ｄn+1に接続されている。
るセンサ特性調整回路の回路図である。図６の回路は図
１の回路と次の点で異なる。不揮発性記憶装置１３はデ
ータＤ1〜Ｄnを記憶するメモリ・セルのほかに、ライト
端子に直接接続されたメモリ・セルＤn+1を有する。ま
た不揮発性記憶装置１３の出力Ｄ1〜Ｄnはトライステー
ト・バッファ・ゲート２２1〜２２nを介してＤ／Ａ変換
器１１およびＤ／Ａ変換器１２に入力され、これらのト
ライステート・バッファ・ゲート２２1〜２２nの制御端
子は不揮発性記憶装置１３の出力Ｄn+1に接続されてい
る。またシリアル・パラレル変換器１４の出力Ｄ1〜Ｄn
はそれぞれトライステート・バッファ・ゲート２３1〜
２３nを介してＤ／Ａ変換器１１およびＤ／Ａ変換器１
２の対応ビットに入力される。これらのトライステート
・バッファ・ゲート２３1〜２３nの反転制御端子は不揮
発性記憶装置１３の出力Ｄn+1に接続されている。
【００３８】図６の回路の動作は次の通りである。ライ
ト端子Ｗが"Ｌ"であり、不揮発性記憶装置１３に書き込
みが行われていない状態においては不揮発性記憶装置１
３の出力Ｄn+1は"Ｌ"である。従ってこの状態ではトラ
イステート・バッファ・ゲート２２1〜２２nは閉じてお
り、一方トライステート・バッファ・ゲート２３1〜２
３nは開いている。従って不揮発性記憶装置１３にまだ
書き込みが行われておらず、不揮発性記憶装置１３の出
力Ｄn+1が"Ｌ"である状態では、シリアル・パラレル変
換器１４の出力Ｄ1〜Ｄnがトライステート・バッファ・
ゲート２３1〜２３nを介してＤ／Ａ変換器１１、Ｄ／Ａ
変換器１２に入力される。
ト端子Ｗが"Ｌ"であり、不揮発性記憶装置１３に書き込
みが行われていない状態においては不揮発性記憶装置１
３の出力Ｄn+1は"Ｌ"である。従ってこの状態ではトラ
イステート・バッファ・ゲート２２1〜２２nは閉じてお
り、一方トライステート・バッファ・ゲート２３1〜２
３nは開いている。従って不揮発性記憶装置１３にまだ
書き込みが行われておらず、不揮発性記憶装置１３の出
力Ｄn+1が"Ｌ"である状態では、シリアル・パラレル変
換器１４の出力Ｄ1〜Ｄnがトライステート・バッファ・
ゲート２３1〜２３nを介してＤ／Ａ変換器１１、Ｄ／Ａ
変換器１２に入力される。
【００３９】ここでライト端子Ｗが"Ｈ"になり、不揮発
性記憶装置１３に書き込みが行われると、不揮発性記憶
装置１３の出力Ｄn+1が"Ｈ"となり、トライステート・
バッファ・ゲート２２1〜２２nが開放され、トライステ
ート・バッファ・ゲート２３1〜２３nが閉じられる。従
って不揮発性記憶装置１３に書き込みが行われた後は、
不揮発性記憶装置１３の出力Ｄn+1が"Ｈ"となり、不揮
発性記憶装置１３の出力Ｄ1〜Ｄnがトライステート・バ
ッファ・ゲート２２1〜２２nを介してＤ／Ａ変換器１
１、Ｄ／Ａ変換器１２に入力される。
性記憶装置１３に書き込みが行われると、不揮発性記憶
装置１３の出力Ｄn+1が"Ｈ"となり、トライステート・
バッファ・ゲート２２1〜２２nが開放され、トライステ
ート・バッファ・ゲート２３1〜２３nが閉じられる。従
って不揮発性記憶装置１３に書き込みが行われた後は、
不揮発性記憶装置１３の出力Ｄn+1が"Ｈ"となり、不揮
発性記憶装置１３の出力Ｄ1〜Ｄnがトライステート・バ
ッファ・ゲート２２1〜２２nを介してＤ／Ａ変換器１
１、Ｄ／Ａ変換器１２に入力される。
【００４０】図４のセンサ特性調整回路では不揮発性記
憶装置１３へのデータの書き込み前、即ちライト端子Ｗ
が"Ｈ"に成る前にはＤ／Ａ変換器１１、Ｄ／Ａ変換器１
２の出力値は設定されない。従って、電圧制御増幅器１
０の出力のオフセットおよび感度は設定されていない。
このため電圧制御増幅器１０の出力値をモニタしながら
データＤ1〜Ｄnを調整し、センサ特性調整回路を所定の
オフセットおよび感度に調整する事ができない。
憶装置１３へのデータの書き込み前、即ちライト端子Ｗ
が"Ｈ"に成る前にはＤ／Ａ変換器１１、Ｄ／Ａ変換器１
２の出力値は設定されない。従って、電圧制御増幅器１
０の出力のオフセットおよび感度は設定されていない。
このため電圧制御増幅器１０の出力値をモニタしながら
データＤ1〜Ｄnを調整し、センサ特性調整回路を所定の
オフセットおよび感度に調整する事ができない。
【００４１】図６の回路はこの問題を解消するものであ
る。図６の回路の場合、不揮発性記憶装置１３へのデー
タの書き込み前においては、シリアル・パラレル変換器
１４の出力Ｄ1〜Ｄnが直接Ｄ／Ａ変換器１１、Ｄ／Ａ変
換器１２に入力される。従ってこの状態において電圧制
御増幅器１０の出力をモニタする事により、データＤ1
〜Ｄnを確認しながら調節することができる。
る。図６の回路の場合、不揮発性記憶装置１３へのデー
タの書き込み前においては、シリアル・パラレル変換器
１４の出力Ｄ1〜Ｄnが直接Ｄ／Ａ変換器１１、Ｄ／Ａ変
換器１２に入力される。従ってこの状態において電圧制
御増幅器１０の出力をモニタする事により、データＤ1
〜Ｄnを確認しながら調節することができる。
【００４２】実施例５．図７はこの発明の実施例５に係
るセンサ特性調整回路の回路図である。図７の回路は図
６の回路と同様に構成されている。ただしシリアル・パ
ラレル変換器１４はビット・セレクト端子ＳＥを有す
る。シリアル・パラレル変換器１４は例えばビット・セ
レクト端子ＳＥが"Ｌ"の時データビットＤ1〜Ｄmをシリ
アル・パラレル変換し、データビットＤm+1〜Ｄnの値を
保持する。またビット・セレクト端子ＳＥが"Ｈ"の時デ
ータビットＤm+1〜Ｄnをシリアル・パラレル変換し、デ
ータビットＤm+1＋Ｄnの値を保持する。
るセンサ特性調整回路の回路図である。図７の回路は図
６の回路と同様に構成されている。ただしシリアル・パ
ラレル変換器１４はビット・セレクト端子ＳＥを有す
る。シリアル・パラレル変換器１４は例えばビット・セ
レクト端子ＳＥが"Ｌ"の時データビットＤ1〜Ｄmをシリ
アル・パラレル変換し、データビットＤm+1〜Ｄnの値を
保持する。またビット・セレクト端子ＳＥが"Ｈ"の時デ
ータビットＤm+1〜Ｄnをシリアル・パラレル変換し、デ
ータビットＤm+1＋Ｄnの値を保持する。
【００４３】従って、不揮発性記憶装置１３へのデータ
の書き込み前において、オフセットに対応するデータビ
ットＤ1〜Ｄmと、感度に対応するデータビットＤm+1〜
Ｄnの値を、電圧制御増幅器１０の出力をモニタする事
により別々に調整でき、各データビットを効率的に決定
する事が可能に成る。オフセットと感度の設定値が互い
に影響を与える場合があるが、このような場合におい
て、例えばＤ／Ａ変換器１１をまず調整し、次にＤ／Ａ
変換器１２を調整したのちに、更にＤ／Ａ変換器１１を
調整する必要が生じる可能性がある。このような場合、
オフセットおよび感度の調整を反復した後、所定の特性
が得られた時点でデータを不揮発性記憶装置１３に一括
して書き込む事ができる。
の書き込み前において、オフセットに対応するデータビ
ットＤ1〜Ｄmと、感度に対応するデータビットＤm+1〜
Ｄnの値を、電圧制御増幅器１０の出力をモニタする事
により別々に調整でき、各データビットを効率的に決定
する事が可能に成る。オフセットと感度の設定値が互い
に影響を与える場合があるが、このような場合におい
て、例えばＤ／Ａ変換器１１をまず調整し、次にＤ／Ａ
変換器１２を調整したのちに、更にＤ／Ａ変換器１１を
調整する必要が生じる可能性がある。このような場合、
オフセットおよび感度の調整を反復した後、所定の特性
が得られた時点でデータを不揮発性記憶装置１３に一括
して書き込む事ができる。
【００４４】実施例６．図８はこの発明の実施例６に係
るセンサ特性調整回路の回路図である。この実施例６で
はシリアル・パラレル変換器１４にかえアップダウンカ
ウンタ２４、２５を使用する。アップダウンカウンタ２
４、２５はそれぞれＤ／Ａ変換器１１、Ｄ／Ａ変換器１
２に対応して設けられているものであり、オフセットお
よび感度に対応するデータを出力する。アップダウンカ
ウンタ２４の出力Ｄ1〜Ｄmは不揮発性記憶装置１３のメ
モリ・セルＤ1〜Ｄmに接続されるとともに、トライステ
ート・バッファ・ゲート２３1〜２３mを介してＤ／Ａ変
換器１１に入力される。アップダウンカウンタ２５の出
力Ｄm+1〜Ｄnは不揮発性記憶装置１３のメモリ・セルＤ
m+1〜Ｄnに接続されるとともに、トライステート・バッ
ファ・ゲート２３m+1〜２３nを介してＤ／Ａ変換器１２
に入力される。
るセンサ特性調整回路の回路図である。この実施例６で
はシリアル・パラレル変換器１４にかえアップダウンカ
ウンタ２４、２５を使用する。アップダウンカウンタ２
４、２５はそれぞれＤ／Ａ変換器１１、Ｄ／Ａ変換器１
２に対応して設けられているものであり、オフセットお
よび感度に対応するデータを出力する。アップダウンカ
ウンタ２４の出力Ｄ1〜Ｄmは不揮発性記憶装置１３のメ
モリ・セルＤ1〜Ｄmに接続されるとともに、トライステ
ート・バッファ・ゲート２３1〜２３mを介してＤ／Ａ変
換器１１に入力される。アップダウンカウンタ２５の出
力Ｄm+1〜Ｄnは不揮発性記憶装置１３のメモリ・セルＤ
m+1〜Ｄnに接続されるとともに、トライステート・バッ
ファ・ゲート２３m+1〜２３nを介してＤ／Ａ変換器１２
に入力される。
【００４５】センサ特性調整回路のＷ端子は不揮発性記
憶装置１３のライト端子Ｗおよびメモリ・セルＤn+1に
接続される。カウント・イネーブル端子ＣＥ１はアップ
ダウンカウンタ２４のカウント・イネーブル端子に接続
され、カウント・イネーブル端子ＣＥ２はアップダウン
カウンタ２５のカウント・イネーブル端子にそれぞれ接
続される。またセンサ特性調整回路のアップ・ダウン端
子Ｕ／Ｄ、リセット端子Ｒ、およびクロック端子ＣＬＫ
は、それぞれアップダウンカウンタ２４、２５のアップ
・ダウン端子、リセット端子Ｒ、およびクロック端子Ｃ
ＬＫに接続されている。その他は図７の回路と同様に構
成される。
憶装置１３のライト端子Ｗおよびメモリ・セルＤn+1に
接続される。カウント・イネーブル端子ＣＥ１はアップ
ダウンカウンタ２４のカウント・イネーブル端子に接続
され、カウント・イネーブル端子ＣＥ２はアップダウン
カウンタ２５のカウント・イネーブル端子にそれぞれ接
続される。またセンサ特性調整回路のアップ・ダウン端
子Ｕ／Ｄ、リセット端子Ｒ、およびクロック端子ＣＬＫ
は、それぞれアップダウンカウンタ２４、２５のアップ
・ダウン端子、リセット端子Ｒ、およびクロック端子Ｃ
ＬＫに接続されている。その他は図７の回路と同様に構
成される。
【００４６】図８のアップダウンカウンタ２４、２５の
動作は次の通りである。アップダウンカウンタ２４、２
５はクロック端子ＣＬＫに印加されるパルスに同期して
カウントを行ってカウント値を記憶し、パラレルデータ
Ｄ1〜Ｄm、Ｄm+1〜Ｄnとして出力する。アップダウンカ
ウンタ２４、２５のアップカウント（カウント値増
加）、ダウンカウント（カウント値減少）はアップ・ダ
ウン端子Ｕ／Ｄで選択される。即ち、アップ・ダウン端
子Ｕ／Ｄが"Ｈ"の時アップカウント、"Ｌ"の時にはダウ
ンカウントと成る。またアップダウンカウンタ２４、２
５はカウント・イネーブル端子ＣＥ１、ＣＥ２により独
立に動作する。即ち、例えばカウント・イネーブル端子
ＣＥ１が"Ｈ"でカウント・イネーブル端子ＣＥ２が"Ｌ"
の場合には、アップダウンカウンタ２４のみがカウント
し、アップダウンカウンタ２５に記憶されたデータはそ
のまま保持される。従って、この場合、アップダウンカ
ウンタ２５の出力は固定であり、アップダウンカウンタ
２４の出力のみが変化する。
動作は次の通りである。アップダウンカウンタ２４、２
５はクロック端子ＣＬＫに印加されるパルスに同期して
カウントを行ってカウント値を記憶し、パラレルデータ
Ｄ1〜Ｄm、Ｄm+1〜Ｄnとして出力する。アップダウンカ
ウンタ２４、２５のアップカウント（カウント値増
加）、ダウンカウント（カウント値減少）はアップ・ダ
ウン端子Ｕ／Ｄで選択される。即ち、アップ・ダウン端
子Ｕ／Ｄが"Ｈ"の時アップカウント、"Ｌ"の時にはダウ
ンカウントと成る。またアップダウンカウンタ２４、２
５はカウント・イネーブル端子ＣＥ１、ＣＥ２により独
立に動作する。即ち、例えばカウント・イネーブル端子
ＣＥ１が"Ｈ"でカウント・イネーブル端子ＣＥ２が"Ｌ"
の場合には、アップダウンカウンタ２４のみがカウント
し、アップダウンカウンタ２５に記憶されたデータはそ
のまま保持される。従って、この場合、アップダウンカ
ウンタ２５の出力は固定であり、アップダウンカウンタ
２４の出力のみが変化する。
【００４７】従って不揮発性記憶装置１３にデータを書
き込む前において電圧制御増幅器１０の出力をモニタす
る事により例えばオフセットのみを調整する事ができ
る。この場合、電圧制御増幅器１０の出力をモニタしな
がら、アップダウンカウンタ２４の出力が大きくなりす
ぎた場合にはアップ・ダウン端子Ｕ／Ｄを"Ｌ"にしてア
ップダウンカウンタ２４をダウンカウントし、オフセッ
トを微調整する事ができる。アップダウンカウンタ２５
の値により決定されるセンサ特性調整回路の感度の設定
も同様に行うことができる。
き込む前において電圧制御増幅器１０の出力をモニタす
る事により例えばオフセットのみを調整する事ができ
る。この場合、電圧制御増幅器１０の出力をモニタしな
がら、アップダウンカウンタ２４の出力が大きくなりす
ぎた場合にはアップ・ダウン端子Ｕ／Ｄを"Ｌ"にしてア
ップダウンカウンタ２４をダウンカウントし、オフセッ
トを微調整する事ができる。アップダウンカウンタ２５
の値により決定されるセンサ特性調整回路の感度の設定
も同様に行うことができる。
【００４８】その他の実施例 以上の実施例１〜６を組み合わせることも可能である。
例えば実施例３、４、あるいは実施例３、６の組み合わ
せが考えられる。
例えば実施例３、４、あるいは実施例３、６の組み合わ
せが考えられる。
【００４９】
【発明の効果】以上のようにこの発明の第１発明に係る
センサ特性調整回路および第２の発明に係るセンサ特性
調整方法においては、特性データは不揮発性記憶装置に
記憶し、不揮発性記憶装置に記憶されたデータに基づい
てオフセットや感度などの出力特性を設定する。従っ
て、集積化の障害と成る可変抵抗を使用しないセンサ特
性調整回路が提供できる効果がある。
センサ特性調整回路および第２の発明に係るセンサ特性
調整方法においては、特性データは不揮発性記憶装置に
記憶し、不揮発性記憶装置に記憶されたデータに基づい
てオフセットや感度などの出力特性を設定する。従っ
て、集積化の障害と成る可変抵抗を使用しないセンサ特
性調整回路が提供できる効果がある。
【００５０】また第３の発明に係るセンサ特性調整回路
の場合、不揮発性記憶装置へのデータ書き込み後にゲー
ト手段によりデータ変換手段を不揮発性記憶装置から分
離する。従って、雑音の多いところで使用しても安定し
て動作するセンサ特性調整回路が得られる効果がある。
の場合、不揮発性記憶装置へのデータ書き込み後にゲー
ト手段によりデータ変換手段を不揮発性記憶装置から分
離する。従って、雑音の多いところで使用しても安定し
て動作するセンサ特性調整回路が得られる効果がある。
【００５１】更にまた第４の発明に係るセンサ特性調整
回路の場合、不揮発性記憶装置へのデータ書き込み前に
おいてデータ変換手段の出力によりセンサ特性調整回路
の特性を調整し、調整値が決定された後に不揮発性記憶
装置へのデータの書き込みを行い、データ変換手段の出
力を調整手段から分離する。従って、データを不揮発性
記憶装置に書き込む前にセンサ特性調整回路の特性をモ
ニタしデータの値を調整した後にデータを不揮発性記憶
装置に書き込む事ができる効果がある。
回路の場合、不揮発性記憶装置へのデータ書き込み前に
おいてデータ変換手段の出力によりセンサ特性調整回路
の特性を調整し、調整値が決定された後に不揮発性記憶
装置へのデータの書き込みを行い、データ変換手段の出
力を調整手段から分離する。従って、データを不揮発性
記憶装置に書き込む前にセンサ特性調整回路の特性をモ
ニタしデータの値を調整した後にデータを不揮発性記憶
装置に書き込む事ができる効果がある。
【図１】この発明の実施例１に係るセンサ特性調整回路
の回路図である。
の回路図である。
【図２】図１のセンサ特性調整回路のシリアル・パラレ
ル変換器に入力される信号の波形図である。
ル変換器に入力される信号の波形図である。
【図３】この発明の実施例２に係るセンサ特性調整回路
の回路図である。
の回路図である。
【図４】図３の回路の不揮発性記憶装置の内部構成を示
す部分回路図である。
す部分回路図である。
【図５】この発明の実施例３に係るセンサ特性調整回路
の回路図である。
の回路図である。
【図６】この発明の実施例４に係るセンサ特性調整回路
の回路図である。
の回路図である。
【図７】この発明の実施例５に係るセンサ特性調整回路
の回路図である。
の回路図である。
【図８】この発明の実施例６に係るセンサ特性調整回路
の回路図である。
の回路図である。
【図９】従来のセンサ特性調整回路の回路図である。
１ 半導体センサ ２ 演算増幅器 ３ 抵抗 ４ 可変抵抗 ５ 基準電源 ６ 接地 ７ 抵抗 ８ 可変抵抗 ９ 加算器 １０ 電圧制御増幅器 １１ Ｄ／Ａ変換器 １２ Ｄ／Ａ変換器 １３ 不揮発性記憶装置 １４ シリアル・パラレル変換器 ２１ タイマ ２４ アップダウンカウンタ ２５ アップダウンカウンタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03G 3/30 H03G 3/20 G01D 3/00
Claims (4)
- 【請求項１】 出力側に制御端子を有するアナログの電
圧制御増幅器を設けたアナログの半導体センサの出力の
特性を調整するセンサ特性調整回路であって、 前記 半導体センサの感度およびオフセットの調整値に対
応する外部から入力されたディジタルのシリアルデータ
をパラレルデータに変換するシリアル／パラレル変換手
段と、 前記シリアル／パラレル変換手段の出力するディジタル
のパラレルデータを記憶する不揮発性記憶装置と、 前記不揮発性記憶装置に記憶されたディジタルのパラレ
ルデータのうちオフセットの調整値をディジタル／アナ
ログ変換した後、前記半導体センサの出力電圧に加算
し、感度の調整値をディジタル／アナログ変換した後、
前記電圧制御増幅器の制御端子に印加し増幅率を設定す
る、フセット用および感度用の２つのＤ／Ａ変換器を含
むディジタル／アナログ変換手段と、 を 備えるセンサ特性調整回路。 - 【請求項２】 出力側に電圧制御増幅器が接続されたア
ナログの半導体センサの出力の特性を調整するセンサ特
性調整方法において、 半導体センサの感度およびオフセットの調整値に対応す
るディジタルのシリアルデータをパラレルデータに変換
する工程と、 変換されたパラレルデータを不揮発性記憶装置に記憶す
る工程と、 前記不揮発性記憶装置に記憶されたディジタルのパラレ
ルデータを上記半導体センサの感度およびオフセットの
調整値に分けてアナログ信号に変換し、半導体センサの
オフセットの調整値を前記半導体センサの出力電圧に加
算し、感度の調整値を前記電圧制御増幅器の制御端子に
印加し増幅率を設定する工程と、 を備え、前記アナログ信号に基づいて半導体センサの感
度およびオフセットを調整するセンサ特性調整方法。 - 【請求項３】 出力側に制御端子を有するアナログの電
圧制御増幅器を設けたアナログの半導体センサの出力の
特性を調整するセンサ特性調整回路であって、 前記 半導体センサの感度およびオフセットの調整値に対
応する外部から入力されたディジタルのシリアルデータ
をパラレルデータに変換するシリアル／パラレル変換手
段と、 前記シリアル／パラレル変換手段の出力するディジタル
のパラレルデータを記憶する不揮発性記憶装置と、 前記不揮発性記憶装置に記憶されたディジタルのパラレ
ルデータのうちオフセットの調整値をディジタル／アナ
ログ変換した後、前記半導体センサの出力電圧に加算
し、感度の調整値をディジタル／アナログ変換した後、
前記電圧制御増幅器の制御端子に印加し増幅率を設定す
る、オフセット用および感度用の２つのＤ／Ａ変換器を
含むディジタル／アナログ変換手段と、 前記シリアル／パラレル変換手段と前記不揮発性記憶装
置の間に挿入されたゲート手段であって、前記シリアル
／パラレル変換手段から出力された前記パラレルデータ
が前記不揮発性記憶装置に書き込まれた後、前記不揮発
性記憶装置を前記シリアル／パラレル変換手段から分離
するゲート手段と、 を備えるセンサ特性調整回路。 - 【請求項４】 出力側に制御端子を有するアナログの電
圧制御増幅器を設けたアナログの半導体センサの出力の
特性を調整するセンサ特性調整回路であって、 前記 半導体センサの感度およびオフセットの調整値に対
応する外部から入力されたディジタルのシリアルデータ
をパラレルデータに変換するシリアル／パラレル変換手
段と、 前記シリアル／パラレル変換手段の出力するディジタル
のパラレルデータを記憶する不揮発性記憶装置と、 前記シリアル／パラレル変換手段および不揮発性記憶装
置の出力に接続され、前記シリアル／パラレル変換手段
または不揮発性記憶装置の出力するディジタルのパラレ
ルデータを前記半導体センサの感度およびオフセットの
調整値に分けて別々にアナログ信号に変換する２つのＤ
／Ａ変換器を含み、アナログ変換されたオフセットの調
整値を前記半導体センサの出力電圧に加算し、感度の調
整値を前記電圧制御増幅器の制御端子に印加し増幅率を
設定するディジタル／アナログ変 換手段と、 前記シリアル／パラレル変換手段とディジタル／アナロ
グ変換手段の間に挿入されたゲート手段であって、前記
シリアル／パラレル変換手段から不揮発性記憶装置への
データの書き込みが終了した後は前記シリアル／パラレ
ル変換手段の出力を前記ディジタル／アナログ変換手段
から分離する第１のゲート手段と、 前記不揮発性記憶装置とディジタル／アナログ変換手段
の間に挿入されたゲート手段であって、前記シリアル／
パラレル変換手段から不揮発性記憶装置へのデータの書
き込みが行われる前において前記不揮発性記憶装置をデ
ィジタル／アナログ変換手段から分離する第２のゲート
手段と、 を備えるセンサ特性調整回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4349167A JP2857554B2 (ja) | 1992-12-28 | 1992-12-28 | センサ特性調整回路および方法 |
| US08/172,192 US5587653A (en) | 1992-12-28 | 1993-12-23 | Sensor characteristic adjustment circuit for adjusting output characteristics of a semiconductor sensor |
| DE4344293A DE4344293B4 (de) | 1992-12-28 | 1993-12-23 | Sensorcharakteristik-Abgleichschaltung zum Abgleichen der Ausgangscharakteristik eines Halbleitersensors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4349167A JP2857554B2 (ja) | 1992-12-28 | 1992-12-28 | センサ特性調整回路および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204769A JPH06204769A (ja) | 1994-07-22 |
| JP2857554B2 true JP2857554B2 (ja) | 1999-02-17 |
Family
ID=18401926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4349167A Expired - Lifetime JP2857554B2 (ja) | 1992-12-28 | 1992-12-28 | センサ特性調整回路および方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5587653A (ja) |
| JP (1) | JP2857554B2 (ja) |
| DE (1) | DE4344293B4 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002213991A (ja) * | 2001-01-18 | 2002-07-31 | Nec Eng Ltd | センサ情報収集システム |
| EP1425757B1 (en) * | 2001-08-13 | 2018-09-05 | EM Microelectronic-Marin SA | Programming an electronic device including a non-volatile memory, in particular for adjusting the features of an oscillator |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58177023A (ja) * | 1982-04-09 | 1983-10-17 | Chino Works Ltd | 自動利得制御回路 |
| DE3319339A1 (de) * | 1982-05-31 | 1983-12-29 | Sharp K.K., Osaka | Treiberanordnung fuer eine x-y-elektrodenmatrix |
| DE3429854A1 (de) * | 1983-08-23 | 1985-03-14 | Zahnradfabrik Friedrichshafen Ag, 7990 Friedrichshafen | Gleichspannungs-messeinrichtung mit offsetspannungskompensation |
| DE3411115A1 (de) * | 1984-03-26 | 1985-10-03 | Siemens AG, 1000 Berlin und 8000 München | Kombinationssensor |
| JPS62118622A (ja) * | 1985-11-19 | 1987-05-30 | Nec Corp | Ａｇｃ増幅器 |
| US4783659A (en) * | 1986-08-22 | 1988-11-08 | Rosemount Inc. | Analog transducer circuit with digital control |
| DE3634854A1 (de) * | 1986-10-13 | 1988-04-14 | Degussa | Verfahren und vorrichtung zur erzeugung einer einheitlichen kennlinie fuer sensoren |
| DE3709805A1 (de) * | 1987-03-25 | 1988-10-13 | Kloeckner Moeller Elektrizit | Verarbeitungsmodul zur erfassung analoger eingangsgroessen, insbesondere fuer mikroprozessorsysteme und speicherprogrammierbare steuerungen |
| JPS63290411A (ja) * | 1987-05-22 | 1988-11-28 | Yokogawa Medical Syst Ltd | 多点入力信号測定装置 |
| DE3743846A1 (de) * | 1987-12-23 | 1989-07-13 | Porsche Ag | Messwertaufnehmer |
| JP2595314B2 (ja) * | 1988-06-30 | 1997-04-02 | 三菱電機株式会社 | 誤書き込み防止機能を備えたｉｃカ―ド |
| DE3901789A1 (de) * | 1989-01-21 | 1990-07-26 | Msi Elektronik Gmbh | Verfahren zur messfehlerkorrektur bei mehrkomponenten-fluidanalysegeraeten |
| DE3907002A1 (de) * | 1989-02-25 | 1990-08-30 | Allinger & Partner Software En | Vorrichtung zur abfrage und digitalen uebertragung des aktuell angezeigten messwertes eines messgeraetes mit digitalanzeige an einen rechner und verfahren hierzu |
| US5051743A (en) * | 1989-05-31 | 1991-09-24 | Ball Corporation | High precision, high frequency current sensing and analog signal decoding network |
| JPH03183203A (ja) * | 1989-12-13 | 1991-08-09 | Kokusai Electric Co Ltd | 送信電力制御回路 |
| JPH0453303A (ja) * | 1990-06-21 | 1992-02-20 | Fujitsu Ltd | 増幅器の出力レベル制御回路 |
-
1992
- 1992-12-28 JP JP4349167A patent/JP2857554B2/ja not_active Expired - Lifetime
-
1993
- 1993-12-23 US US08/172,192 patent/US5587653A/en not_active Expired - Lifetime
- 1993-12-23 DE DE4344293A patent/DE4344293B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5587653A (en) | 1996-12-24 |
| JPH06204769A (ja) | 1994-07-22 |
| DE4344293B4 (de) | 2005-12-22 |
| DE4344293A1 (de) | 1994-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3721119B2 (ja) | 温度センサ | |
| US7265707B2 (en) | Successive approximation type A/D converter | |
| US20060147061A1 (en) | Voltage supply circuit, power supply circuit, microphone unit using the same, and microphone unit sensitivity adjustment method | |
| CN1954353A (zh) | 伽马校正电路及具备它的显示装置 | |
| CN109935182B (zh) | 像素电流检测电路、方法、显示装置 | |
| US20060197516A1 (en) | Switching regulator | |
| US7289051B2 (en) | Digital-to-analog converters including charge pumps and related automatic laser power control devices and methods | |
| US9443569B2 (en) | Driver for a semiconductor memory and method thereof | |
| US5367302A (en) | Isolating a CDAC array in a current integrating ADC | |
| US20040175007A1 (en) | Semiconductor integrated circuit and amplifier for suppressing pop sound while minimizing voltage transition settling time | |
| JP2857554B2 (ja) | センサ特性調整回路および方法 | |
| US20040246159A1 (en) | High speed comparator with blocking switches for SAR convertor | |
| US6956520B2 (en) | SAR data converter with unequal clock pulses for MSBS to allow for settling | |
| JP2002310735A (ja) | 半導体物理量センサ装置 | |
| US4908526A (en) | Pulse generator output voltage calibration circuit | |
| KR101551669B1 (ko) | 인터페이스 장치 | |
| JP3268702B2 (ja) | Ａ／ｄ変換器 | |
| US10483994B2 (en) | Kickback compensation for a capacitively driven comparator | |
| US10855277B1 (en) | Mitigating reliability issues in a low-voltage reference buffer driven by a high-voltage circuit | |
| US20150263758A1 (en) | High performance digital to analog converter | |
| TW200828244A (en) | Common voltage adjustment apparatus | |
| KR20150072972A (ko) | 타이밍 켈리브레이션을 이용한 인터폴레이션을 위한 아날로그 디지털 변환기 | |
| JPH10293155A (ja) | プログラマブル電源 | |
| JP2003302301A (ja) | 半導体物理量センサ装置 | |
| JP2002350256A (ja) | 物理量センサのトリミング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101127 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111127 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 15 |