DE4344293B4

DE4344293B4 - Sensorcharakteristik-Abgleichschaltung zum Abgleichen der Ausgangscharakteristik eines Halbleitersensors

Info

Publication number: DE4344293B4
Application number: DE4344293A
Authority: DE
Inventors: Tohru Itami Araki
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-12-28
Filing date: 1993-12-23
Publication date: 2005-12-22
Anticipated expiration: 2013-12-24
Also published as: US5587653A; DE4344293A1; JP2857554B2; JPH06204769A

Abstract

Sensorcharakteristik-Abgleichschaltung zum Abgleichen der Ausgangscharakteristik eines Sensors (1), mit:
a) einer Datenumwandlungsvorrichtung (14; 24, 25) zum Umwandeln von eingegebenen seriellen Datenbits in parallele Datenbits (D₁–D_n);
b) einer mit der Datenumwandlungsvorrichtung (14; 24, 25) verbundenen nichtflüchtigen Speichervorrichtung (13), welche Speicherzellen (16₁–16_n+1) zum Speichern der von der Datenumwandlungsvorrichtung (14; 24, 25) ausgegebenen parallelen Datenbits (D₁–D_n) aufweist; und
c) einer Abgleicheinrichtung (9–12) zum Abgleichen eines Ausgangssignals des Sensors (1) in Abhängigkeit der in der nichtflüchtigen Speichervorrichtung (13) gespeicherten parallelen Datenbits (D₁–D_n), wobei die gespeicherten parallelen Datenbits (D₁–D_n) erste Bits (D₁–D_m) zur Festlegung eines Offsets der Abgleicheinrichtung (9–12) enthalten und zweite Bits (D_m+1–D_n) zur Festlegung einer Empfindlichkeit der Abgleichschaltung (9–12) enthalten,
dadurch gekennzeichnet, dass
d) die nichtflüchtige Speichervorrichtung (13) einen Speicherplatz zur Speicherung eines Schreibunterdrückungsbits (D_n+1) aufweist, und
e) UND Gatter (15₁–15_n), von denen jedes einen invertierenden und einen nicht-invertierenden Eingangsanschluss hat, zwischen die Datenumwandlungsvorrichtung (14; 24,...

Description

Die Erfindung bezieht sich auf eine Sensorcharakteristik-Abgleichschaltung zum Abgleichen der Ausgangscharakteristik eines Sensors.

9 ist ein Schaltungsdiagramm, das eine Sensorcharakteristik-Abgleichschaltung zum Abgleichen der Ausgangscharakteristik eines Halbleitersensors zeigt. Der Ausgang eines Halbleitersensors 1 ist über einen Widerstand 3 mit dem invertierenden Eingang eines Operationsverstärkers 2 verbunden. Ein variabler Widerstand 4 ist mit dem invertierenden Eingang und dem Ausgang des Operationsverstärkers 2 verbunden. Zwischen einer Referenzspannungsquelle 5 und Masse 6 sind ein Widerstand 7 und ein variabler Widerstand 8 geschaltet. Der positive (nicht invertierende) Eingang des Operationsverstärkers 2 ist mit dem Verbindungspunkt zwischen dem Widerstand 7 und dem variablen Widerstand 8 verbunden.

Nachfolgend wird die Arbeitsweise der Schaltung von 9 beschrieben. Es sei angenommen, dass V_S die Ausgangsspannung des Halbleitersensors 1, V₀ die Ausgangsspannung des Operationsverstärkers 2, R₃ den Widerstandswert des Widerstandes 3, R₄ den variablen Widerstandswert des variablen Widerstandes 4, und V_P die am positiven (nicht invertierenden) Eingang des Operationsverstärkers 2 anliegende Eingangsspannung darstellt. Damit ergibt sich die Ausgangsspannung V₀ des Operationsverstärkers 2 durch: V0 = (1 + R4/R3) – [VS(R4/R3)]

Ferner sei R₈ der variable Widerstandswert des variablen Widerstandes 8. Die Eingangsspannung V_P am positiven (nicht invertierenden) Eingang des Operationsverstärkers 2 ist somit gegeben durch: VP = VREF[RS·(R7 + R8)]

Damit ergibt sich V₀ des Operationsverstärkers 2 zu: V0 = VREF[RS·(R7 + R8)(1 + R4/R3) – [VS(R4/R3)]

In letztgenannter Gleichung stellt der erste Ausdruck auf der rechten Seite den Offsetwert der Sensorcharakteristik-Abgleichschaltung dar und der zweite Ausdruck ihren Empfindlichkeitswert.

Somit verbleibt in letztgenannter Gleichung auf der rechten Seite nur der erste Ausdruck, wenn die Ausgangsspannung des Halbleitersensors 1 gleich 0 ist. Der erste Ausdruck hängt nicht von der Ausgangsspannung Vs des Halbleitersensors 1 ab und ist somit eine Konstante. Der erste Ausdruck entspricht daher dem Offsetwert der Sensorcharakteristik-Abgleichschaltung. Andererseits ist der zweite Ausdruck proportional zur Ausgangsspannung Vs des Halbleitersensors 1 und stellt daher die Empfindlichkeit der Sensorcharakteristik-Abgleichschaltung dar. Der Halbleitersensor 1 kann aufgrund von Herstellungsabweichungen usw. eine beliebige Empfindlichkeitsabweichung aufweisen. Das Ausgangssignal V₀ des Operationsverstärkers 2 (das Ausgangssignal der Sensorcharakteristik-Abgleichschaltung) kann jedoch auf einen bestimmten Empfindlichkeitswert durch Einstellen des variablen Widerstandes R₄ abgeglichen werden.

Die Empfindlichkeit und der Offset der Sensorcharakteristik-Abgleichschaltung gemäß 9 kann folgendermaßen abgeglichen werden. Als erstes wird der Widerstand des variablen Widerstandes 4 auf einen festen Empfindlichkeitswert des Ausgangssignals der Sensorcharakteristik-Abgleichschaltung eingestellt. Als nächstes wird der variable Widerstand 8 zum Einstellen des Offsetwertes festgelegt.

Hierbei wird im Falle der Sensorcharakteristik-Abgleichschaltung gemäß 9 der Operationsverstärker 2 als invertierender Verstärker betrieben. Somit verringert sich mit ansteigender Ausgangsspannung V_S des Halbleitersensors 1 die Ausgangsspannung V₀ der Sensorcharakteristik-Abgleichschaltung. Der Ausgang des Operationsverstärkers 2 kann jedoch mit einem weiteren invertierenden Verstärker derart verbunden werden, dass das Ausgangssignal der Sensorcharakteristik-Abgleichschaltung die gleiche Polarität wie das Ausgangssignal V_S des Halbleitersensors 1 aufweist.

Die herkömmliche Sensorcharakteristik-Abgleichschaltung gemäß 9 besitzt jedoch den Nachteil, dass die variablen Widerstände 4 und 8 zum Einstellen der Charakteristik (d. h. der Empfindlichkeit und des Offsetwertes) notwendig sind. Dies ist jedoch ein Hindernis für eine weitergehende Integration des Halbleitersensors 1 und des Operationsverstärkers 2 auf einem IC.

Ferner zeigt die DE 39 07 002 A1 eine Vorrichtung zur Abfrage und digitalem Übertragung des aktuell angezeigten Messwertes eines Messgeräts mit Digitalanzeige an einem Rechner und Verfahren hierzu.

Die DE 34 29 854 A1 offenbart eine Gleichspannungs-Messeinrichtung mit Offsetspannungskompensation. Die Gleichspannungs-Messeinrichtung ist mit einem Hybridbaustein ausgestattet, der Offsetspannungen innerhalb eines vorgebbaren Pegels sehr schnell durch Nullabgleich selbsttätig ausgleicht und dabei eine Kontrolle ermöglicht, ab wann der Pegel überschritten bzw. ein Nullabgleich nicht mehr möglich ist.

Die DE 37 43 846 A1 beschreibt einen Messwertaufnehmer, der baulich nicht mit einer Auswerteschaltung vereinigt ist. Dieser ist zur Erfassung physikalischer Größen mit einem Kennungsgeber ausgestattet, in dessen Speicherbaustein Korrekturdaten zur Kalibrierung abgespeichert sind.

Die DE 38 44 033 A1 zeigt ein Mikroprozessorsystem für eine Chip-Karte, das einen EEPROM mit einer Seitenmodus-Einschreibefunktion aufweist. Das System kann ein irrtümliches Einschreiben von fehlerhaften Daten mittels einer Schreibunterdrückungsschaltung verhindern.

Der gattungsbildenden GB-Z: BRIGNELL, J. E.: DOREY, A. P.: Sensors for microprocessor-based applications. IN: J. Phys. E: Sci. Instrum., Vol. 16, 1983, S. 952–958 entnehmbar ist eine Sensorcharakteristik-Abgleichschaltung zum Abgleichen der Ausgangscharakteristik eines Sensors. Die Schaltung hat eine Datenumwandlungsvorrichtung zum Umwandeln von eingegebenen seriellen Datenbits in parallele Datenbits sowie eine mit der Datenumwandlungsvorrichtung verbundene nichtflüchtige Speichervorrichtung. Diese weist Speicherzellen zum Speichern der von der Datenumwandlungsvorrichtung ausgegebenen parallelen Datenbits auf. Ferner ist eine Abgleicheinrichtung zum Abgleichen eines Ausgangssignals des Sensors in Abhängigkeit der in der nichtflüchtigen Speichervorrichtung gespeicherten parallelen Datenbits vorhanden. Die gespeicherten parallelen Datenbits enthalten dabei erste Bits zur Festlegung eines Offsets der Abgleicheinrichtung und zweite Bits zur Festlegung einer Empfindlichkeit der Abgleichschaltung.

Bei einem Einsatz einer derartigen Sensorcharakteristik-Abgleichschaltung in einer mit Störsignalen durchsetzten Umgebung kann es aber zu einer Verfälschung der Abgleichcharakteristik kommen, wenn die in der nichtflüchtigen Speichereinrichtung gespeicherten Datenbits durch den Einfluss der Störsignale verändert werden.

Es ist daher Aufgabe der vorliegenden Erfindung, die bekannte Sensorcharakteristik-Abgleichschaltung derart weiterzubilden, dass ein unbeabsichtigtes Verändern des Inhalts der zum Abgleichen verwendeten Datenbits des nichtflüchtigen Speichers zuverlässig verhindert ist.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Hauptanspruchs genannte Merkmalskombination gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.

Nachstehend wird die Erfindung anhand von Ausführungsbeispielen näher beschrieben. Es zeigen:
1 ein Blockdiagramm des Aufbaus einer ersten Sensorcharakteristik-Abgleichschaltung,
2 verschiedene Kurvensignale, die in den seriell-parallel Umwandler der Sensorcharakteristik-Abgleichschaltung gemäß 1 gegeben werden,
3 ein Blockdiagramm des Aufbaus einer zweiten Sensorcharakteristik-Abgleichschaltung,
4 ein Schaltbild, das den inneren Aufbau des nichtflüchtigen Speichers 13 gemäß 3 zeigt,
5 ein Blockdiagramm des Aufbaus einer dritten Sensorcharakteristik-Abgleichschaltung,
6 ein Blockdiagramm des Aufbaus einer vierten Sensorcharakteristik-Abgleichschaltung,
7 ein Blockdiagramm des Aufbaus einer fünften Sensorcharakteristik-Abgleichschaltung,
8 ein Blockdiagramm des Aufbaus einer sechsten Sensorcharakteristik-Abgleichschaltung, und
9 ein Schaltbild einer bekannten Sensorcharakteristik-Abgleichschaltung zum Abgleichen der Ausgangscharakteristik eines Halbleitersensors.
1 zeigt ein Blockdiagramm des Aufbaus einer ersten Sensorcharakteristik-Abgleichschaltung. Ein Addierer 9 weist Eingänge auf, die mit den Ausgängen eines Halbleitersensors 1 und D/A-Umwandlers 11 verbunden sind, und addiert das dem Offset entsprechende Ausgangssignal des D/A-Umwandlers 11 mit dem Ausgangssignal des Halbleitersensors 1. Der Addierer 9 gibt die Summe an den spannungsgesteuerten Verstärker 10 ab. Der Steueranschluss des spannungsgesteuerten Verstärkers 10 ist mit dem Ausgang des D/A-Umwandlers 12 verbunden. Der Verstärkungsfaktor des spannungsgesteuerten Verstärkers 10 wird durch den Ausgangssignalwert des D/A-Umwandlers 12 bestimmt und entspricht der Empfindlichkeit der Sensorcharakteristik-Abgleichschaltung. Ein nichtflüchtiger Speicher 13 liefert digitale Werte, die dem Offset und der Empfindlichkeit der D/A-Umwandler 11 und 12 entsprechen, Ein seriell-parallel Umwandler 14 wandelt die eingegebenen seriellen Daten in parallele Daten um, die in den nichtflüchtigen Speicher 13 eingeschrieben werden. 2 zeigt verschiedene Kurvensignale, die in den seriell-parallel Umwandler der Sensorcharakteristik-Abgleichschaltung gemäß 1 eingegeben werden, wobei die Kurvensignale mit den gleichen Bezugszeichen wie die Eingänge des seriell-parallel Umwandlers 14 bezeichnet sind. Unter Bezugnahme auf 2 wird nachfolgend die Arbeitsweise der Sensorcharakteristik-Abgleichschaltung gemäß 1 beschrieben. Der seriell-parallel Umwandler 14 wandelt die am Dateneingang D_i eingegebenen seriellen Daten in parallele Zwölfbitdaten D₁–D_n (n = 12) um und gibt die parallelen Daten an den nichtflüchtigen Speicher 13 ab. Diese Arbeitsweise wird wie nachfolgend beschrieben durchgeführt.
Gemäß 2 werden an den Takteingang CLK des seriell-parallel Umwandlers 14 die Taktimpulse CLK eingeben, die dem seriell-parallel Umwandler 14 als Referenztakte dienen. Mit jeder steigenden Flanke der Taktimpulse CLK nimmt der seriell-parallel Umwandler 14 ein serielles Datenbit D_i am Dateneingang D_i auf, sofern das Freigabesignal E auf hohem Pegel H liegt. Solange das Freigabesignale E (invertiertes Rücksetzsignal) zum Freigeben des Anschlusses (Rücksetzen des Anschlusses) E auf niedrigem Pegel L liegt, liegen die parallelen Ausgänge D₁–D_n alle auf niedrigem Pegel L. Wenn das am Rücksetzeingang E anliegende Freigabesignal E einen hohen Pegelwert H annimmt, nimmt der seriell-parallel Umwandler 14 die seriellen Datenbits D_i synchron mit den Taktimpulsen CLK auf und gibt die parallelen Datenbits D₁–D_n ab.
Der nichtflüchtiger Speicher 13 enthält 12 Speicherzellen (Speicherelemente), von denen eine jede ein Bit der aus 12 Bits bestehenden parallelen Daten D₁–D_n speichert. Wenn das an den Rücksetzeingang E des seriell-parallel Umwandlers 14 angelegte Signal einen hohen Pegel H annimmt, übernimmt der seriell-parallel Umwandler 14 die Daten von dem Dateneingang D_i für n (n = 12) Taktimpulse. Wenn das am Schreibeingang E des seriell-parallel Umwandlers 14 angelegte Schreibsignal W einen hohen Pegel mit dem (n + 1)-ten Taktimpuls einen hohen Pegel H annimmt, werden die vom seriell-parallel Umwandler 14 ausgegebenen parallelen Datenbits D₁–D_n in den nichtflüchtigen Speicher 13 eingeschrieben. Diese einmal in den nichtflüchtigen Speicher 13 eingeschriebenen Daten können nicht mehr überschrieben werden.
Auf diese Weise werden die parallelen Datenbits D₁–D_n in den nichtflüchtigen Speicher 13 eingeschrieben. Von den parallelen Datenbits D₁–D_n werden die ersten m Bits D₁–D_m und den digitalen Eingängen des D/A-Umwandlers 11 eingegeben. Die verbleibenden (m + 1)-ten bis n-ten Bits D_m+1, -D_n werden an den digitalen Eingängen des D/A-Umwandlers 12 eingegeben.
Der D/A-Umwandler 11 wandelt die ersten m Datenbits D₁–D_m in entsprechende analoge Daten um und gibt das Ergebnis an den Addierer 9 aus. Der Addierer 9 addiert das Ausgangssignal des D/A-Umwandlers 11 mit dem Ausgangssignal des Halbleitersensors 1 als den Offset und gibt ihre Summe an den spannungsgesteuerten Verstärker 10 ab. Andererseits wandelt der D/A-Umwandler 12 die verbleibenden Datenbits D_m+1-D_n in einen entsprechenden analogen Wert um und gibt ihn an den Steuereingang des spannungsgesteuerten Verstärkers 10. Folglich verstärkt der spannungsgesteuerte Verstärker 10 das vom Addierer 9 eingegebene Signal mit einem Verstärkungsfaktor, der den Wert der vom D/A-Umwandler 12 gelieferten Bits D_m+1-D_n entspricht. Somit wird das Ausgangssignal des Halbleitersensors 1 mit den durch die Datenbits D₁–D_m und D_m+1-D_n dargestellten Offset und der Empfindlichkeit über den Addierer 9 und den spannungsgesteuerten Verstärker 10 abgeglichen. Das abgeglichene Sensorsignal wird vom spannungsgesteuerten Verstärker 10 abgegeben.
3 zeigt ein Blockdiagramm des Aufbaus einer zweiten Sensorcharakteristik-Abgleichschaltung. Die Sensorcharakteristik-Abgleichschaltung gemäß 3 besitzt einen der Sensorcharakteristik-Abgleichschaltung gemäß 1 ähnlichen Aufbau mit Ausnahme, dass sie Gatter 15₁ –15_n aufweist und der nichtflüchtige Speicher 13 mit einer (n + 1)-ten Speicherzelle mit dem Schreibeingang W verbunden ist. Im einzelnen weist der nichtflüchtige Speicher 13 (n + 1) Speicherzellen auf, wobei die ersten n Zellen D₁–D_n mit den Gattern 15₁ –15_n verbunden sind und (n + 1)-te Speicherzelle D_n+1 direkt mit dem Schreibeingang W verbunden ist.
Die nicht invertierenden Eingänge der Gatter 15₁ –15_n sind entsprechend mit den parallelen Ausgängen D₁–D_n des seriell-parallel Umwandlers 14 verbunden. Die invertierenden Eingänge der Gatter 15₁ –15_n sind mit dem Ausgang der Speicherzelle D_n+1 des (n + 1)-ten Bits des nichtflüchtigen Speichers 13 verbunden. Die entsprechenden Gatter 15₁ –15_n geben die logischen Produkte (d. h. die UND Verbindungen) der Ausgänge D₁–D_n des seriell-parallel Umwandlers 14 und der Negation des Ausgangs D_n+1 des (n + 1)-ten Bits des nichtflüchtigen Speichers 13 ab.
Das Schreiben der Daten vom seriell-parallel Umwandler 14 in den nichtflüchtigen Speicher 13 erfolgt, bevor das Ausgangssignal D_n+1 des (n + 1)-ten Bits des nichtflüchtigen Speichers 13 einen hohen Pegel H annimmt. Wenn das dem Schreibeingang W zugeführte Signal einen hohen Pegel H annimmt und der logische Wert 1 beim (n + 1)-ten Bit des nichtflüchtigen Speichers 13 eingeschrieben wird, wodurch das Ausgangssignal D_n+1 den hohen Pegel H annimmt, werden alle Ausgangssignale der entsprechenden Gatter 15₁ –15_n auf den niedrigen Pegel L zurückgesetzt. Somit werden unabhängig von den Werten der parallelen Eingangsdaten D₁–D_n des seriell-parallel Umwandlers 14 die an den nichtflüchtigen Speicher 13 eingegebenen Daten D₁–D_n alle auf einen niedrigen Pegel zurückgesetzt, wodurch das Schreiben von neuen Daten in den nichtflüchtigen Speicher 13 unmöglich wird. Somit wird selbst bei fehlerhaftem Betrieb des seriell-parallel Umwandlers 14 der nichtflüchtige Speicher 13 nicht beeinflusst. Die Schaltung gemäß 3 ist demnach besonders für Fälle geeignet, in denen Rauschen und Störsignale auftreten.
4 ist ein Schaltbild, welches den inneren Aufbau des nichtflüchtigen Speichers 13 gemäß 3 darstellt. Die Speicherzellen des nichtflüchtigen Speichers 13 bestehen aus Lawinendioden 16₁ –16_n+1 . Die Lawinendioden 16₁ –16_n+1 können durch inverses Verbinden der Basis-Emitter-Dioden eines NPN Transistors erzeugt werden. Die Lawinendioden 16₁ –16_n+1 besitzen normalerweise eine Durchbruchspannung von 6–9 Volt. Die Lawinendioden 16₁ –16_n+1 sind seriell mit den Transistoren 17₁ –17_n+1 verbunden, wobei die seriellen Verbindungen zwischen den Lawinendioden 16₁ –16_n+1 und den Transistoren 17₁ –17_n+1 über eine Wortleitung 19 und eine Masseleitung verbunden sind. Die Verbindungspunkte zwischen den Lawinendioden 16₁ –16_n+1 und den Transistoren 17₁ –17_n+1 welche die Ausgänge der entsprechenden Speicherzellen darstellen, sind über Widerstände 18₁ –18_n+1 mit Masse verbunden.
Die Basisanschlüsse der Transistoren 17₁ –17_n sind entsprechend mit den Ausgängen der Gatter 15₁ –15_n verbunden. Wenn die Ausgänge der entsprechenden Gatter 15₁ –15_n einen hohen Pegel H annehmen, werden die Transistoren 17₁ –17_n eingeschaltet und die Lawinendioden 16₁ –16_n eingeschrieben, sofern an der Wortleitung 19 eine hohe Spannung anliegt. Der Basisanschluss des Transistors 17_n+1 ist mit dem Schreibeingang W verbunden und wenn das Schreibsignal W einen hohen Pegel H annimmt, wird der Transistor 17_n+1 eingeschaltet, wodurch die Lawinendiode 16_n+1 durchbricht und der invertierte Eingang D_n+1 an den Gattern 15₁ –15_n einen hohen Pegel H annimmt. Genauer gesagt werden die parallelen Daten D₁–D_n in die Speicherzellen des nichtflüchtigen Speichers 13 darstellenden Lawinendioden 16₁ –16_n wie folgt eingeschrieben.
Wenn die Lawinendiode 16₁ –16_n+1 noch nicht durchgebrochen ist und das am Schreibeingang W anliegende Signal auf niedrigem Pegel L liegt, ist der Transistor 17_n+1 abgeschaltet und der invertierende Eingang D_n+1 an den entsprechenden Gatter 15₁ –15_n auf dem niedrigen Pegel L. Damit sind die Gatter 15₁ –15_n offen. Unter diesen Umständen werden die vom seriell-parallel Umwandler 14 umgewandelten parallelen Daten D₁–D_n an den Gattern 15₁ –15_n eingegeben. Die Ausgänge der entsprechenden Gatter 15₁ –15_n nehmen somit einen hohen Pegel H oder einen niedrigen Pegel L entsprechend dem logischen Wert 1 oder 0 der parallelen Daten D₁–D_n an. Folglich werden die entsprechenden Transistoren 17₁ –17_n entsprechend den logischen Werten 1 oder 0 der parallelen Daten D₁–D_n ein- oder ausgeschaltet. Unter diesen Umständen wird an die Wortleitung 19 eine Spannung angelegt (z. B. 15 Volt), welche höher als die Durchbruchspannung der Lawinendioden ist. Demnach fließt durch die Lawinendioden 16₁ –16_n entsprechend des logischen Wertes 1 der parallelen Daten D₁–D_n ein großer Strom von ca. 10 mA. Dadurch werden die Lawinendioden 16₁ –16_n entsprechend dem logischen Wert 1 der parallelen Daten D₁–D_n kurzgeschlossen und die Daten entsprechend der parallelen Daten D₁–D_n in die Lawinendioden 16₁ –16_n eingeschrieben. Wenn beispielsweise ein serielles Signal D₁–D_n gemäß 2 dem seriell-parallel Umwandler 14 zugeführt wird, besitzt das erste Bit D₁ einen logischen Wert 1, weshalb ein großer Strom durch die Lawinendiode 16₁ fließt. Folglich bricht die Lawinendiode 16₁ durch und speichert den logischen Wert 1. Andererseits weist das letzte Bit D_n den logischen Wert 0 auf, weshalb die Lawinendiode 16_n nicht durchbricht. Folglich speichert die Lawinendiode 16_n den logischen Wert 0.
Nachdem die Daten derart in die Lawinendioden 16₁ –16_n eingeschrieben wurden, nimmt der Schreibeingang W einen hohen Pegel H an. Folglich wird der Transistor 17_n+1 eingeschaltet, wodurch die Lawinendiode 16_n+1 durchbricht. Danach verringert sich die Spannung auf der Wortleitung 19 um ca. 3–5 Volt. Die Lawinendiode 16_n+1 ist jedoch bereits kurzgeschlossen. Wenn die am Schreibeingang W anliegende Spannung auf den niedrigen Pegel verringert wird, schaltet sich der Transistor 17_n+1 ab. Somit nimmt der invertierende Eingang D_n+1 der Gatter 15₁ –15_n wieder einen hohen Pegel H an, wodurch die Gatter 15₁ –15_n abgeschaltet werden. Danach bleiben die Eingänge D_n+1 der Gatter 15₁ –15_n beim hohen Pegel H, solange der Schreibeingang W auf niedrigem Pegel L gehalten wird, wodurch alle Gatter 15₁ –15_n geschlossen werden. Deshalb wird der nichtflüchtige Speicher 13 selbst beim fehlerhaften Arbeiten des seriell-parallel Umwandlers 14 nicht beeinflusst. Die in den entsprechenden Lawinendioden 16₁ –16_n gespeicherten parallelen Daten D₁–D_n werden den D/A-Umwandlern 11 und 12 als entsprechende Ausgangsspannungen H oder L an den Verbindungspunkten zwischen den Widerständen 18₁ –18_n und den entsprechenden Lawinendioden 16₁ –16_n zugeführt.
5 zeigt ein Blockdiagramm des Aufbaus einer dritten Sensorcharakteristik-Abgleichschaltung. Im Falle des zweiten Ausführungsbeispiels ist der (n + 1)-te Bitausgang D_n+1 des nichtflüchtigen Speichers 13 direkt mit den Eingängen der Gatter 15₁ –15_n verbunden, um den nichtflüchtigen Speicher 13 nach Abschluss des Einschreibevorgangs der Daten vom seriell-parallel Umwandler 14 zu trennen. Im Falle der Schaltung gemäß 5 ist jedoch der Schreibeingang W über ein Gatter 15_n+1 mit dem Eingang D_n+1 des nichtflüchtigen Speichers 13 verbunden und das Ausgangssignal D_n+1 des nichtflüchtigen Speichers 13 wird über ein Gatter 20 den entsprechenden Gattern 15₁ –15_n+1 eingegeben. Darüber hinaus wird ein Zeitgeber 21, dessen Eingang vom Ausgangssignal des Gatters 15_n+1 versorgt wird, mit deren steigender Planke getriggert und hält den hohen Pegel H für eine Zeitdauer, die für den Durchbruch der Lawinendioden benötigt wird, um den hohen Pegel H zum invertierenden Anschluss des Gatters 20 einzugeben.
Das Einschreiben von Daten in den nichtflüchtigen Speicher 13 gemäß 5 wird folgendermaßen durchgeführt. Wenn der Schreibeingang W auf niedrigem Pegel L liegt und die Daten noch nicht in den nichtflüchtigen Speicher 13 eingeschrieben sind, so liegt das Ausgangssignal des Gatters 15_n+1 auf niedrigem Pegel L, weshalb das Ausgangssignal D_n+1 des nichtflüchtigen Speichers 13 auch auf niedrigem Pegel L liegt. Demnach sind die invertierenden Eingänge der Gatter 15₁ –15_n+1 alle auf niedrigem Pegel L und die Gatter 15₁ –15_n+1 sind offen.
Unter diesen Umständen wird an den Schreibeingang W ein hoher Pegel H angelegt. Darüber hinaus wird eine hohe Spannung an die Wortleitung des nichtflüchtigen Speichers 13 zum Einschreiben der Daten angelegt. Im einzelnen nimmt das Ausgangssignal des Gatters 15_n+1 einen hohen Pegel H an, wenn der Schreibeingang W auf einen hohen Pegel H gelegt wird, so dass das Ausgangssignal des Zeitgebers 21 für eine vorbestimmte Zeitspanne bei einem hohen Pegel H beibehalten wird. Der invertierende Eingang des Gatters erhält das Ausgangssignal des Zeitgebers 21. Somit wird das Ausgangssignal des Gatters 20 für eine vorbestimmte Zeitspanne auf niedrigem Pegel L gehalten, weshalb die Gatter 15₁ –15_n+1 für diese vorbestimmte Zeitspanne offen bleiben. Für diese Zeitspanne werden die Eingänge D₁–D_n und D_n+1 auf den gleichen Pegel wie die Ausgänge D₁–D_n des seriell-parallel Umwandlers 14 und des Schreibeingangs W gehalten, weshalb die Datenbits in die entsprechenden Speicherzellen des nichtflüchtigen Speichers 13 eingeschrieben werden können.
Bei Rückkehr des Ausgangssignals des Zeitgebers 21 auf den niedrigen Pegel L nach Abschluss des Einschreibens der Daten in den nichtflüchtigen Speicher 13, öffnet sich nach der vorgegebenen Zeitspanne das Gatter 20 und gibt ein Signal mit hohem Pegel H des Ausgangs D_n+1 des nichtflüchtigen Speichers 13 ab. Damit werden die mit ihren invertierenden Eingängen mit dem Ausgang des Gatters 20 verbundenen Gatter 15₁ –15_n+1 alle geschlossen und der nichtflüchtige Speicher 13 vom seriell-parallel Umwandler 14 getrennt. Natürlich muss die Zeitspanne, in welcher der hohe Pegel H durch den Zeitgeber 21 gehalten wird, größer sein als die Zeitspanne, in welcher der Schreibeingang W auf hohem Pegel H gehalten wird.
6 zeigt einen Blockdiagramm des Aufbaus einer vierten Sensorcharakteristik-Abgleichschaltung. Die Schaltung gemäß 6 unterscheidet sich von der gemäß 1 in folgenden Punkten. Der nichtflüchtige Speicher 13 beinhaltet neben den Speicherzellen zum Speichern der Daten D₁–D_n eine Speicherzelle D_n+1, die direkt mit dem Schreibeingang W verbunden ist. Ferner sind die Ausgänge D₁–D_n des nichtflüchtigen Speichers 13 mit den Eingängen des D/A-Umwandlers 11 und des D/A-Umwandlers 12 über Tri-State- Puffer 22₁ –22_n verbunden. Die Steueranschlüsse der Tri-State-Puffer 22₁ –22_n sind mit dem Ausgang D_n+1 des nichtflüchtigen Speichers 13 verbunden. Ferner werden die Ausgangssignale D₁–D_n des seriell-parallel Umwandlers 14 an den entsprechenden Bits der D/A-Umwandler 11 und D/A-Umwandler 12 über Tri-State-Puffer 23₁ –23_n eingeben. Die invertierenden Steueranschlüsse der Tri-State-Puffer 23₁ –23_n sind mit dem Ausgang D_n+1 des nichtflüchtigen Speichers 13 verbunden.
Die Arbeitsweise der Schaltung gemäß 6 wird nachfolgend beschrieben. Wenn der Schreibeingang W auf niedrigem Pegel L liegt und das Einschreiben der Daten in den nichtflüchtigen Speicher 13 noch nicht durchgeführt wurde, so liegt der Ausgang D_n+1 des nichtflüchtigen Speichers 13 auf niedrigem Pegel L. Unter diesen Umständen sind somit die Tri-State-Puffer 22₁ –22_n geschlossen während die Tri-State-Puffer 23₁ –23_n offen sind. Wenn somit das Schreiben von Daten in den nichtflüchtigen Speicher 13 noch nicht durchgeführt wird und das Ausgangssignal DM des nichtflüchtigen Speichers 13 auf einem niedrigen Pegel L liegt, werden die Ausgangssignale D₁–D_n des seriell-parallel Umwandlers 14 in die D/A-Umwandler 11 und D/A-Umwandler 12 über die Tri-State-Puffer 23₁ –23_n eingegeben.
Anschließend wird der Schreibeingang W auf hohen Pegel H gelegt und die Daten in den nichtflüchtigen Speicher 13 eingeschrieben. Folglich werden die Tri-State-Puffer 22₁ –22_n geöffnet und die Tri-State-Puffer 23₁ –23_n geschlossen. Nachdem die parallelen Daten D₁–D_n in den nichtflüchtigen Speicher 13 eingeschrieben wurden, nimmt der Ausgang D_n+1 des nichtflüchtigen Speichers 13 den hohen Pegel H an und die Ausgangssignale D₁–D_n des nichtflüchtigen Speichers 13 werden dem D/A-Umwandler 11 und D/A-Umwandler 12 über die Tri-State-Puffer 22₁ –22_n eingeben.
Die Schaltung gemäß 6 weist gegenüber den vorhergehenden Schaltungen folgende Vorteile auf. Im Falle der Sensorcharakteristik-Abgleichschaltung gemäß 4 werden die Ausgabewerte der D/A-Umwandler 11 und 12 solange nicht gesetzt, bis der Schreibeingang W den hohen Pegel H annimmt und die Daten in den nichtflüchtigen Speicher 13 eingeschrieben werden. Somit werden der Offset und die Empfindlichkeit des Ausgangssignals des spannungsgesteuerten Verstärkers 10 solange nicht gesetzt, bis die Daten tatsächlich in den flüchtigen Speicher 13 eingeschrieben sind. Folglich ist es unmöglich, den Offset und die Empfindlichkeit mittels Darstellung der Ausgangssignalwerte des spannungsgesteuerten Verstärkers zu vorbestimmten Werten abzugleichen. Die Schaltung gemäß 6 löst dieses Problem. Im Falle der Schaltung gemäß 6 werden die Ausgangssignale D₁–D_n des seriell-parallel Umwandlers 14 direkt in die D/A-Umwandler 11 und D/A-Umwandler 12 eingegeben, bevor die Daten in den nichtflüchtigen Speicher 13 geschrieben werden. Somit können die Daten D₁–D_n durch Überprüfung des Ausgangswertes des spannungsgesteuerten Verstärkers 10 modifiziert werden, um den Offset und die Empfindlichkeit abzugleichen.
7 zeigt ein Blockdiagramm des Aufbaus einer fünften Sensorcharakteristik-Abgleichschaltung. Die Schaltung gemäß 7 entspricht der von 6 mit Ausnahme folgender Punkte. Der seriell-parallel Umwandler 14 ist mit einem Bitauswahlanschluss SE ausgestattet. Wenn beispielsweise der Bitauswahlanschluss SE auf niedrigem Pegel L liegt, bewirkt der seriell-parallel Umwandler 14 eine seriell- parallel Umwandlung mittels der seriellen Eingangsdaten Di, wobei man erste m parallele Datenbits aus D₁–D_m erhält und verbleibende Datenbits D_m+1–D_n unverändert gehalten werden. Liegt andererseits der Bitauswahlanschluss SE auf hohem Pegel H, so bewirkt der seriell-parallel Umwandler 14 eine seriell-parallel Umwandlung mittels der seriellen Daten D_i, wobei man die letzteren parallelen Datenbits D_m+1–D_n erhält und die Datenbits D₁–D_m unverändert gehalten werden.
Durch die Auswahl des Pegels am Bitauswahlanschluss SE, bevor die Daten in den nichtflüchtigen Speicher 13 eingeschrieben werden, können die dem Offset entsprechenden Datenbits D₁–D_m und die der Empfindlichkeit entsprechenden Datenbits D_m+1–D_n dadurch getrennt voneinander eingestellt werden, dass die Ausgangspegel des spannungsgesteuerten Verstärkers 10 angezeigt werden. Das entsprechend geeignete Datenbit-Muster kann somit wirkungsvoll festgelegt werden. Die ausgewählten Pegel des Offsets und der Empfindlichkeit können sich gegenseitig beeinflussen. Unter diesen Umständen kann es notwendig werden, zuerst den Ausgang des D/A-Umwandlers 11, dann den Ausgang des D/A-Umwandlers 12, und dann wiederum den Ausgang des D/A-Umwandlers 11 abzugleichen. Im Falle der Schaltung gemäß 7 kann der Offset und die Empfindlichkeit wirkungsvoll und wiederholt abgeglichen werden, um unabhängig voneinander eine vorbestimmte Empfindlichkeit und Offset zu erhalten. Wenn die vorbestimmte Empfindlichkeit und der Offset auf diese Weise eingestellt wurden, können die Datenbits als ganzes in den nichtflüchtigen Speicher 13 eingeschrieben werden.
8 zeigt ein Blockdiagramm des Aufbaus einer sechsten Sensorcharakteristik-Abgleichschaltung. Hier werden Auf-Ab Zähler 24 und 25 anstelle des seriell-parallel Umwandlers 14 verwendet. Die Auf-Ab Zähler 24 und 25 geben die dem Offset und der Empfindlichkeit entsprechenden Daten an den D/A-Umwandler 11 und D/A-Umwandler 12 ab. Die Ausgänge D₁–D_m des Auf-Ab Zählers 24 sind mit den Speicherzellen D₁–D_m des nichtflüchtigen Speichers 13 verbunden. Darüber hinaus sind die Ausgänge D₁–D_m des Auf-Ab Zählers 24 mit den Eingängen des D/A-Umwandlers 11 über Tri-State-Puffer 23₁ –23_m verbunden. Die Ausgänge D_m+1–D_n des Auf-Ab Zählers 25 sind mit den Speicherzellen D_m+1–D_n des nichtflüchtigen Speichers 13 verbunden. Darüber hinaus sind die Ausgänge D_m+1–D_n des Auf-Ab Zählers 25 mit dem D/A-Umwandler 12 über Tri-State-Puffer 23_m+1 –23_n verbunden.
Der Schreibeingang W der Sensorcharakteristik-Abgleichschaltung ist mit dem Schreibeingang W des nichtflüchtigen Speichers 13 und mit der Speicherzelle D_n+1 verbunden. Die Zählerfreigabeanschlüsse CE1 und CE2 der Sensorcharakteristik-Abgleichschaltung sind mit den Zählerfreigabeanschlüssen der Auf-Ab Zähler 24 und 25 entsprechend verbunden. Der Auf-Ab Anschluss U/D, der Rücksetzanschluss R und der Taktanschluss CLK der Sensorcharakteristik-Abgleichschaltung sind mit dem Auf/Ab Anschluss, dem Rücksetzanschluss R, und dem Taktanschluss CLK der Auf-Ab Zähler 24 und 25 entsprechend verbunden. Im übrigen entspricht die Schaltung gemäß 8 der von der 7.
Nachfolgend wird die Arbeitsweise der Auf-Ab Zähler 24 und 25 beschrieben. Die Auf-Ab Zähler 24 und 25 zählen synchron die am Takteingang CLK anliegenden Pulse auf und ab. Wenn der Auf/Ab Anschluss U/D auf hohem Pegel H liegt, zählen die Auf-Ab Zähler aufwärts (d. h., der darin abgespeicherte Zählwert wird inkrementiert), und wenn der Auf/Ab Anschluss U/D auf niedrigem Pegel L liegt, zählen die Auf-Ab Zähler abwärts (d. h., der darin abgespeicherte Zählwert wird dekrementiert). Die in den Auf-Ab Zählern 24 und 25 abgespeicherten Werte werden als parallele Daten D₁–D_m und D_m+1–D_n entsprechend ausgegeben. Aufgrund der Zählerfreigabeanschlüsse CE1 und CE2 arbeiten die Auf-Ab Zähler 24 und 25 unabhängig voneinander. Wenn beispielsweise der Zählerfreigabeanschluss CE1 auf hohem Pegel H liegt und der Zählerfreigabeanschluss CE2 auf niedrigem Pegel L liegt, so zählt lediglich der Auf-Ab Zähler 24 (d. h. er zählt aufwärts oder abwärts entsprechend dem am Auf/Ab Anschluss U/D anliegenden Pegel), während die im Auf-Ab Zähler 25 gespeicherten Daten ohne Änderung beibehalten werden. Unter diesen Umständen liegt der Ausgang des Auf-Ab Zählers 25 auf einem festen Wert und nur der Ausgang des Auf-Ab Zählers 24 ändert sich.
Durch Anzeige des Ausgangssignals des spannungsgesteuerten Verstärkers 10 vor dem Einschreiben der Daten in den nichtflüchtigen Speicher 13 kann somit beispielsweise nur der Offset als erstes abgeglichen werden. Damit wird durch Anzeigen des Ausgangssignals des spannungsgesteuerten Verstärkers 10 nur der Ausgang des Auf-Ab Zählers 24 modifiziert. Wird das Ausgangssignal des Auf-Ab Zählers 24 zu groß, so liegt man das Signal am Auf/Ab Anschluss U/D auf niedrigen Pegel L, so dass der Auf-Ab Zähler 24 abwärts zählt. Auf diese Weise kann der Feinabgleich des Offsets wirkungsvoll durchgeführt werden. Die Empfindlichkeit der Sensorcharakteristik-Abgleichschaltung, welche durch den Ausgangswert des Auf-Ab Zählers 25 festgelegt ist, kann auf ähnliche Weise eingestellt werden. Nachdem der Offset und die Empfindlichkeit auf diese Weise eingestellt wurden, werden die Daten in den nichtflüchtigen Speicher 13 eingeschrieben.
Die vorherstehend genannten Sensorcharakteristik-Abgleichschaltungen können auch miteinander kombiniert werden. Beispielsweise können die dritte und die vierte Sensorcharakteristik-Abgleichschaltung oder die dritte und sechste Sensorcharakteristik-Abgleichschaltung miteinander kombiniert werden.

Claims

Sensorcharakteristik-Abgleichschaltung zum Abgleichen der Ausgangscharakteristik eines Sensors (1), mit: a) einer Datenumwandlungsvorrichtung (14; 24, 25) zum Umwandeln von eingegebenen seriellen Datenbits in parallele Datenbits (D₁–D_n); b) einer mit der Datenumwandlungsvorrichtung (14; 24, 25) verbundenen nichtflüchtigen Speichervorrichtung (13), welche Speicherzellen (16₁ –16_n+1 ) zum Speichern der von der Datenumwandlungsvorrichtung (14; 24, 25) ausgegebenen parallelen Datenbits (D₁–D_n) aufweist; und c) einer Abgleicheinrichtung (9–12) zum Abgleichen eines Ausgangssignals des Sensors (1) in Abhängigkeit der in der nichtflüchtigen Speichervorrichtung (13) gespeicherten parallelen Datenbits (D₁–D_n), wobei die gespeicherten parallelen Datenbits (D₁–D_n) erste Bits (D₁–D_m) zur Festlegung eines Offsets der Abgleicheinrichtung (9–12) enthalten und zweite Bits (D_m+1–D_n) zur Festlegung einer Empfindlichkeit der Abgleichschaltung (9–12) enthalten, dadurch gekennzeichnet, dass d) die nichtflüchtige Speichervorrichtung (13) einen Speicherplatz zur Speicherung eines Schreibunterdrückungsbits (D_n+1) aufweist, und e) UND Gatter (15₁ –15_n ), von denen jedes einen invertierenden und einen nicht-invertierenden Eingangsanschluss hat, zwischen die Datenumwandlungsvorrichtung (14; 24, 25) und die nichtflüchtige Speichervorrichtung (13) eingefügt sind, f) das von der nichtflüchtigen Speichervorrichtung (13) ausgegebene Schreibunterdrückungsbit (D_n+1) den invertierenden Eingangsanschlüssen der UND Gatter (15₁ –15_n ) zugeführt wird, g) die von der Datenumwandlungsvorrichtung (14; 24, 25) ausgegebenen parallelen Datenbits (D₁–D_n) den nichtinvertierenden Eingangsanschlüssen der UND Gatter (15₁ –15_n ) zugeführt werden, und h) die Ausgangsanschlüsse der UND Gatter (15₁ –15_n ) mit der nichtflüchtigen Speichervorrichtung (13) verbunden sind.
Sensorcharakteristik-Abgleichschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Abgleicheinrichtung (9–12) eine mit dem Sensor (1) und einer ersten D/A-Umwandlervorrichtung (11) verbundene Addiereinrichtung (9) zum Addieren eines Ausgangssignals der ersten D/A-Umwandlervorrichtung (11) mit dem Ausgangssignal des Sensors (1) aufweist.
Sensorcharakteristik-Abgleichschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Abgleicheinrichtung (9–12) eine zweite D/A-Umwandlervorrichtung (12) und eine Verstärkervorrichtung (10) zum Verstärken eines Ausgangssignals der Addiereinrichtung (9) durch einen dem Ausgangssignal der zweiten D/A-Umwandlervorrichtung (12) entsprechenden Verstärkungsfaktor aufweist.
Sensorcharakteristik-Abgleichschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Speicherzellen (16₁ –16_n+1 ) der nichtflüchtigen Speichervorrichtung (13) aus Lawinendioden bestehen.
Sensorcharakteristik-Abgleichschaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Lawinendioden (16₁ –16_n+1 ) durch inverses Verbinden der Basis-Emitter Dioden eines npn-Transistors erzeugt werden.
Sensorcharakteristik-Abgleichschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Durchbruchspannung der Lawinendioden (16₁ –16_n+1 ) zwischen 6 und 9 Volt liegt.
Sensorcharakteristik-Abgleichschaltung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass die Lawinendioden (16₁ –16_n+1 ) seriell mit Transistoren (17₁ –17_n+1 ) verbunden sind.
Sensorcharakteristik-Abgleichschaltung nach Anspruch 7, dadurch gekennzeichnet, dass die seriellen Verbindungen zwischen den Lawinendioden (16₁ –16_n+1 ) und den Transistoren (17₁ –17_n+1 ) über eine Wortleitung (19) und eine Masseleitung verbunden sind.
Sensorcharakteristik-Abgleichschaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Verbindungspunkte zwischen den Lawinendioden (16₁ –16_n+1 ) und den Transistoren (17₁ –17_n+1 ) über Widerstände (18₁ –18_n+1 ) mit Masse verbunden sind.
Sensorcharakteristik-Abgleichschaltung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Basisanschlüsse der Transistoren (17₁ –17_n+1 ) mit den Ausgängen der UND Gatter (15₁ –15_n ) verbunden sind.