KR101551669B1 - 인터페이스 장치 - Google Patents

Abstract

본 발명의 일 실시예에 의한 인터페이스 장치는 다수의 입력 신호를 수신하여 다수의 조정 신호를 출력하는 신호 입력단; 신호 입력단에서 출력되는 다수의 조정 신호 중 어느 하나를 선택하여 출력하는 채널 선택부; 채널 선택부에서 선택되어 출력된 조정 신호를 디지털 신호로 변환하는 디지타이저; 및 채널 선택부에서 선택된 조정 신호에 대응하는 입력 신호의 신호 특성에 따라 신호 입력단 또는 디지타이저를 제어하는 제어부를 포함한다.

Description

인터페이스 장치{INTERFACE DEVICE}

본 발명은 인터페이스 장치에 관한 것으로서 보다 구체적으로는 설정에 의하여 다양한 종류의 입력 신호를 수신할 수 있으며 입력 신호의 종류에 따라 동작 조건을 조절할 수 있는 인터페이스 장치에 관한 것이다.

다양한 형태로 발생하는 신호를 센싱하고 그 결과를 이용하여 적절한 제어 동작을 수행하는 형태의 기술은 전자 및 기계 기술 분야에서 널리 사용되고 있다.

예를 들어 최근 자동차 시장에서는 안정성 및 편의성을 향상시키고 에너지 효율성을 높이기 위하여 자동차 기술과 전자 기술을 융합한 전자 제어 기술의 중요성이 증가하고 있다. 이러한 전자 제어 기술에서는 인터페이스 기술이 핵심 요소가 되고 있다.

도 1은 종래의 인터페이스 장치를 나타낸 회로도이다.

자동차를 예로 들면 센서의 출력(S) 전압은 배터리 전압(12V)의 범위에서 다양하게 제공되고 있다. 예를 들어 자동차 문의 개폐 관련 센서는 0 ~ 12 V 범위의 신호를 출력하는데 비하여 창문의 개폐 관련 센서는 0 ~ 5V범위의 신호를 출력한다.

도 1에서 센서의 출력 전압은 최대 12V이고 인터페이스 장치(10)의 전원 전압(VDD)은 5V로 가정한다.

커패시터(Cemc)는 급격한 전압 변화에 의한 전자기 장해를 줄이기 위한 것이다. 이는 정전기로 인한 고전압 발생시 반도체 칩을 보호하기 위한 용도로도 사용될 수 있다.

풀업 저항(RU)은 입력 신호가 인가되지 않는 경우 입력 노드가 플로팅되는 것을 방지한다. 입력 노드가 플로팅 상태에 있는 경우 갑작스런 전압이 인가되면 전류 흐름 등으로 인하여 반도체 칩의 파괴를 유발할 수 있다.

풀업 저항(RU)의 크기는 소자의 파괴를 방지할 수 있을 정도의 전류량과 센서의 구동 전류에 의하여 최소값과 최대값이 정해질 수 있다. 풀업 저항(RU) 대신 풀다운 저항이 구비될 수 있다.

전압 분배 저항(RL, RD)은 센서의 출력을 전압 분배하여 인터페이스 장치의 전원 전압(VDD)에 맞도록 전압의 크기를 줄이는 역할을 한다. 전압 분배 저항(RL)은 입력 전류를 제한하는 역할을 겸한다.

전압 분배 저항(RL, RD)과 커패시터(CF)는 필터를 형성하여 입력 신호의 노이즈를 줄이는 역할을 한다.

도 1과 같은 종래의 인터페이스 장치(10)는 이상에서 열거한 소자들을 인터페이스 장치(10) 외부에 부가해야 하므로 장치의 제작 비용이 증가한다.

아울러 인터페이스 장치(10) 내부에는 입력 신호(SF)를 디지털 신호로 변환할 수 있는 아날로그 디지털 변환부(이하, ADC)를 더 포함할 수 있다.

종래의 인터페이스 장치(10)는 입력된 센서 신호(S)를 저항 분배하여 값이 줄어든 신호(SF)를 디지털 신호로 변환한다. 이 경우 출력되는 디지털 신호의 출력 범위가 ADC가 제공할 수 있는 디지털 신호의 전체 범위 중 일부로 축소될 수 있다.

아울러 종래의 인터페이스 장치(10)의 특정 핀에 입력되는 신호는 아날로그 타입, 스위치 타입, PWM 타입 등으로 미리 정해지므로 인터페이스 장치(10)를 범용으로 사용하는데 한계가 있다.

KR10-2013-0085104A A US 4623976 B US 6744376 B1 US 7129746 B1

본 발명은 종래의 인터페이스 장치에서 외장되던 소자들을 모두 내장하여 별도의 외장 소자를 구비할 필요가 없는 인터페이스 장치를 제공한다.

본 발명은 센서의 출력 범위를 손실 없이 디지털로 변환할 수 있는 인터페이스 장치를 제공한다.

본 발명은 아날로그 타입, 스위치 타입, PWM 타입 등 다양한 종류의 센서 신호를 임의의 핀에 임의로 입력받을 수 있는 범용의 인터페이스 장치를 제공한다.

본 발명은 센서에서 출력되는 신호의 종류에 따라 디지털 변환 동작을 제어할 수 있는 인터페이스 장치를 제공한다.

본 발명의 일 실시예에 의한 인터페이스 장치는 다수의 입력 신호를 수신하여 다수의 조정 신호를 출력하는 신호 입력단; 신호 입력단에서 출력되는 다수의 조정 신호 중 어느 하나를 선택하여 출력하는 채널 선택부; 채널 선택부에서 선택되어 출력된 조정 신호를 디지털 신호로 변환하는 디지타이저; 및 채널 선택부에서 선택된 조정 신호에 대응하는 입력 신호의 신호 특성에 따라 신호 입력단 또는 디지타이저를 제어하는 제어부를 포함한다.

본 발명의 일 실시예에 의한 인터페이스 장치에서 다수의 입력 신호 각각은 아날로그 타입, 스위치 타입 또는 PWM 타입을 포함하는 신호 종류 중 어느 하나에 해당한다.

본 발명의 일 실시예에 의한 인터페이스 장치에서 신호 입력단은 각각 다수의 입력 신호 중 어느 하나를 수신하여 다수의 조정 신호 중 어느 하나를 출력하는 다수의 신호 조절부를 포함하되, 각각의 신호 조절부는 입력단에 연결된 보호 회로부와 입력단과 출력단 사이에 연결된 필터부를 포함한다.

본 발명의 일 실시예에 의한 인터페이스 장치에서 디지타이저는 채널 선택부에서 선택된 신호를 증폭하여 증폭 신호를 출력하는 증폭부; 및 증폭 신호를 디지털 신호로 변환하는 아날로그 디지털 변환부를 포함한다.

본 발명의 일 실시예에 의한 인터페이스 장치에서 제어부는 다수의 입력 신호 중 활성화된 채널에 대응하는 입력 신호를 순차적으로 선택하도록 채널 선택부를 제어하는 스위치 제어부 및 활성화된 채널에 대한 정보를 스위치 제어부에 제공하는 설정 제어부를 포함한다.

본 발명의 일 실시예에 의한 인터페이스 장치에서 설정 제어부는 다수의 입력 신호 각각에 대한 입력 신호 특성을 저장하는 설정 레지스터를 포함하되, 설정 레지스터는 채널의 활성화 여부, 입력 신호의 종류, 입력 신호의 범위 또는 입력 신호의 문턱값을 저장하는 다수의 필드를 포함한다.

본 발명에 의한 인터페이스 장치는 풀업 저항 등과 같이 종래에 외장되던 소자들을 모두 내장하여 제작 비용을 줄일 수 있다.

본 발명에 의한 인터페이스 장치는 센서의 출력 범위를 최대한 이용하여 디지털 변환을 수행함으로써 이를 이용한 제어 동작을 보다 정밀하게 수행할 수 있다.

본 발명에 의한 인터페이스 장치는 아날로그 타입, 스위치 타입, PWM 타입 등 다양한 종류의 센서 신호를 임의의 핀에 임의로 입력받을 수 있어 범용으로 사용할 수 있다.

본 발명에 의한 인터페이스 장치는 센서에서 출력되는 신호의 종류에 따라 디지털 변환에 필요한 동작 조건을 가변적으로 제어하여 전력 소모를 효율적으로 제어할 수 있다.

도 1은 종래 기술에 의한 인터페이스 장치의 회로도.
도 2는 본 발명의 일 실시예에 의한 인터페이스 장치의 블록도.
도 3은 도 2의 신호 입력단의 회로도.
도 4는 도 2의 채널 선택부의 회로도.
도 5는 도 2의 디지타이저를 나타낸 세부 블록도.
도 6은 도 5의 증폭부의 동작을 나타낸 설명도.
도 7은 도 5의 증폭부의 회로도.
도 8은 도 5의 ADC의 회로도.
도 9는 도 8의 비트 제어부의 동작을 나타내는 파형도.
도 10은 도 2의 제어부를 나타낸 블록도.
도 11은 도 10의 스위치 제어부의 동작을 나타낸 파형도.
도 12는 도 11의 설정 레지스터의 구조도.
도 13은 도 2의 저장부를 나타낸 블록도.
도 14 및 15는 본 발명의 일 실시예에 의한 인터페이스 장치를 포함하는 전자 제어 유닛.

이하에서 도면을 참조하여 본 발명의 실시예를 개시한다. 이하에서 동일한 식별 번호는 실질적으로 동일한 구성 요소를 지칭한다.

도 2는 본 발명의 일 실시예에 의한 인터페이스 장치(1000)를 나타내는 블록도이다.

본 발명의 일 실시예에 의한 인터페이스 장치(100)는 신호 입력단(100), 채널 선택부(200), 제어부(300), 디지타이저(400)를 포함한다.

신호 입력단(100)은 다수의 센서 중 어느 하나에서 출력되어 입력된 신호(Si, 1≤i≤n)를 조절하여 조정 신호(CSi)를 출력하는 다수의 신호 조절부(110)를 포함한다. 이하에서 채널은 각 센서 신호가 제공되는 경로를 지칭할 수 있으며 센서 신호를 채널 신호로 지칭할 수 있다.

각 센서 신호는 아날로그 타입, 스위치 타입 또는 PWM 타입을 포함하는 다양한 신호 종류 중에서 어느 하나로 설정될 수 있다.

스위치 타입, PWM 타입, 아날로그 타입의 신호의 의미는 잘 알려진 바와 같다.

스위치 타입의 신호는 입력되는 신호의 의미가 온/오프 두 가지로 해석되는 신호이고, PWM 타입의 신호는 입력되는 신호의 의미가 온/오프 두 가지로 해석되는 동시에 온 상태의 시간과 오프 상태의 시간 또한 의미를 가지는 신호이며, 아날로그 타입의 신호는 최대값과 최소값 사이의 모든 값들이 서로 구별되는 의미를 갖는 신호이다.

각 채널을 통해 입력되는 센서 신호의 종류, 특성 등은 이하에서 설명할 설정 레지스터에 미리 프로그램되어 저장될 수 있다.

채널 선택부(200)는 스위치 제어 신호(SCi[1:n])에 따라 조정 신호(CSi) 중 어느 하나를 선택하여 디지타이저(400)에 제공하는 다수의 스위치를 포함한다.

제어부(300)는 스위치 제어 신호(SC[1:n])를 출력하여 채널 선택부(200)를 제어한다.

디지타이저(400)는 채널 선택부(200)에서 선택된 조정 신호(CSi)를 디지털 신호(DSi)로 변환한다.

제어부(300)는 현재 선택된 채널을 통해 입력되는 신호의 종류에 따라 디지타이저(400)의 동작에 필요한 바이어스 전압, 기준 전압 등을 제공할 수 있다.

제어부(300)는 신호 조절부(110) 내의 소자들을 제어할 수 있다. 예를 들어 제어부(300)는 신호 조절부(110)의 풀업 또는 풀다운 사용 여부, 풀업 또는 풀다운 저항의 크기, 신호의 입력 범위에 따른 저항 분배비, 필터링 대역폭 등을 제어할 수 있다.

본 발명의 일 실시예에 의한 인터페이스 장치(1000)는 저장부(500)를 더 포함할 수 있다.

저장부(500)는 스위치 제어 신호(SC[1:n])를 참조하여 디지타이저(400)에서 출력된 디지털 신호(DSi)를 채널별로 저장할 수 있다.

도 3은 도 2의 신호 조절부(110)를 나타내는 회로도이다.

본 발명의 일 실시예에 의한 신호 조절부(110)는 보호 회로부(111)와 필터부(112)를 포함한다.

보호 회로부(111)는 보호 커패시터(Ce), 보호 다이오드(D1, D2), 클램프 회로(1111), 풀업 스위치(N2), 풀업 저항(PURi), 풀다운 스위치(N3), 풀다운 저항(PDRi)을 포함할 수 있다.

필터부(112)는 입력 신호(Si)를 전압 분배하는 분배 저항(RL, RD), 분배 저항(RD)에 병렬 연결되어 필터링 동작을 하는 가변 커패시터(CF)를 포함할 수 있다.

보호 커패시터(Ce)는 정전기 방전(ESD)에 대한 보호 동작을 수행한다. 다만 차량의 경우에는 ESD에 대한 규격을 충족시키기 위하여 매우 큰 용량의 보호 커패시터(Ce)를 필요로 하는데 이 경우에는 제한된 회로의 면적을 고려하여 보호 커패시터(Ce)를 포함하지 않을 수 있다.

보호 다이오드(D1, D2)는 전원 전압으로서 배터리 전압(VBAT)을 사용한다. 보호 다이오드(D1, D2)는 입력단에서 발생하는 ESD의 영향을 억제한다.

본 실시예에서 배터리 전압(VBAT)을 인터페이스 장치의 전원으로 직접 사용한다. 그러나 배터리 전압(VBAT)은 상대적으로 불안정한 전원으로서 급격한 전압 변화가 발생할 수 있다.

클램프 회로(1111)는 배터리 전압(VBAT)이 급격하게 변하는 경우에 이를 억제하여 회로를 보호할 수 있다.

클램프 회로(1111)는 소스와 드레인이 배터리 전원 단자(VBAT)와 접지 단자 사이에 연결된 MOS 트랜지스터(N1), MOS 트랜지스터(N1)의 게이트와 접지 단자 사이에 연결된 저항(R1), MOS 트랜지스터(N1)의 게이트와 배터리 전원 단자(VBAT) 사이에 연결된 커패시터(C1)를 포함한다.

배터리 전압(VBAT)이 순간적으로 증가하는 경우 커패시터(C1)가 충전되어 게이트 전압이 상승한다. 이에 따라 MOS 트랜지스터(N1)가 턴온되어 순간적으로 과도한 전압을 방전시킨다. MOS 트랜지스터(N1)는 고전압에 내성을 갖는 소자로 구현되는 것이 바람직하다.

풀업 스위치(N2)와 풀다운 스위치(N3)는 제어부(300)에서 제공된 제어 신호(PUCi, PDCi)에 따라 선택적으로 턴온될 수 있다. 풀업 스위치(N2), 풀다운 스위치(N3)는 고전압에 내성을 갖는 MOS 트랜지스터로 구현될 수 있다.

풀업 저항(PURi), 풀다운 저항(PDRi)은 가변 저항으로 구현될 수 있으며 가변 저항의 크기는 제어부(300)에서 제공된 제어 신호(Ri)에 따라 조절될 수 있다.

풀업 저항(PURi) 또는 풀다운 저항(PDRi)은 입력단이 플로팅되는 것을 방지할 수 있다.

필터부(112)는 분배 저항(RL, RD)과 커패시터(CF)를 포함할 수 있다. 본 실시예에서 분배 저항(RL)은 필터부(112)의 입력단과 출력단 사이에 연결되고, 분배저항(RD) 및 커패시터(CF)는 필터부(112)의 출력단과 접지단(G2) 사이에 연결된다.

필터부(112)는 외부 노이즈와 스위치 신호가 입력되는 경우 발생할 수 있는 채터링을 억제할 수 있다.

센서 신호(Si)의 DC 성분은 분배 저항(RL, RD)에 의해 저항 분배된다. 본 실시예에서 분배 저항(RL)은 고정된 값을 가지고 분배 저항(RD)은 제어부(300)의 제어에 따라 가변적인 값을 가진다.

제어부(300)는 센서 신호(Si)의 신호 범위에 따라 분배비를 조절함으로써 센서 신호(Si)가 인터페이스 장치의 전원 전압 범위 내에 속하도록 한다.

제어부(300)는 커패시터(CF)의 용량을 조절하여 필터부(112)의 대역폭을 조절할 수도 있다. 예를 들어 센서 신호(Si)가 아날로그 신호인 경우, 스위치 신호인 경우, PWM 신호인 경우에 따라 대역폭을 조절함으로써 센서 신호(Si)가 인터페이스 장치 내부로 온전히 입력되도록 한다.

도 3에서 필터부(112)는 저항과 커패시터를 이용한 수동 필터로 구현되었으나 능동 필터의 형태로 구현할 수도 있으며 이 경우 고전압에 내성을 가지는 소자를 사용하는 것이 바람직할 수 있다.

도 3에서 보호 회로부(111)와 필터부(112)는 접지단(G1, G2)을 분리할 수 있다. 이에 따라 필터부(112)는 배터리 전압(VBAT), 센서 신호(Si)의 급격한 변동 등으로 인하여 발생할 수 있는 전류의 영향을 상대적으로 적게 받을 수 있으며 회로 내부로 노이즈가 적게 인가될 수 있다.

도 4는 도 2의 채널 선택부(200)의 회로도이다.

채널 선택부(200)는 조정 신호(CSi)를 선택하여 출력하는 스위치(Si)를 포함한다.

각 스위치(SWi)는 스위치 제어 신호(SCi)에 따라 온오프가 제어되며 특정 시점에 하나의 조정 신호(CSi)가 출력되도록 동작할 수 있다.

도 5는 도 2의 디지타이저(400)의 세부 블록도이다.

디지타이저(400)는 조정 신호(CSi)를 증폭하는 증폭부(410)와 증폭 신호(ACSi)를 디지털 신호(DSi)로 변환하는 ADC(420)를 포함한다.

증폭부(410)는 조정 신호(CSi)의 범위가 ADC(420)의 최대 입력 범위와 일치하도록 신호를 증폭한다.

도 6은 도 5의 증폭부(410)의 동작을 설명하는 그래프이다.

(a)는 센서 신호(Si)의 입력 범위를 나타낸 것으로서 센서 신호(Si)는 접지 전압(0V)과 전원 전압(VBAT) 사이의 일정 구간(Si,min ~ Si,max)에 존재한다.

(b)는 신호 조절부(110)를 거쳐 채널 선택부(200)에서 출력된 조정 신호(CSi)의 입력 범위를 나타낸다.

필터부(112)를 통과하면서 조정 신호(CSi)의 최대값과 최소값은 분배비에 비례하여 축소된다.

(c)는 증폭기(410)에서 출력된 증폭 신호(ACSi)의 범위를 나타낸다. 증폭부(410)는 증폭 신호(ACSi)의 최대값과 최소값이 ADC(420)가 입력 받을 수 있는 최대값, 최소값과 일치하도록 조정 신호(CSi)를 증폭한다.

센서의 종류에 따라 센서 신호의 범위가 달라질 수 있는데 제어부(300)는 현재 선택된 채널에 대한 센서 신호의 범위에 대한 정보를 증폭부(410)에 제공하여 증폭 동작을 제어할 수 있다.

종래에는 (b) -> (c) 단계의 증폭 동작을 수행하지 않고 (b) 단계에서 생성된 센서 신호를 그대로 디지털로 변환함으로써 센서 신호에 대응하는 디지털 코드의 범위가 ADC에서 출력할 수 있는 디지털 신호의 전체 범위 중 일부로 한정되었다.

본 발명은 도 6과 같이 디지털 변환 이전에 증폭 동작을 먼저 수행함으로써 센서 신호를 디지털 코드의 전체 범위에서 디지털 신호로 변환시킴으로써 이를 이용한 후속의 제어 동작시 보다 정밀한 제어를 가능하게 한다.

도 7은 도 5의 증폭부(410)를 SD-PGA(Single to Differential Programmable Gain Amplifier)를 이용하여 구현한 예이다. SD-PGA 에 대한 기술은 이미 잘 알려진 것이다.

증폭부(410)는 차동 증폭기(411)를 포함한다.

스위칭 신호(P1, P2)는 클록 신호로서 활성화 된 구간이 겹치지 않도록 생성된다. 스위칭 신호(P1)는 스위치(S11, S12, S13, S14, S15, S16)를 제어하고, 스위칭 신호(P2)는 스위치(S2)를 제어한다.

스위칭 신호(P1)가 활성화되면 조정 신호(CSi)와 기준 전압(VTi)에 대응하여 샘플링 커패시터(CS1, CS2)가 충전된다. 이후 스위칭 신호(P2)가 활성화되면 샘플링 커패시터(CS1, CS2)에 충전된 전압이 각각 피드백 커패시터(CF1, CF2)로 이동하여 각각 차동의 증폭 신호(ACSi-, ACSi+)를 출력한다.

차동 증폭기(411)는 전원 전압의 1/2의 크기를 갖는 공통 전압(VC)을 이용하여 차동의 출력 신호를 생성한다.

본 발명의 일 실시예에서 피드백 커패시터(CF1, CF2)의 용량은 증폭부(410)의 증폭비를 결정한다.

본 발명의 일 실시예에서 제어부(300)에서 출력되는 입력 신호 범위(SRi)에 따라 피드백 커패시터(CF1, CF2)의 용량을 조절함으로써 도 7의 (b)->(c) 단계의 증폭 동작을 수행한다.

차동 증폭기(411)의 바이어스 신호(VBi)는 제어부(300)의 제어에 의해 센서 신호의 종류에 따라 다르게 제공될 수 있다. 예를 들어 센서 신호가 아날로그 신호인 경우에 바이어스 전류가 더 많이 흐르도록 바이어스 신호(VBi)가 설정될 수 있다.

증폭기(411)에 입력되는 기준 전압(VTi)은 센서의 종류에 따라 다르게 설정되도록 제어부(300)에 의해 제어될 수 있다. 증폭기(411)의 출력은 문턱 전압(VTi)을 중심으로 차동 출력된다.

SD-PGA의 동작은 일반적으로 잘 알려진 것이므로 기본적인 동작에 대한 설명은 생략한다.

도 8은 도 5의 ADC(420)의 일 실시예를 나타낸 회로도이다.

도 8에 도시된 ADC(420)는 SAR(Successive Approximation Register) 타입의 ADC로서 이미 잘 알려진 구조이다. 이에 따라 이하에서는 일반적으로 알려진 구조 및 동작에 대해서는 설명을 생략한다.

ADC(420)는 차동 증폭 신호(ACSi-) 또는 다수의 기준 전압(VRT, VC, VRB)을 선택하는 스위칭 박스(421), 스위칭 박스(421)에서 선택된 전압에 따라 충전되는 커패시터(C21), 차동 증폭 신호(ACSi+) 또는 기준 전압(VTR, VC, VRB)을 선택하는 스위칭 박스(422), 스위칭 박스(422)에서 출력된 전압에 따라 충전되는 커패시터(C22), 브리지 커패시터(CB), 비교기(423), 비교기(423)의 출력에 따라 스위치 박스(421, 422)를 제어하고 디지털 신호(DSi)를 생성하는 비트 제어부(424)를 포함한다.

스위칭 신호(PS, PC)는 활성화된 구간이 서로 중첩되지 않는 형태의 파형을 가진다. 스위칭 신호(PS)가 활성화 되면 증폭기(410)에서 출력된 차동 형태의 증폭 신호(ACSi+, ACSi-)에 따라 커패시터에 저장함으로써 샘플링을 수행하는 동작을 제어한다. 스위칭 신호(PC)는 샘플링된 신호를 비교하는 동작을 제어한다.

본 발명에 있어서 비교기(423)에 제공되는 바이어스 신호(VBi)는 센서 신호의 종류에 따라 다르게 설정될 수 있다. 예를 들어 센서 신호가 아날로그 신호인 경우 스위치 신호인 경우에 비하여 바이어스 전류가 더 많이 흐르도록 바이어스 신호(VBi)가 인가될 수 있다.

비트 제어부(424)의 디지털 신호 생성 동작은 종래에 잘 알려진 기술이므로 구체적으로 설명하지 않는다.

본 발명에서 비트 제어부(424)는 센서 신호의 종류에 따라 스위칭 신호(PS, PC)를 다르게 출력할 수 있다.

도 9는 도 8의 비트 제어부(424)에서 출력되는 스위칭 신호(PS, PC)의 예를 나타내는 파형도이다.

(a)는 종래의 방식의 일 예로서 센서 신호의 종류에 무관하게 동일한 샘플링 동작은 2 사이클 동안 수행되고, 비교 동작은 14 사이클 동안 수행된다.

본 발명에 있어서는 센서 신호의 종류에 따라 샘플링 동작과 비교 동작에 수행되는 시간을 가변적으로 조절하여 소모 전력을 최적화 할 수 있다.

(b)는 스위치 타입의 신호에 대해서 생성하는 스위칭 신호(PS, PC)를 나타낸다. (b)의 경우 아날로그 타입의 신호에 대해서는 (a)와 같은 방식으로 스위칭 신호(PS, PC)를 생성한다.

스위치 타입의 신호는 하나의 비트값만 결정하면 충분하므로 14 사이클 동안 비교 동작을 수행할 필요가 없이 마지막 1 사이클 동안만 비교 동작을 수행한다. 이에 따라 ADC에서의 불필요한 전력 낭비를 방지한다.

또한 샘플링 동작 시간을 증가시킴으로써 증폭기(410)의 동작 시간에 마진이 증가하여 증폭부(410)에 제공되는 바이어스 전류를 더 낮출 수 있고 이에 따라 소비 전력을 더 줄일 수 있다.

(c)의 경우는 스위치 타입의 신호에 대해서 비교 동작에 필요한 시간을 더 증가시키는 동시에 비교기(423)에 제공되는 바이어스 전류를 낮추는 경우를 나타낸다. 이 경우 소비 전력은 감소할 수 있으나 변환 시간이 증가하게 된다.

도 10은 도 2의 제어부(300)의 블록도이다.

제어부(310)는 스위치 제어부(310)와 설정 제어부(320)를 포함한다.

스위치 제어부(310)는 리셋 신호(RESET), 채널 활성 신호(EN[1:n]), 클록 신호(CLK)를 이용하여 스위치 제어 신호(SC[1:n])를 생성할 수 있다.

도 11의 파형도를 참조하여 스위치 제어부(310)의 동작을 개시한다.

스위치 제어부(310)는 클록 신호(CLK)에 동기하여 활성화된 채널에 대한 스위치를 순차적으로 턴온할 수 있도록 스위치 제어 신호(SC[1:n])를 출력한다.

도 11의 실시예는 채널 1, 3, n번이 활성화되고 나머지 채널은 비활성화 된 경우를 나타낸다. 각 채널의 활성화 여부는 설정 제어부(320)에서 제공된 채널 활성 신호(EN[1:n])를 참조하여 알 수 있다.

스위치 제어부(310)는 비활성화된 채널에 대응하는 스위치 제어 신호는 클록 신호(CLK)에 무관하게 항상 비활성화하고, 활성화된 채널(1, 3, n)에 대응하는 스위치 제어 신호(SC1, SC3, SCn)는 클록 신호(CLK)에 동기하여 번갈아가며 순차적으로 활성화되도록 한다.

설정 제어부(320)는 각 채널에 대한 다양한 설정 정보를 저장하는 설정 레지스터(321)를 포함한다.

설정 제어부(320)는 스위치 제어 신호(SC[1:n])에 따라 증폭부(410)에 제공되는 기준 전압(VTi)을 생성하는 기준 신호 생성부(322)를 더 포함할 수 있다.

설정 제어부(320)는 스위치 제어 신호(SC[1:n])에 따라 증폭기(410)와 ADC(420)에 제공되는 바이어스 신호(VBi)를 생성하는 바이어스 신호 생성부(323)를 더 포함할 수 있다.

도 12를 참조하여 설정 레지스터(321)의 구조를 설명한다.

설정 레지스터(321)는 각 채널에 대응하는 저장 공간을 포함하며 스위치 제어 신호(SC[1:n])를 주소로 하여 각 저장 공간에 접근할 수 있다.

설정 레지스터(321)는 채널 활성(EN), 입력 종류(ST), 풀업 저항(PUC, R), 풀다운 저항(PDC, R), 필터 대역폭(FBW), 입력 범위(SR), 문턱값(T) 필드 등의 다양한 사용자 설정 가능한 필드를 포함할 수 있다.

채널 활성 필드(EN)는 대응하는 채널이 활성된 채널인지 여부를 표시한다. 채널이 활성화된 경우 1, 비활성화된 경우 0으로 설정될 수 있다.

입력 종류(ST)는 해당 채널의 센서에서 출력되는 신호가 아날로그 타입인지 여부를 표시한다. 아날로그 타입인 경우 1, 스위치 타입이거나 PWM 타입인 경우 0으로 설정될 수 있다.

풀업 저항, 풀다운 저항 필드에서 최상위 비트는 풀업 스위치(N2) 또는 풀다운 스위치(N3)의 활성화 여부를 표시할 수 있다.

풀업 저항, 풀다운 저항 필드에서 나머지 비트들은 풀업 저항 또는 풀다운 저항의 값을 표시할 수 있다.

필터 대역폭(FBW)은 신호 조절부(110)의 커패시터(CF)의 용량을 설정하여 필터의 대역폭을 제어할 수 있다.

입력 범위(SR)는 센서 신호의 범위에 대응하는 값으로 설정될 수 있다. 전술한 바와 같이 입력 범위(SR)는 신호 조절부(110)에서 저항 분배비를 조절하는데 사용될 수 있으며, 증폭부(410)에서 증폭비를 조절하는데 사용될 수 있다.

문턱값(T)은 증폭기(410)에 제공되는 기준 전압(VTi)을 결정하는데 사용될 수 있다.

기준 신호 생성부(520)는 스위치 제어 신호(SC[1:n])에 따라 문턱값(Ti)에 대응하는 기준 전압(VTi)을 생성한다. 기준 신호 생성부(520)는 문턱값(Ti)을 아날로그 형태의 기준 전압(VTi)으로 변환하는 DAC를 포함할 수 있다.

본 실시예에서 바이어스 신호 생성부(530)는 센서 신호의 종류(STi)에 따라 서로 다른 바이어스 신호(VBi)를 출력할 수 있다. 예를 들어 센서 신호가 아날로그 타입인 경우 스위치 타입인 경우에 비하여 더 높은 바이어스 전류를 제공하는 바이어스 신호(VBi)를 생성할 수 있다.

도 13은 도 2의 저장부(500)를 나타내는 블록도이다.

저장부(500)는 채널의 개수에 대응하는 레지스터(510)와 스위치 제어 신호(SC[1:n])에 따라 디지타이저(400)에서 출력된 디지털 값(DSi)을 대응하는 레지스터(510)에 제공하는 디멀티플렉서(520)를 포함한다.

도 14 및 도 15는 본 발명의 일 실시예에 의한 인터페이스 장치를 포함하는 전자 제어 유닛(2000)의 블록도이다.

도면에서는 인터페이스 장치 중 신호입력단, 디지타이저만 표시하였으나 기타의 구성들도 함께 포함되는 것임은 자명하다.

도 14에서 디지털 인터페이스는 내부 또는 외부와의 디지털 통신을 위하여 일반적으로 사용되는 표준적인 회로를 나타낼 수 있다.

본 실시예에 의한 전자 제어 유닛(2000)에는 외부로부터 복수의 전압을 입력받아 전원으로 사용한다.

배터리 전압(VBAT)에 대응하는 12V의 전압은 신호 입력단의 구동을 위하여 사용되고, 3.3V의 전압은 디지타이저 등의 구동을 위하여 사용되고, 1.8V의 전압은 디지털 인터페이스의 구동을 위해 사용될 수 있다.

도 15의 실시예는 도 14의 실시예와 비교하여 한가지 전압(예를 들어 12V)을 전원으로 사용하되 그 내부에서 다른 전압(예를 들어 3.3V, 1.8V 등)을 생성 및 관리하는 전원 관리 회로를 더 포함하는 점에서 차이가 있다.

도 15의 실시예는 다양한 클록 신호를 생성하는 클록 생성 회로, 디지타이저에서 생성된 디지털 신호를 디지털 인터페이스를 통해 수신하여 제어 동작을 수행하는 마이크로 컨트롤러, 마이크로 컨트롤러에서 생성한 제어 신호를 외부로 출력하는 출력 구동부를 더 포함할 수 있다.

이상의 개시는 본 발명의 실시예를 개시한 것일 뿐 본 발명의 권리범위를 한정하는 것은 아니다. 본 발명의 권리범위는 특허청구범위에 문언적으로 기재된 범위와 그 균등 범위에 의하여 정해진다.

10, 100: 인터페이스 장치
2000, 2000': 전자 제어 유닛
100: 신호 입력단
110: 신호 조절부
111: 보호 회로부
1111: 클램핑 회로
112: 필터부
200: 채널 선택부
300: 제어부
310: 스위치 제어부
320: 설정 제어부
321: 설정 레지스터
322: 기준 신호 생성부
323: 바이어스 신호 생성부
400: 디지타이저
410: 증폭부
411: 차동 증폭기
420: 아날로그 디지털 변환부(ADC)
421, 422: 스위치 박스
423: 비교기
424: 비트 제어부
500: 저장부
510: 레지스터
520: 디멀티플렉서

Claims (21)

1. 다수의 입력 신호를 수신하여 다수의 조정 신호를 출력하는 신호 입력단;
   신호 입력단에서 출력되는 다수의 조정 신호 중 어느 하나를 선택하여 출력하는 채널 선택부;
   채널 선택부에서 선택되어 출력된 조정 신호를 디지털 신호로 변환하는 디지타이저; 및
   상기 채널 선택부에서 선택된 조정 신호에 대응하는 입력 신호의 신호 특성에 따라 상기 신호 입력단 또는 상기 디지타이저를 제어하는 제어부
   를 포함하는 인터페이스 장치.
2. 청구항 1에 있어서, 상기 다수의 입력 신호 각각은 아날로그 타입, 스위치 타입 또는 PWM 타입을 포함하는 신호 종류 중 어느 하나에 해당하는 인터페이스 장치.
3. 청구항 1에 있어서, 상기 신호 입력단은
   각각 상기 다수의 입력 신호 중 어느 하나를 수신하여 상기 다수의 조정 신호 중 어느 하나를 출력하는 다수의 신호 조절부를 포함하되,
   각각의 상기 신호 조절부는 입력단에 연결된 보호 회로부와 입력단과 출력단 사이에 연결된 필터부
   를 포함하는 인터페이스 장치.
4. 청구항 3에 있어서, 상기 보호 회로부는
   상기 입력단에 신호가 입력되지 않는 경우 상기 입력단을 접지 전압으로 풀다운하거나 전원 전압으로 풀업하는 플로팅 보호부; 및
   상기 전원 전압의 변화를 억제하는 클램핑 회로
   를 포함하는 인터페이스 장치.
5. 청구항 4에 있어서, 상기 플로팅 보호부는
   상기 제어부의 제어에 따라 상기 입력단을 상기 접지 전압으로 풀업하는 풀업부; 및
   상기 제어부의 제어에 따라 상기 입력단을 상기 접지 전압으로 풀다운하는 풀다운부
   를 포함하는 인터페이스 장치
6. 청구항 4에 있어서, 상기 클램핑 회로는
   상기 전원 전압과 상기 접지 전압 사이에 소스와 드레인이 연결된 모스 트랜지스터,
   상기 전원 전압과 상기 모스 트랜지스터의 게이트 사이에 연결된 커패시터 및
   상기 접지 전압과 상기 모스 트랜지스터의 게이트 사이에 연결된 저항
   을 포함하는 인터페이스 장치.
7. 청구항 4에 있어서, 상기 보호 회로부는
   상기 입력단과 상기 전원 전압 또는 상기 입력단과 상기 접지 전압 사이에 연결된 ESD 보호 소자
   를 더 포함하는 인터페이스 장치.
8. 청구항 3에 있어서, 상기 필터부의 이득 또는 대역폭은 상기 제어부의 제어에 따라 조절되는 인터페이스 장치.
9. 청구항 3에 있어서, 상기 보호 회로부와 상기 필터부는 접지 단자가 서로 분리된 인터페이스 장치.
10. 청구항 1에 있어서, 상기 제어부는
    상기 다수의 입력 신호 중 활성화된 채널에 대응하는 입력 신호를 순차적으로 선택하도록 상기 채널 선택부를 제어하는 스위치 제어부 및
    상기 활성화된 채널에 대한 정보를 상기 스위치 제어부에 제공하는 설정 제어부
    를 포함하는 인터페이스 장치.
11. 청구항 10에 있어서, 상기 제어부는
    상기 다수의 입력 신호 각각에 대한 신호 특성을 저장하는 설정 레지스터를 포함하되, 상기 설정 레지스터는 채널의 활성화 여부, 입력 신호의 종류, 입력 신호의 범위 또는 입력 신호의 문턱값을 저장하는 다수의 필드
    를 포함하는 인터페이스 장치.
12. 청구항 1에 있어서, 상기 디지타이저는
    상기 채널 선택부에서 선택된 신호를 증폭하여 증폭 신호를 출력하는 증폭부; 및
    상기 증폭 신호를 디지털 신호로 변환하는 아날로그 디지털 변환부
    를 포함하는 인터페이스 장치.
13. 청구항 12에 있어서, 상기 증폭부는 상기 제어부의 제어에 따라 증폭비를 조절하여 상기 증폭 신호의 출력 범위가 상기 아날로그 디지털 변환부의 최대 입력 범위에 부합하도록 증폭 동작을 수행하는 인터페이스 장치.
14. 청구항 12에 있어서, 상기 제어부는 상기 채널 선택부에서 선택된 신호의 종류에 따라 상기 증폭부의 바이어스 전류 또는 상기 아날로그 디지털 변환부의 바이어스 전류를 제어하는 인터페이스 장치
15. 청구항 14에 있어서, 상기 채널 선택부에서 선택된 신호가 아날로그 타입인 경우의 바이어스 전류가 상기 선택된 신호가 스위치 타입 또는 PWM 타입인 경우의 바이어스 전류에 비하여 더 크게 조절되는 인터페이스 장치.
16. 청구항 12에 있어서, 상기 증폭 신호는 상기 제어부의 제어에 따라 설정되는 기준 전압을 중심으로 하는 차동 형태의 신호인 인터페이스 장치.
17. 청구항 12에 있어서, 상기 아날로그 디지털 변환부는 샘플링 동작과 비교 동작을 수행하여 상기 증폭 신호를 상기 디지털 신호로 변환하되, 샘플링 동작 시간과 비교 동작 시간은 상기 제어부의 제어에 따라 조절되는 인터페이스 장치.
18. 청구항 17에 있어서, 상기 증폭 신호가 스위치 타입 또는 PWM 타입의 신호인 경우의 상기 비교 동작 시간은 상기 증폭 신호가 아날로그 타입인 경우의 상기 비교 동작 시간에 비하여 더 짧게 조절되는 인터페이스 장치.
19. 청구항 17에 있어서, 상기 제어부는 상기 비교 동작 시간을 더 길게 설정하는 경우 상기 아날로그 디지털 변환부의 바이어스 전류를 더 작게 설정하는 인터페이스 장치.
20. 청구항 1에 있어서, 상기 디지타이저의 출력을 저장하는 저장부를 더 포함하는 인터페이스 장치.
21. 청구항 1에 있어서, 상기 신호 입력단은 배터리 전압을 전원 전압으로 사용하고 상기 디지타이저는 상기 배터리 전압보다 낮은 전압을 전원 전압으로 사용하는 인터페이스 장치.

Images