KR101968998B1 - 전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치 - Google Patents

전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치 Download PDF

Info

Publication number
KR101968998B1
KR101968998B1 KR1020170161717A KR20170161717A KR101968998B1 KR 101968998 B1 KR101968998 B1 KR 101968998B1 KR 1020170161717 A KR1020170161717 A KR 1020170161717A KR 20170161717 A KR20170161717 A KR 20170161717A KR 101968998 B1 KR101968998 B1 KR 101968998B1
Authority
KR
South Korea
Prior art keywords
input
signal
voltage
signals
current
Prior art date
Application number
KR1020170161717A
Other languages
English (en)
Inventor
김영정
Original Assignee
김영정
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영정 filed Critical 김영정
Priority to KR1020170161717A priority Critical patent/KR101968998B1/ko
Application granted granted Critical
Publication of KR101968998B1 publication Critical patent/KR101968998B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

입력 인터페이스 장치(1)는 입력되는 전압신호(V+,V-)와 전류신호(I+,I-)를 선택신호(AD_IN_SEL00, AD_IN_SEL01)의 제어에 따라 순차적으로 출력하는 신호 선택부(100)와, 상기 신호 선택부에서 출력되는 아날로그 신호를 증폭하여 출력하는 증폭부(200)와, 상기 증폭부에서 출력되는 증폭 아날로그 신호를 인식하여 디지털 신호로써 출력하는 아날로그 디지털 컨버터(300)와, 상기 디지털 신호를 인식하여 최종 출력신호로써 출력하며 상기 선택신호(AD_IN_SEL00, AD_IN_SEL01)를 생성하는 제어부(400)를 포함하여 구성되는 것을 특징으로 한다.

Description

전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치{An input interface device capable of sequentially processing a voltage signal and a current signal}
본 발명은 입력 인터페이스 장치에 관한 것으로서, 더 상세하게는 전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치에 관한 것이다.
도 1은 종래의 입력 인터페이스 장치의 구성도이고, 도 2는 도 1의 입력 인터페이스 장치에서 아날로그 신호를 입출력하기 위한 I/O 단자대의 구성도이고, 도 3은 도 1의 입력 인터페이스 장치에서 입력회로 부분을 나타낸 도면이다.
도 1 내지 도 3을 참조하면, 종래의 아날로그 전압, 전류 입력이 있는 모듈에 있어 아날로그 디지털 컨버터(ADC) 1채널당 전압 입력과 전류 입력을 동시에 연결하여 입력 받을 수 없었다.
이는 전압 입력의 V-, 전류 입력의 I-가 공통 단자로 처리되어 있고, 전압 연결 시는 V+와 V-로 입력을 받고, 전류 입력 시는 V+와 I+를 쇼트하고, I+와 I-로 입력 받게 된다.
즉, 동시 연결 시 전압 V-와 전류 I-가 공통으로 사용되어 서로 간의 누설 전류에 따른 간섭에 의해 미세하게 측정값에 영향을 주게 되어 종래의 각 사는 단일 입력만 허용하고 있다. 차동입력(Differential Input)의 - 입력이 공통이므로 전압신호 및 전류신호의 간섭이 발생할 수 있다.
또한 전압 입력 시에는 V+와 V-에 입력 결선을 하고, 전류 입력 시에는 V+와 I+를 쇼트하고, I+와 I-에 각 결선하므로, 전압/전류의 동시 입력이 불가는 물론이고, 전압 입력 후 별도의 전류 입력시는 다른 채널이 추가로 필요하게 되었다. 또한 동일 입력 채널에서는 전압, 전류 결선의 번거로움, 오배선등 작업성이 매우 떨어지게 되는 문제가 발생되었다.
https://www.ia.omron.co.kr/products/product_detail.asp?list_code2=001014006&cat_name=&prodPk=1748
본 발명은 상기와 같은 기술적 과제를 해결하기 위해 제안된 것으로, 외부 단자의 재결선 없이 전압신호(V+,V-) 및 전류신호(I+,I-)를 순차적으로 입력받을 수 있는 입력 인터페이스 장치를 제공한다.
상기 문제점을 해결하기 위한 본 발명의 일 실시예에 따르면, 입력되는 전압신호(V+,V-)와 전류신호(I+,I-)를 선택신호(AD_IN_SEL00, AD_IN_SEL01)의 제어에 따라 순차적으로 출력하는 신호 선택부와, 상기 신호 선택부에서 출력되는 아날로그 신호를 증폭하여 출력하는 증폭부와, 상기 증폭부에서 출력되는 증폭 아날로그 신호를 인식하여 디지털 신호로써 출력하는 아날로그 디지털 컨버터와, 상기 디지털 신호를 인식하여 최종 출력신호로써 출력하며, 상기 선택신호(AD_IN_SEL00, AD_IN_SEL01)를 생성하는 제어부를 포함하는 입력 인터페이스 장치가 제공된다.
또한, 본 발명에 포함되는 신호 선택부는 제1 전압신호(V+)를 입력받은 제1 입력노드와 제2 전압신호(V-)를 입력받는 제2 입력노드 사이에 접속되는 제1 캐패시터(C1)와, 상기 제1 입력노드와 그라운드(GND) 사이에 접속되는 제1 저항(R1)와, 상기 제2 입력노드와 상기 그라운드(GND) 사이에 접속되는 제2 저항(R2)과, 제1 전류신호(I+)를 입력받는 제3 입력노드와 제2 전류신호(I-)를 입력받는 제4 입력노드 사이에 접속되는 제2 캐패시터(C2)와, 상기 제3 입력노드와 상기 제4 입력노드 사이에 접속되는 제3 저항(R3)과, 인에이블 신호(EN)가 활성화 되었을 때 상기 선택신호(AD_IN_SEL00, AD_IN_SEL01)에 따라 제2 입력채널(S2A, S2B)로 입력된 상기 전압신호(V+,V-)를 출력하거나, 제3 입력채널(S3A, S3B)로 입력된 상기 전류신호(I+,I-)를 출력하거나, 제4 입력채널(S4A, S4B)로 입력된 그라운드 전압을 출력하는 멀티플렉서;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 포함되는 상기 제어부는, 상기 전압신호(V+,V-)가 출력되는 구간과, 상기 전류신호(I+,I-)가 출력되는 구간 사이에 상기 그라운드 전압을 출력하여 방전동작을 진행하는 것을 특징으로 한다.
또한, 본 발명에 포함되는 상기 신호 선택부는 제1 전압신호(V+)를 입력받은 제1 입력노드와 제2 전압신호(V-)를 입력받는 제2 입력노드 사이에 접속되는 제1 캐패시터(C1)와, 상기 제1 입력노드와 그라운드(GND) 사이에 접속되는 제1 저항(R1)과, 상기 제2 입력노드와 상기 그라운드(GND) 사이에 접속되는 제2 저항(R2)과, 제1 전류신호(I+)를 입력받는 제3 입력노드과 제2 전류신호(I-)를 입력받는 제4 입력노드 사이에 접속되는 제2 캐패시터(C2)와, 상기 제3 입력노드와 상기 제4 입력노드 사이에 접속되는 제3 저항(R3)과, 인에이블 신호(EN)가 활성화 되었을 때 상기 선택신호(AD_IN_SEL00, AD_IN_SEL01)에 따라 제1 입력채널(S1A, S1B)로 입력된 기준전압(VREF)을 출력하거나, 제2 입력채널(S2A, S2B)로 입력된 상기 전압신호(V+,V-)를 출력하거나, 제3 입력채널(S3A, S3B)로 입력된 상기 전류신호(I+,I-)를 출력하거나, 제4 입력채널(S4A, S4B)로 입력된 그라운드 전압을 출력하는 멀티플렉서를 포함하는 것을 특징으로 한다.
또한, 본 발명에 포함되는 상기 제어부는, 상기 전압신호(V+,V-)가 출력되는 구간과, 상기 전류신호(I+,I-)가 출력되는 구간 사이에 상기 그라운드 전압을 출력하도록 제어하여 방전동작을 진행하는 것을 특징으로 한다.
또한 본 발명에 포함되는 상기 제어부는 일정 주기마다 기준전압(VREF)을 출력하도록 제어하여 입력되는 전압 신호(V+, V-)와 전류 신호(I+, I-)의 교정을 진행하는 것을 특징으로 한다.
본 발명의 실시예에 따른 입력 인터페이스 장치는 외부 단자의 재결선 없이 전압신호(V+,V-) 및 전류신호(I+,I-)를 순차적으로 입력받을 수 있다. 즉, 종래의 아날로그 전압, 전류 입력이 있는 입력모듈에 있어 아날로그 디지털 컨버터(ADC) 1개 채널에서 전압 입력과 전류 입력이 동시에 연결하여 입력 받을 수 없었다.
이는 전압 입력의 V-, 전류 입력의 I-가 공통 단자로 처리되고, 동시 연결 시 전압 V-와 전류 I- 간 누설 전류에 따른 간섭으로 미세하게 서로 간의 영향을 주게 되었다. 이에 본 발명의 입력 인터페이스 장치는 각 입력의 V- 와 I-를 각각 분리하고, 소프트웨어적인 시분할 방식으로 동시 입력을 구현하였다.
도 1은 종래의 입력 인터페이스 장치의 구성도
도 2는 도 1의 입력 인터페이스 장치에서 아날로그 신호를 입출력하기 위한 I/O 단자대의 구성도
도 3은 도 1의 입력 인터페이스 장치에서 입력회로 부분을 나타낸 도면
도 4는 본 발명의 실시예에 따른 입력 인터페이스 장치(1)의 구성도
도 5는 도 4의 입력 인터페이스 장치(1)에서 아날로그 신호를 입출력하기 위한 I/O 단자대의 구성도
도 6은 도 4의 입력 인터페이스 장치(1)의 상세한 구성도
도 7은 멀티플렉서(110)의 구성도
도 8은 본 발명의 실시예에 따른 입력 인터페이스 장치(1)의 동작상태를 나타낸 도면
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 입력 인터페이스 장치(1)의 구성도이고, 도 5는 도 4의 입력 인터페이스 장치(1)에서 아날로그 신호를 입출력하기 위한 I/O 단자대의 구성도이고, 도 6은 도 4의 입력 인터페이스 장치(1)의 상세한 구성도이고, 도 7은 멀티플렉서(110)의 구성도이다.
본 실시예에 따른 입력 인터페이스 장치(1)는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 4 내지 도 7을 참조하면, 입력 인터페이스 장치(1)는 신호 선택부(100)와, 증폭부(200)와, 아날로그 디지털 컨버터(300), 제어부(400)를 포함하여 구성된다.
상기와 같이 구성되는 입력 인터페이스 장치(1)의 세부구성과 주요동작을 살펴보면 다음과 같다.
신호 선택부(100)는 입력되는 전압신호(V+,V-)와 전류신호(I+,I-)를 갖는 접속 단자가 독립적으로 존재하고, 선택신호(AD_IN_SEL00, AD_IN_SEL01)의 제어에 따라 전압신호(V+,V-) 또는 전류신호(I+,I-)를 순차적으로 출력한다.
증폭부(200)는 신호 선택부(100)에서 출력되는 아날로그 신호를 증폭하여 출력한다. 증폭부(200)는 차동신호를 입력받아 증폭하는 연산 증폭기를 포함하여 구성되는 것이 바람직하다.
아날로그 디지털 컨버터(300)는 증폭부에서 출력되는 증폭 아날로그 신호를 인식하여 디지털 신호로써 출력한다.
제어부(400)는 디지털 신호를 인식하여 최종 출력신호로써 출력하며 선택신호(AD_IN_SEL00, AD_IN_SEL01)를 생성한다. 즉, 제어부(400)는 선택신호(AD_IN_SEL00, AD_IN_SEL01)의 출력 타이밍을 조절하여 생성할 수 있다.
즉, 상술한 바와 같이 입력 인터페이스 장치(1)는 외부 단자의 재결선 없이 전압신호(V+,V-) 및 전류신호(I+,I-)를 동시에 입력받도록 구성되며, 소프트웨어적인 시분할 방식으로 전압신호(V+,V-) 및 전류신호(I+,I-)를 선택적으로 입력받아 인식할 수 있도록 동작한다.
이때, 전압신호(V+,V-) 및 전류신호(I+,I-)는 번갈아가면서 입력될 수도 있고, 소정의 횟수 전압신호(V+,V-)가 입력된 이후, 전류신호(I+,I-)가 소정의 횟수 입력될 수 있으며 이와 같은 동작은 연속적으로 반복될 수 있다.
즉, 입력 인터페이스 장치(1)는 제어부(400)에서 생성되는 선택신호(AD_IN_SEL00, AD_IN_SEL01)의 제어에 따라 전압신호(V+,V-) 또는 전류신호(I+,I-) 중 어느 하나가 입력되어 인식되며, 선택신호(AD_IN_SEL00, AD_IN_SEL01)는 전압신호(V+,V-) 및 전류신호(I+,I-)의 입력 타이밍과 동기되어 생성된다.
한편, 도 6에 도시된 바와 같이, 신호 선택부(100)는 제1 캐패시터(C1)와, 제2 캐패시터(C2)와, 제1 저항(R1)과, 제2 저항(R2)과, 제3 저항(R3)과, 멀티플렉서(110)를 포함하여 구성된다.
즉, 제1 캐패시터(C1)는 제1 전압신호(V+)를 입력받는 제1 입력노드와 제2 전압신호(V-)를 입력받는 제2 입력노드 사이에 접속된다.
또한 제1 캐패시터(C1)는 제1 저항(R1), 제2 저항(R2)과 병렬로 연결되어 입력 전압 신호의 노이즈 제거 및 신호의 완충, 안정화를 위해 사용된다.
제1 저항(R1)은 제1 입력노드와 그라운드(GND) 사이에 접속되고, 제2 저항(R2)은 제2 입력노드와 그라운드(GND) 사이에 접속된다.
제2 캐패시터(C2)는 제1 전류신호(I+)를 입력받는 제3 입력노드와 제2 전류신호(I-)를 입력받는 제4 입력노드 사이에 접속된다.
또한 제2 캐패시터(C2)는 제3 저항(R3)과 병렬로 연결되어 입력 전류 신호의 노이즈 제거 및 신호의 완충, 안정화를 위해 사용된다.
제3 저항(R3)은 제3 입력노드와 제4 입력노드 사이에 접속된다.
멀티플렉서(110)는 인에이블 신호(EN)가 활성화 되었을 때 선택신호(AD_IN_SEL00, AD_IN_SEL01)에 따라 제1 입력채널(S1A, S1B)로 입력된 기준전압(VREF)을 출력하거나, 제2 입력채널(S2A, S2B)로 입력된 전압신호(V+,V-)를 출력하거나, 제3 입력채널(S3A, S3B)로 입력된 전류신호(I+,I-)를 출력하거나, 제4 입력채널(S4A, S4B)로 입력된 그라운드 전압을 선택적으로 출력하도록 구성된다.
도 7에 도시된 바와 같이, 멀티플렉서(110)는 선택신호(AD_IN_SEL00, AD_IN_SEL01)가 "00" 이고, 인에이블 신호(EN)가 "1"로 활성화되었을 때, 제1 입력채널(S1A, S1B)로 입력된 기준전압(VREF)을 출력한다.
또한, 선택신호(AD_IN_SEL00, AD_IN_SEL01)가 "01 이고, 인에이블 신호(EN)가 "1"로 활성화되었을 때, 제2 입력채널(S2A, S2B)로 입력된 전압신호(V+,V-)을 출력한다.
선택신호(AD_IN_SEL00, AD_IN_SEL01)가 "10" 이고, 인에이블 신호(EN)가 "1"로 활성화되었을 때, 제3 입력채널(S3A, S3B)로 입력된 전류신호(I+,I-)를 출력한다.
선택신호(AD_IN_SEL00, AD_IN_SEL01)가 "11" 이고, 인에이블 신호(EN)가 "1"로 활성화되었을 때, 제4 입력채널(S4A, S4B)로 입력된 그라운드(GND)전압을 출력한다.
도 8은 본 발명의 실시예에 따른 입력 인터페이스 장치(1)의 동작상태를 나타낸 도면이다.
도 8을 참조하면, 전압신호(V+,V-) 및 전류신호(I+,I-)는 번갈아가면서 입력될 수도 있고, 소정의 횟수 전압신호(V+,V-)가 입력된 이후, 전류신호(I+,I-)가 소정의 횟수 입력될 수 있으며 이와 같은 동작은 연속적으로 반복될 수 있다.
제1 예시(CASE1) 내지 제3 예시(CASE3)를 참조하면, 전압신호(V+,V-)가 출력된 이후 전류신호(I+,I-)가 출력되기 전에, 즉 전압신호(V+,V-)가 출력되는 구간과, 전류신호(I+,I-)가 출력되는 구간 사이에 그라운드 전압을 출력하도록 제어하여 방전동작을 진행할 수 있으며 이와 같은 동작은 연속적으로 반복될 수 있다.
즉, 종래의 경우, V-, I-가 공통단자로 사용되어 전압/전류의 간섭(누설된 전류)에 의해 서로간 측정치의 오차 발생할 수 있다. 즉, 전압신호 입력 후 방전, 전류신호 입력 후 방전동작이 수행되지 않을 경우, 전류신호 입력일 경우 그전 전압값의 영향을, 전압신호 입력일 경우 전류값의 간섭을 받아 측정치의 오차가 발생할 수 있다. 즉, 입력노드의 캐패시터와, 소자의 내부 캐패시터, 출력단의 캐패시터 성분 등이 간섭을 일으킬 수 있다.
따라서 본원발명의 입력 인터페이스 장치(1)는 전압신호(V+,V-)가 출력되는 구간과, 전류신호(I+,I-)가 출력되는 구간 사이에 그라운드 전압을 출력하도록 제어하여 방전동작을 진행한다. 이와 같은 방전동작을 진행할 경우, 전압신호(V+,V-)가 출력된 이후 최초로 출력되는 전류신호(I+,I-)가 이전의 전압신호(V+,V-)의 간섭을 받지 않는다. 또한, 전류신호(I+,I-)가 출력된 이후 최초로 출력되는 전압신호(V+,V-)가 이전의 전류신호(I+,I-)의 간섭을 받지 않는다.
또한, 제어부(400)는 일정 주기마다 기준전압(VREF)을 출력하도록 제어할 수 있다. 기준전압(VREF)은 입력 인터페이스 장치(1)가 턴온(TURN ON) 될 때 최초로 한번 출력되고, 소정의 주기 예를 들어 하루에 한번 또는 며칠에 한번 정도의 주기로 출력될 수 있다.
즉, 기준전압(VREF)은 레퍼런스 신호로써 특정 주기마다 한 번씩 출력되어 증폭부(200) 및 아날로그 디지털 컨버터(300)의 감지동작을 확인한 후 오차가 발생할 경우, 트리밍하는 보정작업을 진행하기 위해 출력되는 신호이다.
종래의 제품에서는 1개의 ADC 채널에 전압과 전류를 동시 입력 시 서로간의 간섭에 의해 입력 값에 왜곡이 발생되어 정확한 측정이 되지 않을 수 있다. 또한 전압과 전류 입력 중 어느 한쪽은 항상 분리하여야 하므로, 전압 입력 후 전류 입력 절환 시는 재 결선하거나 별도의 ADC 채널에 전류 입력으로 할당하여야하는 매우 번거로운 문제가 발생되었다.
본원발명의 입력 인터페이스 장치(1)는 하드웨어 및 소프트웨어 구성 시 ADC 1개 채널에 전압과 전류를 동시에 입력 받을 수 있으므로, 고가의 ADC 채널 수의 효율을 2배로 올리므로 경제적이며, 시분할에 의한 전압과 전류를 동시에 입력 받을 수 있으므로 별도의 재 결선의 작업이 필요 없게 되었다.
즉, 입력 인터페이스 장치(1)는 전압 입력의 V+, V-, 전류 입력의 I+, I- 의 접속 단자가 각 존재하고, ADC 입력 채널 사이에 아날로그 스위치와 연산증폭기가 위치하여, 이 아날로그 스위치에 접속된 각 전압, 전류 및 그라운드 입력을 소프트웨어적 시분할 방식으로 아날로그 스위치 출력으로 각 절환하여, 연산증폭기, ADC, MCU를 거쳐 전압, 전류를 동시에 입력 받도록 구성된다.
본 발명에 실시예에 따른 입력 인터페이스 장치는 외부 단자의 재결선 없이 전압신호(V+,V-) 및 전류신호(I+,I-)를 순차적으로 입력받을 수 있다. 즉, 종래의 아날로그 전압, 전류 입력이 있는 입력모듈에 있어 아날로그 디지털 컨버터(ADC) 1개 채널에서 전압 입력과 전류 입력이 동시에 연결하여 입력 받을 수 없었다. 이는 전압 입력의 V-, 전류 입력의 I-가 공통 단자로 처리되고, 동시 연결 시 전압 V-와 전류 I- 간 누설 전류에 따른 간섭으로 미세하게 서로 간의 영향을 주게 되었다. 이에 본 발명의 입력 인터페이스 장치는 각 입력의 V- 와 I-를 각각 분리하고, 소프트웨어적인 시분할 방식으로 동시 입력을 구현하였다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 신호 선택부
200 : 증폭부
300 : 아날로그 디지털 컨버터
400 : 제어부

Claims (6)

  1. 삭제
  2. 입력되는 전압신호(V+,V-)와 전류신호(I+,I-)를 갖는 접속 단자가 독립적으로 존재하고, 선택신호(AD_IN_SEL00, AD_IN_SEL01)의 제어에 따라 순차적으로 출력하는 신호 선택부; 상기 신호 선택부에서 출력되는 아날로그 신호를 증폭하여 출력하는 증폭부; 상기 증폭부에서 출력되는 증폭 아날로그 신호를 인식하여 디지털 신호로써 출력하는 아날로그 디지털 컨버터; 및 상기 디지털 신호를 인식하여 최종 출력신호로써 출력하며 상기 선택신호(AD_IN_SEL00, AD_IN_SEL01)를 생성하는 제어부;를 포함하고,
    상기 신호 선택부는 제1 전압신호(V+)를 입력받은 제1 입력노드와 제2 전압신호(V-)를 입력받는 제2 입력노드 사이에 접속되는 제1 캐패시터(C1); 상기 제1 입력노드와 그라운드(GND) 사이에 접속되는 제1 저항(R1); 상기 제2 입력노드와 상기 그라운드(GND) 사이에 접속되는 제2 저항(R2); 제1 전류신호(I+)를 입력받는 제3 입력노드와 제2 전류신호(I-)를 입력받는 제4 입력노드 사이에 접속되는 제2 캐패시터(C2); 상기 제3 입력노드와 상기 제4 입력노드 사이에 접속되는 제3 저항(R3); 및 인에이블 신호(EN)가 활성화 되었을 때 상기 선택신호(AD_IN_SEL00, AD_IN_SEL01)에 따라 제2 입력채널(S2A, S2B)로 입력된 상기 전압신호(V+,V-)를 출력하거나, 제3 입력채널(S3A, S3B)로 입력된 상기 전류신호(I+,I-)를 출력하거나, 제4 입력채널(S4A, S4B)로 입력된 그라운드 전압을 출력하는 멀티플렉서;를 포함하는 것을 특징으로 하는 입력 인터페이스 장치.
  3. 제2항에 있어서,
    상기 제어부는,
    상기 전압신호(V+,V-)가 출력되는 구간과, 상기 전류신호(I+,I-)가 출력되는 구간 사이에 상기 그라운드 전압을 출력하여 방전동작을 진행하는 것을 특징으로 하는 입력 인터페이스 장치.
  4. 입력되는 전압신호(V+,V-)와 전류신호(I+,I-)를 갖는 접속 단자가 독립적으로 존재하고, 선택신호(AD_IN_SEL00, AD_IN_SEL01)의 제어에 따라 순차적으로 출력하는 신호 선택부; 상기 신호 선택부에서 출력되는 아날로그 신호를 증폭하여 출력하는 증폭부; 상기 증폭부에서 출력되는 증폭 아날로그 신호를 인식하여 디지털 신호로써 출력하는 아날로그 디지털 컨버터; 및 상기 디지털 신호를 인식하여 최종 출력신호로써 출력하며 상기 선택신호(AD_IN_SEL00, AD_IN_SEL01)를 생성하는 제어부;를 포함하고,
    상기 신호 선택부는 제1 전압신호(V+)를 입력받은 제1 입력노드와 제2 전압신호(V-)를 입력받는 제2 입력노드 사이에 접속되는 제1 캐패시터(C1); 상기 제1 입력노드와 그라운드(GND) 사이에 접속되는 제1 저항(R1); 상기 제2 입력노드와 상기 그라운드(GND) 사이에 접속되는 제2 저항(R2); 제1 전류신호(I+)를 입력받는 제3 입력노드과 제2 전류신호(I-)를 입력받는 제4 입력노드 사이에 접속되는 제2 캐패시터(C2); 상기 제3 입력노드와 상기 제4 입력노드 사이에 접속되는 제3 저항(R3); 및 인에이블 신호(EN)가 활성화 되었을 때 상기 선택신호(AD_IN_SEL00, AD_IN_SEL01)에 따라 제1 입력채널(S1A, S1B)로 입력된 기준전압(VREF)을 출력하거나, 제2 입력채널(S2A, S2B)로 입력된 상기 전압신호(V+,V-)를 출력하거나, 제3 입력채널(S3A, S3B)로 입력된 상기 전류신호(I+,I-)를 출력하거나, 제4 입력채널(S4A, S4B)로 입력된 그라운드 전압을 출력하는 멀티플렉서;를 포함하는 것을 특징으로 하는 입력 인터페이스 장치.
  5. 제4항에 있어서,
    상기 제어부는,
    상기 전압신호(V+,V-)가 출력되는 구간과, 상기 전류신호(I+,I-)가 출력되는 구간 사이에 상기 그라운드 전압을 출력하여 방전동작을 진행하는 것을 특징으로 하는 입력 인터페이스 장치.
  6. 제2항 또는 제4항에 있어서,
    상기 제어부는 일정 주기마다 기준전압(VREF)을 출력하도록 제어하여 입력되는 전압 신호(V+, V-)와 전류 신호(I+, I-)의 교정을 진행하는 것을 특징으로 하는 입력 인터페이스 장치.
KR1020170161717A 2017-11-29 2017-11-29 전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치 KR101968998B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170161717A KR101968998B1 (ko) 2017-11-29 2017-11-29 전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170161717A KR101968998B1 (ko) 2017-11-29 2017-11-29 전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치

Publications (1)

Publication Number Publication Date
KR101968998B1 true KR101968998B1 (ko) 2019-04-15

Family

ID=66104890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170161717A KR101968998B1 (ko) 2017-11-29 2017-11-29 전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR101968998B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206696A (ja) * 2002-12-06 2004-07-22 Thine Electronics Inc 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ
KR101551669B1 (ko) * 2015-06-05 2015-09-09 서울대학교산학협력단 인터페이스 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206696A (ja) * 2002-12-06 2004-07-22 Thine Electronics Inc 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ
KR101551669B1 (ko) * 2015-06-05 2015-09-09 서울대학교산학협력단 인터페이스 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
https://www.ia.omron.co.kr/products/product_detail.asp?list_code2=001014006&cat_name=&prodPk=1748

Similar Documents

Publication Publication Date Title
KR101477853B1 (ko) 차동 증폭 장치
US8248137B2 (en) Apparatus for processing signals
JP2017126833A (ja) 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
US10102167B2 (en) Data processing circuit and data processing method
CN108226619A (zh) 一种电流型传感器信号调理电路
KR20090078643A (ko) Ｄｃ 오프셋을 실시간으로 제거하는 ｄｃ 오프셋 보상 회로및 상기 ｄｃ 오프셋 보상 회로를 포함하는 수신 시스템
KR101968998B1 (ko) 전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치
EP3379204B1 (en) Arrangement to calibrate a capacitive sensor interface
US8698213B2 (en) Pressure-sensitive amplifier stage
US10938408B2 (en) Semiconductor device for reading and outputting signal from a sensor
US6605990B2 (en) Balanced transformer-less amplifier and an offset detection and correction system therefore
RU2487469C1 (ru) Схема и способ управления мощностью в множестве каналов
US20230188105A1 (en) Analog signal processing circuit and method for eliminating dc offset voltage
CA2866668A1 (en) Apparatus and method for processing signals.
US8174418B2 (en) Inexpensively improving resolution and reducing noise of low-noise signals
JP5284875B2 (ja) オフセット電圧補正回路
CN107070426B (zh) 一种放大器及其实现方法
US9817035B2 (en) Impedance measuring circuit
KR20040084087A (ko) 피엘씨 아날로그 입력 모듈
JP2019169746A (ja) Ｄａ変換装置、ｄａ変換方法、調整装置、および調整方法
EP3130894B1 (en) Abnormality detection device for sensor and sensor device
KR20170062194A (ko) 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치
JP2014183543A (ja) 音響用出力装置
JP6433325B2 (ja) デューティ比調整装置及びデューティ比調整方法
JP4791435B2 (ja) 直流成分キャンセル回路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant