JP2856854B2

JP2856854B2 - 固体撮像装置

Info

Publication number: JP2856854B2
Application number: JP2181605A
Authority: JP
Inventors: 泰章西田; 芳己飯野; 浩大竹; 幸雄遠藤; 望原田; 宗平真鍋; 誠之松長
Original assignee: Toshiba Corp; Nippon Hoso Kyokai NHK
Current assignee: Toshiba Corp; Japan Broadcasting Corp
Priority date: 1990-07-11
Filing date: 1990-07-11
Publication date: 1999-02-10
Anticipated expiration: 2014-02-10
Also published as: JPH0470282A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、固体撮像装置に係わり、特に少ないフィー
ルド内サンプリングポイント数で高解像度，低偽解像を
得るよう構成した固体撮像装置に関する。

（従来の技術）固体撮像装置における解像度は固体撮像装置に集積さ
れた画素数によって決まり、高解像度を得るには画素数
の増加が必要となる。ところが、画素数が多いことは、
画素信号読出し周波数が高くなることを意味している。
このため、画素数が多いと信号帯域が広がり、ノイズが
増加する。また、画素数の増大は１画素サイズの減少に
つながり、さらに１画素に蓄積される信号電荷数の減少
になる。そして、このノイズの増加と最大蓄積信号電荷
数の減少により、ダイナミックレンジが低下する。

一方、固体撮像装置においては、ナイキスト限界以上
の空間周波数を持つ被写体の撮像では、モアレ等の偽信
号が発生し再生像を劣化させる。この偽信号を減少させ
るため従来、例えば入射面に光導電膜を積層したり、レ
ンチキラーレンズを用いる等して画素開口を等価的に大
きな開口を得ることはできず、この方法では限界があっ
た。また、特公昭62−40910号公報に開示されている駆
動法では、偶数フィールドと奇数フィールドで垂直CCD
転送方向に２画素の組合わせを変え、その加算信号を出
力しインターレース走査を行っている。この方法は、主
として信号蓄積期間をフレーム周期からフィールド周期
にして残像を低減する目的で用いられているものであ
り、垂直方向の偽信号は減少できるものの、水平方向に
ついては従来と変らず偽信号が発生する問題があった。

これらの問題に対して本発明者らは、水平方向画素の
信号加算を行い、且つフィールド毎に信号電荷の組合わ
せを異るように駆動した固体撮像装置を提案した（特開
平１−309579号公報）。以下、この提案について簡単に
説明する。

第８図はこの提案を説明するための模式図で画素の配
列と加算すべき画素の組合わせ例を示している。垂直，
水平方向に配列された各画素（P_1-1，P_1-2〜P_1-N、
P_2-1，P_2-2〜P_2-N、P_3-1，P_3-2〜P_3-N、〜、P_M-1，P_M-2
〜P_M-N）とこれらの画素から得られる信号電荷を垂直，
水平の各２画素づつ加算して、そのサンプリング中心点
を第１フィールド○印（S_A1-1，S_A1-2，〜，S_A2-1，
…）、第２フィールド●印（S_B1-1，S_B1-2，〜，
S_B2-1，…）で示す。再生画像上の走査線を第１フィー
ルドをN,N＋1,N＋2,…で示し、第２フィールドをＮ′，
（Ｎ＋１）′，…で示す。

各画素の信号電荷の加算組み換え順番を、説明する。
ここでは、４画素加算の場合について説明する。第1,第
２フィールドで１フレームを構成する撮像方式におい
て、第１フィールドのＭ走査線に相当する画素サンプリ
ング中心点はS_A1-1，S_A1-2，…となる。このとき、サン
プリング中心点S_A1-1に対する検出は、画素P_1-1，
P_1-2，P_2-1，P_2-2の信号電荷を加算して行う。そして、
次のサンプリング中心点S_A1-2のときは、画素P_1-3，P
_1-4，P_2-3，P_2-4の信号電荷を加算して行う。同様に、
Ｎ＋１走査線に相当する画素サンプリング中心点
S_A2-1，S_A2-2は、それぞれ画素P_3-1，P_3-2，P_4-1，P_4-2
及び画素P_3-3，P_3-4，P_4-3，P_4-4を加算して行う。この
動作を各走査に応じて行い、次の第２フィールドのＮ′
走査線に相当する画素サンプリング中心点S_B1-1，S_B1-2
は、それぞれ画素P_2-2，P_2-3，P_3-2，P_3-3及び画素
P_2-4，P_2-5，P_3-4，P_3-5を加算して行う。このとき、第
１フィールドと第２フィールドの水平方向と垂直方向の
画素加算は１画素づつずらして行う。この結果、各フィ
ールドにおけるサンプリング中心点は図に示すように○
印，●印で表示した位置になる。

上記の動作を行うことにより、各画素より構成される
画素ピッチより大きな開口が得られ、且つ第１フィール
ドと第２フィールド間で開口が重なる効果が生じる。こ
れにより、モアレ等の偽信号が減少できる。第１フィー
ルドと第２フィールドのサンプリング中心点は180°位
相がずれているので、再生画像上での解像度は素子の水
平画素数で決まる値と同じ高解像度が得られる。また、
この動作ではフィールド内で全画素の信号電荷を読出す
ので残像の少ない再生画像が得られる。さらに、画素信
号電荷を４画素分加算して読出すので、垂直方向の２画
素分加算に対して２倍の信号電荷になる。従って、素子
出力部で混入するノイズの影響を小さくでき、S/Nの向
上をはかることができる。また、本動作では水平転送電
極段数を従来の1/2にでき、且つこの転送周波数も1/2に
できる。このため、従来水平転送電極構成で水平画素ピ
ッチが決まっていたのが、この分作り方が容易になるの
で、より高解像度の固体撮像素子が実現可能になる。

次に、第８図で示した動作を実現する具体的素子構造
の一例について説明する。第９図は該素子を示す概略構
成図、第10図は信号電荷を加算するための加算電極部を
示す要部構成図である。この装置は画素（P_1-1，P
_1-2〜，P_M-N）10、垂直CCDレジスタ（第１の信号転送
路）20（20₁，〜，20_N）、加算電極30、水平CCDレジス
タ（第２の信号転送路）40、出力アンプ50、出力端子60
で構成される。垂直CCDレジスタ20は４相（φ_V1，
φ_V2，φ_V3，φ_V4）で駆動され、水平CCDレジスタ40は
２相（φ_H1，φ_H2）で駆動される場合について示してい
る。加算電極30は、第１及び第２の加算ゲート31,32と
垂直CCDレジスタ20の一部（この部の場合はφ_V1，φ_V2
が印加される電極）を使用する。第10図で示す点線は信
号電荷の転送路を示す。

画素10からの信号電極読出しは、垂直CCDレジスタ20
の転送電極のうち、φ_V1，φ_V3が印加される転送電極に
フィールドシフトゲート21を設けて行っている。垂直方
向の画素信号加算は垂直CCDレジスタ20のタイミングを
工夫して行っている。そして、本発明の特徴である水平
方向の画素加算は、加算電極30で行う。このとき、例え
ば垂直CCDレジスタ20₁，20₂の列の信号電荷を加算する
には、加算ゲート31を閉じて加算ゲート32を開く。この
動作によりレジスタ20₁の信号電荷Q_C1とレジスタ20₂の
信号電荷Q_C2との加算が図の_A点で行える。また、垂直CC
Dレジスタ20₁，20₃の列の信号電荷を加算するには、加
算ゲート32を閉じて加算ゲート31を開く。この動作によ
りレジスタ20₂の信号電荷Q_C2とレジスタ20₃の信号電荷Q
_C3との加算が図の_B点で行える。

このように、１画素に１個のフィールドシフトゲート
21を設けるだけで、垂直及び水平の４画素の信号電荷を
加算することができ、且つフィールド毎に加算組合わせ
を異ならせることができる。従って、ノイズも少なく十
分大きな信号電荷を得ることができ、ダイナミックレン
ジの増大をはかると共に、解像度の向上及びモアレの低
減をはかることができる。さらに、垂直CCDレジスタ20
が直線状となり、信号転送路を単純な形で加算が実施で
きるので、より多画素の固体撮像素子も提供できる。ま
た、従来素子に比べ同じ解像度を得るための水平転送段
数を1/2にすることができ、水平転送の周波数を1/2に下
げることができる。このため信号帯域が下げられ、この
分ノイズが減少するのでダイナミックレンジを大きくで
きる。さらに、フィールド毎に全ての画素の信号電荷を
蓄積，読出すので、残像の少ない高画質な再生像が得ら
れる利点がある。

しかしながら、この種の装置にあっては次のような問
題があった。即ち、第10図にも示すように信号電荷を加
算するための構成が複雑となり、これにより全体構成が
複雑化する。また、撮像信号をクロマキーに用いる場合
や、信号処理を加える場合など、多いサンプリングポイ
ントのみを要求される場合には、水平方向の信号電荷の
加算が逆に欠点となる。

（発明が解決しようとする課題）このように、特開平１−309579号公報にあっては、信
号電荷を加算するための構成が複雑となり、また撮像信
号をクロマキーに用いる場合や、信号処理を加える場合
など、多いサンプリングポイントのみを要求される場合
には欠点を生じる場合があった。

本発明は、上記事情を考慮してなされたもので、その
目的とするところは、素子構造の複雑化を招くことな
く、画素数の増加に伴うダイナミックレンジの低下及び
モアレ等の偽信号の発生を防止することができ、且つ信
号電荷を加算するための構成を簡略化することができる
固体撮像装置を提供することにある。

また、本発明の他の目的は、サンプリングポイントの
数を容易に可変できるようにし、用途によっては、サン
プリングポイントの数を変えて対応することを可能とし
た固体撮像装置を提供することにある。

［発明の構成］（課題を解決するための手段）本発明の骨子は、水平方向の信号電荷の加算を水平信
号電荷転送路の入力側で行うのではなく、水平信号電荷
転送路の出力側で行うことにある。

即ち本発明は、複数の受光素子を２次元的に配置し、
複数フィールドで１フレームを構成する固体撮像装置に
おいて、前記各受光素子に接続され該受光素子で検出さ
れた信号電荷を取出し垂直方向に転送する複数本の第１
の信号転送路（垂直信号転送路）と、これらの垂直信号
転送路から転送された信号電荷を入力し、該電荷を水平
方向に転送する第２の信号転送路（水平信号転送路）、
この水平信号転送路から転送された信号電荷を一時的に
保持する検出部と、この検出部に蓄積された信号電荷を
排出するリセットゲートとを具備し、前記リセットゲー
トに印加するリセットパルスの周波数を前記水平信号転
送路に印加する水平駆動パルスの周波数の整数分の１に
設定したものである。

また本発明は、複数の受光素子を２次元的に配置し、
複数フィールドで１フレームを構成する固体撮像装置に
おいて、前記各受光素子に接続され該受光素子で検出さ
れた信号電荷を取出し垂直方向に転送する複数本の第１
の信号転送路（垂直信号転送路）と、これらの垂直信号
転送路から転送された信号電荷を入力し、該電荷を水平
方向に転送する第２の信号転送路（水平信号転送路）
と、この水平信号転送路から転送された信号電荷を一時
的に保持する検出部と、この検出部に蓄積された信号電
荷を排出するリセットゲートとを具備し、前記リセット
ゲートに印加するリセットパルスの周波数を、前記水平
信号転送路に印加する水平駆動パルスの周波数と同一又
は整数分の１となるように切り替えて使用するようにし
たものである。

（作用）本発明（請求項１）によれば、リセットパルスの周波
数を水平信号転送路の水平駆動パルスの周波数の整数分
の１（例えば1/2）にしているので、検出部では水平方
向の２画素分の信号電荷が一旦蓄積されて出力されるこ
とになる。従って、特開平１−309579号と同様に、水平
方向２画素分の信号電荷の加算が可能となる。そしてこ
の場合、特開平１−309579号のように垂直信号転送路と
水平信号転送路との間に信号電荷加算のための複雑な構
成を設ける必要がないので、装置構成の簡略化をはかる
ことができる。

また本発明（請求項２）によれば、リセットパルスの
周波数を、水平信号転送路に印加する水平駆動パルスの
周波数と同一又は整数分の１となるように切り替えるよ
うにしているので、サンプリングポイントの数を容易に
可変することができ、用途によっては、サンプリングポ
イントの数を変えて対応することが可能となる。

（実施例）以下、本発明の詳細を図示の実施例によって説明す
る。

第１図は本発明の第１の実施例に係わる固体撮像装置
を示す概略構成図である。本装置は前記第８図に示した
画素（P_1-1，P_1-1，〜，P_M-N）に相当する受光素子１、
垂直CCDレジスタ（第１の信号転送路）２（2₁〜2_N）、
水平CCDレジスタ（第２の信号転送路）３、最終電極
４、検出ダイオード５、リセットゲート６、リセットド
レイン７、及び増幅器８等から構成される。垂直CCDレ
ジスタ２は４相（φ_V1，φ_V2，φ_V3，φ_V4）で駆動さ
れ、水平CCDレジスタ３は２相（φ_H1，φ_H2）で駆動さ
れる場合について示している。

第２図は上記実施例装置を駆動する駆動信号及び出力
信号を示す信号波形図である。第２図（ａ）は水平転送
駆動パルスφ_H、同図（ｂ）は第１フィールドにおける
リセットパルスRSであり、リセットパルスRSは水平転送
駆動パルスφ_Hの２倍の周期となっている。また、第２
フィールドにおけるリセットパルスRSは第２図（ｄ）に
示すように、第１フィールドにおけるリセットパルスRS
の位相と1/2周期ずれている。なお、第２図（ｃ）は第
１フィールドにおける出力信号OS、同図（ｅ）は第２フ
ィールドにおける出力信号OS′である。また、最終電極
４には直流電圧E₁が印加されるものとなっている。

このような構成であれば、垂直CCDレジスタ２のタイ
ミングを工夫することにより、特開平１−309579号と同
様に垂直方向の画素信号加算を行うことができる。そし
て、本発明の特徴である水平方向の画素加算は、４〜８
で行う。即ち、第１フィールドにおいて、リセットパル
スRSが印加された後、t₁において例えば垂直CCDレジス
タ2₁の信号電荷Ａが検出ダイオード５に読出され、さら
にt₂において垂直CCDレジスタ2₂の信号電荷Ｂが検出ダ
イオード５に読出される。そして、期間Ｔで水平方向に
２画素分加算された信号（Ａ＋Ｂ）が出力される。そし
て、リセットパルスRSの位相がフィールド毎に異なるこ
とから、第２フィールドでは、第２図（ｄ）（ｅ）に示
すように、垂直CCDレジスタ2₂，2₃の信号電荷が加算さ
れて出力されることになる。

従って、前記第８図に示すような画素加算を行うこと
ができる。つまり、垂直CCDレジスタ２のｎ番目と（ｎ
−１）番目の信号電荷の加算、又はｎ番目と（ｎ＋１）
番目の信号電荷の加算をフィールド毎に選択して行うこ
とができ、特開平１−309579号と同様に少ないサンプリ
ングポイントで高い解像度が得られると共に、大きな信
号出力が得られる。このため、高い感度とS/N、広いダ
イナミックレンジが得られる。さらに、加算電極等の複
雑な構成を必要とすることなく、リセットパルスの周期
を水平転送駆動パルスの２倍に設定するのみで実現でき
るので、構成の簡略化をはかることができる。

また、画素加算の組合せは前記第８図に説明したもの
に限定されない。第８図では第1,第２の２つのフィール
ドで１画面を構成した例について説明しているが、これ
を第1,第2,第3,第４の４つのフィールドで１画面を構成
した例を第３図（ａ）（ｂ）に示す。４フィールドで１
画面を構成するとモアレをより減少させ、実効的なサン
プリングポイント数が増加するので、解像度の更なる向
上を期待できる。第３図で矢印は加算組合せを示し、○
印は第１フィールドのサンプリング中心点、●印は第２
フィールドのサンプリング中心点、△印は第３フィール
ドのサンプリング中心点、▲印は第４フィールドのサン
プリング中心点である。また、リセットパルスの周期を
水平駆動パルスのＮ倍とすればＮ画素の加算も可能とな
る。

また、第３図（ｂ）の実施例では、水平走査線毎にサ
ンプリングポイントが異なるため、2Hディレーラインを
用いたコントワー回路で容易に水平解像度を向上させる
ことができる。即ち、3Hの信号を例えば上から1:2:1の
比で合成することにより、その合成信号の水平方向のサ
ンプリングポイントは２倍となるため、高い周波数成分
の強調が容易に可能となる。

第４図は本発明の第２の実施例を示す概略構成図であ
る。なお、第１図と同一部分には同一符号を付して、そ
の詳しい説明は省略する。

この実施例が先に説明した第１の実施例と異なる点
は、最終電極を２つとしたことである。即ち、水平CCD
レジスタ３の出力端と検出ダイオード５との間には、第
１及び第２の最終電極4₁，4₂が設けられ、第１の最終電
極4₁には直流電圧E₁を印加し、第２の最終電極4₂には水
平転送駆動パルスの２倍の周期のパルスE₂を印加してい
る。

第５図は上記装置を駆動する駆動信号及び出力信号を
示す信号波形図である。第５図において、（ａ）は水平
転送駆動パルスφ_H、（ｂ）は第２の最終電極の駆動パ
ルスE₂、（ｃ）は第１フィールドにおけるリセットパル
スRS、（ｄ）は出力信号OSを示している。リセットパル
スRSは水平転送駆動パルスφ_Hの２倍の周期となってお
り、第２図とは異なり水平駆動パルスφ_Hの立ち下がり
に一致している。駆動パルスE₂はリセットパルスRSと同
期している。なお、この図では第２フィールドにおける
リセットパルス，駆動パルス及び出力信号については記
載していないが、これらは第１フィールドにおける信号
をそれぞれ1/2周期ずらしたものとなる。

ここで、第１フィールドにおいてリセットパルスが印
加されたt₁のタイミングにおいて例えば垂直CCDレジス
タ2₁の信号電荷Ａが水平CCDレジスタ３を通って第２の
最終電極4₂に読み出される。次に、t₂において垂直CCD
レジスタ2₂の信号電荷Ｂも同様に水平CCDレジスタ３を
通って第２の最終電極4₂に読み出され、２画素分加算
（Ａ＋Ｂ）されると共に、水平駆動パルスφ_Hにより、
この加算された信号電荷が検出ダイオード５に転送され
る。第２フィールドにおいても、1/2周期ずれて同様な
動作が行われる。

このような構成であっても先の実施例と同様に、検出
ダイオード５で２画素分を加算することができる。そし
てこの場合、水平駆動パルスφ_Hの１周期に相当する信
号読出し期間Ｔに２画素分の信号電荷が存在するので、
第１の実施例よりも検出信号量が多くなる利点がある。

また、第１図の装置に第２の実施例を応用することも
可能である。この場合、最終電極駆動パルスを最終電極
４に印加することになり、同様な出力波形が得られる。

次に、本発明の第３の実施例について説明する。この
実施例は先の第１の実施例において、リセットゲート６
に印加するパルスRSの周期を切り替えるようにしたもの
である。即ち、基本的な構成は第１図と同様であり、第
６図に示すように、リセットゲート６に接続されるリセ
ットパルスRSの周期を、水平転送駆動パルス_Hの２倍の
周期又は同じ周期に切り替えるようにしたものである。
第６図において、（ａ）〜（ｃ）は第２図と同様であ
り、（ｄ）は水平駆動パルスφ_Hと同じ周期としたリセ
ットパルスRS′′、（ｅ）はこのときの出力信号OS′′
を示している。

このような構成では、リセットパルスの周期を第６図
（ｂ）に示すようにRSにした場合、第１の実施例と同様
の動作となり、同図（ｄ）に示すようにRS′′とした場
合、信号電荷量が１画素分と少なくなるため、駆動パル
スの大きさも小さくて済む。つまり、リセットパルスの
周期を変えることによりサンプリングポイントの数を可
変することができ、用途に応じてサンプリングポイント
の数を変えて対応することが可能となる。例えば、信号
電荷量が少ない暗い場所において感度が必要となる場合
は、第６図（ｂ）に示すようにリセットパルスの周期を
設定すればよい。さらに、信号電荷量は十分で高い解像
度が必要となる場合には、第６図（ｄ）に示すようにリ
セットパルスの周期を設定すればよい。また、この実施
例を第４図の構成に適用した場合、信号電荷量の少ない
時は、最終電極4₂のポテンシャルは浅くてもよいため、
最終電極4₂に印加する駆動パルスの大きさを小さくで
き、駆動電力を節約することができる。このように用途
によって、最終電極4₂の駆動パルスの大きさも同時に切
り替えるようにすれば、駆動電力を節約することができ
る。

第７図は本発明の第４の実施例を示す概略構成図であ
る。なお、第１図と同一部分には同一符号を付して、そ
の詳しい説明は省略する。

この実施例が先の第１の実施例と異なる点は、最終電
極４と検出ダイオード５との間に蓄積電極９を設けたこ
とにある。この蓄積電極９には該電極下のポテンシャル
が深くなるような電圧Ｖ、即ち信号電荷が該電極下に蓄
積されるような電圧を印加する。これにより、等価的に
検出ダイオード５の蓄積信号電荷量を大きくすることが
できる。また、第６図（ｅ）に示すような場合は、この
蓄積電極９には該電極下のポテンシャルが浅くなるよう
な電圧Ｖを印加すれば、検出ダイオード５の静電容量を
小さくすることができ、検出感度を高くすることができ
る。

また、蓄積電極９に印加する電圧を、第３の実施例に
おけるリセットパルスの切り替え動作と共に切り替える
ことにより、出力に現れる信号振幅の変化を少なくする
ことができる。これにより、出力信号回路に膨大なダイ
ナミックレンジを必要としなくなる。また、前記信号振
幅の変化を無くすことも可能となる。

なお、本発明は上述した各実施例に限定されるもので
はない。前述したように、リセットパルスの駆動周波数
を切り替えて使用する場合、出力信号の周波数も切り替
わるため、これに応じて出力アンプや出力に接続される
相関２重サンプリング回路等の制限帯域を、駆動周波数
が高い場合には広く、低い場合には狭くすることによ
り、映像信号のS/Nを高くすることができる。また垂直
方向画素の加算も、水平CCDを検出部と見立てて、垂直
方向複数画素の信号電荷を水平CCDにて加算した後に水
平CCDを駆動して読出すことによってできる。これによ
り、垂直，水平方向共に複数個の画素信号電荷加算を行
うことができる。また本発明は、複数の固体撮像素子を
備えた撮像装置、例えば３板式カラー撮像装置にも応用
可能である。この場合、最も感度を必要とする撮像素子
だけに本発明を応用することにより、より高い解像度を
感度と両立させることも可能となる。また、少なくとも
２つの撮像素子に応用した場合は、互いに異なる位相で
駆動することにより、出力信号が互いに補間し合い、さ
らに高い解像度を得ることが可能となる。

また、実施例ではインターライン転送型CCDを中心に
行ったが、本発明はこれに限らず、フレーム転送型CCD,
MOS型固体撮像素子、ラインアドレス型固体撮像素子等
へ適用できる。本発明を適用するには１フィールド内に
全画素の信号電荷を読出す構成であればよい。また、本
発明は例えばアモルファスシリコン等の光電変換膜を受
光面に用いた２階建構造の固体撮像素子に適用すれば素
子自身の開口が大きくなるのでよりモアレの減少、感度
の向上となり、大幅に画質向上が得られる。また、実施
例では受光素子を２次元的に配置したが、本発明は受光
素子を１次元的に配置したラインセンサに適用すること
も可能である。この場合、被写体と受光素子を受光素子
配列方向と直交する方向に光学的又は機械的に走査し、
且つ２回の撮像操作後に本発明の処理を行えばよい。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。

［発明の効果］以上詳述したように本発明によれば、水平方向の信号
電荷の加算を水平信号電荷転送路の入力側で行うのでは
なく、水平信号電荷転送路の出力側で行うのではなく、
水平信号電荷転送路の出力側で行うようにしているの
で、素子構造の複雑化を招くことなく、画素数の増加に
伴うダイナミックレンジの低下及びモアレ等の偽信号の
発生を防止することができ、且つ信号電荷を加算するた
めの構成を簡略化することができる固体撮像装置を実現
することができる。

また、リセットパルスの周波数を切り替えることによ
り、高い解像度のみを必要とする場合と、感度やS/Nが
重要な場合に応じて、撮像特性を変えることが容易とな
り、多目的利用が可能な撮像装置を実現することができ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わる固体撮像装置を
示す概略構成図、第２図は上記実施例における駆動信号
及び出力信号を示す信号波形図、第３図は画素配置及び
加算組み合わせ状態を示す模式図、第４図は本発明の第
２の実施例を示す概略構成図、第５図は第２の実施例を
説明するための信号波形図、第６図は本発明の第３の実
施例を説明するための信号波形図、第７図は本発明の第
４の実施例を示す概略構成図、第８図乃至第10図はそれ
ぞれ従来の問題点を説明するための図である。１…受光素子、２…垂直CCDレジスタ（第１の信号転送
路）、３…水平CCDレジスタ（第２の信号転送路）、４
…最終電極、4₁…第１の最終電極、4₂…第２の最終電
極、５…検出ダイオード、６…リセットゲート、７…リ
セットドレイン、８…アンプ、９…蓄積電極、

───────────────────────────────────────────────────── フロントページの続き (72)発明者大竹浩東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者遠藤幸雄神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内 (72)発明者原田望神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内 (72)発明者真鍋宗平神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内 (72)発明者松長誠之神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/30 - 5/335

Claims

(57)【特許請求の範囲】

【請求項１】複数の受光素子を２次元的に配置し、複数
フィールドで１フレームを構成する固体撮像装置におい
て、前記各受光素子に接続され該受光素子で検出された信号
電荷を取出し垂直方向に転送する複数本の第１の信号転
送路と、これらの第１の信号転送路から転送された信号
電荷を入力し、該電荷を水平方向に転送する第２の信号
転送路と、この第２の信号転送路から転送された信号電
荷を一時的に保持する検出部と、この検出部に蓄積され
た信号電荷を排出するリセットゲートとを具備し、前記リセットゲートに印加するリセットパルスの周波数
を第２の信号転送路に印加する水平駆動パルスの周波数
の整数分の１に設定してなることを特徴とする固体撮像
装置。
【請求項２】複数の受光素子を２次元的に配置し、複数
フィールドで１フレームを構成する固体撮像装置におい
て、前記各受光素子に接続され該受光素子で検出された信号
電荷を取出し垂直方向に転送する複数本の第１の信号転
送路と、これらの第１の信号転送路から転送された信号
電荷を入力し、該電荷を水平方向に転送する第２の信号
転送路と、この第２の信号転送路から転送された信号電
荷を一時的に保持する検出部と、この検出部に蓄積され
た信号電荷を排出するリセットゲートとを具備し、前記リセットゲートに印加するリセットパルスの周波数
を、第２の信号転送路に印加する水平駆動パルスの周波
数と同一又は整数分の１となるように切り替えて使用す
ることを特徴とする固体撮像装置。
【請求項３】前記第２の信号転送路の最終段に該転送路
の他の転送電極とは電気的に絶縁された最終電極を設
け、この最終電極に印加するパルスの周波数を、前記リ
セットパルスの周波数と同一に設定してなることを特徴
とする請求項１又は２記載の固体撮像装置。
【請求項４】前記第２の信号転送路の最終段に該転送路
の他の転送電極とは電気的に絶縁された最終電極を設
け、電荷を加算することを特徴とする請求項１又は２記
載の固体撮像装置。
【請求項５】前記リセットパルスの周波数を切り替える
と共に、前記最終電極に印加するパルスの大きさを変え
ることを特徴とする請求項３記載の固体撮像装置。
【請求項６】前記検出部に隣接して直流電圧が印加され
る蓄積電極を設け、前記リセットパルスの周波数を切り
替えると同時に、該電極に印加する直流電圧の大きさを
変えることを特徴とする請求項2,3又は４に記載の固体
撮像装置。
【請求項７】複数の受光素子を２次元的に配置し、複数
フィールドで１フレームを構成する固体撮像装置におい
て、前記各受光素子に接続され該受光素子で検出された信号
電荷を取出し、隣接する２画素分を加算して垂直方向に
転送する複数本の垂直CCDレジスタと、これらの垂直CCD
レジスタから転送された信号電荷を入力し、該電荷を水
平方向に転送する水平CCDレジスタと、この水平CCDレジ
スタから転送された信号電荷を一時的に保持する検出部
と、この検出部に蓄積された信号電荷を排出するリセッ
トゲートとを具備し、前記リセットゲートに印加するリセットパルスの周波数
を、前記水平CCDレジスタに印加する水平駆動パルスの
周波数の２分の１に設定し、垂直CCDレジスタのｎ番目（ｎは正の整数）と（ｎ−
１）番目の信号電荷の加算、及びｎ番目と（ｎ＋１）番
目の信号電荷の加算をフィールド毎に交互に行うことを
特徴とする固体撮像装置。
【請求項８】前記リセットゲートに印加するリセットパ
ルスと第２の信号転送路に印加する駆動パルスの位相を
フィールド毎に、又は水平走査線毎に異なるようにした
ことを特徴とする請求項1,2,3又は６に記載の固体撮像
装置。