JPH0470282A

JPH0470282A - 固体撮像装置

Info

Publication number: JPH0470282A
Application number: JP2181605A
Authority: JP
Inventors: Yasuaki Nishida; 泰章西田; Yoshiki Iino; 芳己飯野; Hiroshi Otake; 浩大竹; Yukio Endo; 幸雄遠藤; Nozomi Harada; 望原田; Sohei Manabe; 真鍋　宗平; Masayuki Matsunaga; 誠之松長
Original assignee: Toshiba Corp; Nippon Hoso Kyokai NHK; Japan Broadcasting Corp
Current assignee: Toshiba Corp; Japan Broadcasting Corp
Priority date: 1990-07-11
Filing date: 1990-07-11
Publication date: 1992-03-05
Anticipated expiration: 2014-02-10
Also published as: JP2856854B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、固体撮像装置に係わり、特に少ないフィール
ド内サンプリングポイント数で高解像度、低偽解像を得
るよう構成した固体撮像装置に関する。

（従来の技術）固体撮像装置における解像度は固体撮像装置に集積され
た画素数によって決まり、高解像度を得るには画素数の
増加が必要となる。ところが、画素数が多いことは、画
素信号読出し周波数が高くなることを意味している。こ
のため、画素数が多いと信号帯域が広がり、ノイズが増
加する。また、画素数の増大は１画素サイズの減少につ
ながり、さらに１画素に蓄積される信号電荷数の減少に
なる。そして、このノイズの増加と最大蓄積信号電荷数
の減少により、ダイナミックレンジが低下する。

一方、固体撮像装置においては、ナイキスト限界以上の
空間周波数を持つ被写体の撮像では、モアレ等の偽信号
が発生し再生像を劣化させる。

この偽信号を減少させるため従来、例えば入射面に光導
電膜を積層したり、レンチキラーレンズを用いる等して
画素開口を等価的に大きくしていた。しかしながら、画
素ピッチより大きな開口を得ることはできず、この方法
では限界があった。また、特公昭１１ｉ２−４０９１０
号公報に開示されている駆動法では、偶数フィールドと
奇数フィールドで垂直ＣＣＤ転送方向に２画素の組合わ
せを変え、その加算信号を出力しインターレース走査を
行っている。この方法は、主として７・− 信号蓄積期間をフレーム周期からフィールド周期にして
残像を低減する目的で用いられているものであり、垂直
方向の偽信号は減少できるものの、水平方向については
従来と変らず偽信号が発生する問題があった。

これらの問題に対して本発明者らは、水平方向画素の信
号加算を行い、且つブイールド毎に信号電荷の組合わせ
を異るように駆動した固体撮像装置を提案した（特開平
１−３０９５７９号公報）。

以下、この提案について簡単に説明する。

第８図はこの提案を説明するための模式図で画素の配列
と加算すべき画素の組合わせ例を示している。垂直、水
平方向に配列された各画素（Ｐ＋、＋　、ＰＩ−２〜Ｐ
　ｌ−Ｎ　％　Ｐ　２−１　＋　　Ｐ　２−２〜Ｐ　２
−Ｎ　ｓ　Ｐ　３−１・　Ｂ３−２〜Ｐ　３−Ｎ・〜　
ＰＭ−１・Ｐ　Ｍ−２〜ＰＭ−Ｎ）とこれらの画素から
得られる信号電荷を垂直、水平の各２画素づつ加算して
、そのサンプリング中心点を第１フイールドＯ印（Ｓ　
Ａｌ−１＋　Ｓ　Ａｌ−２ｒ〜＋　”Ａ２−１＋・・・
）、第２フイールド・印（Ｓ　Ｂ＋−＋・　Ｓ　Ｂ＋−
２・〜・　Ｓ　Ｂ２−１・・・・）で示す。再生画像上
の走査線を第１フイールドをＮ、Ｎ＋１．Ｎ＋２．・・
・で示し、第２フイールドをＮ’、（Ｎ＋１）’、・・
・で示す。

各画素の信号電荷の加算組み換え順番を、説明する。こ
こでは、４画素加算の場合について説明する。第１．第
２フイールドで１フレームを構成する撮像方式において
、第１フイールドのＮ走査線に相当する画素サンプリン
グ中心点はＳ　Ａｔ−ＩＩ　　Ｓ　Ａｌ−２１・・・と
なる。このとき、サンプリング中心点Ｓ　Ａｌ−１に対
する検出は、画素Ｐ　ｌ−１・　Ｐ】−２・　Ｂ２−１
・　Ｂ２−２の信号電荷を加算して行う。そして、次の
サンプリング中心点Ｓ　Ａ１２のときは、画素ＰＩ−３
＋　　Ｐ　ｌ−４＋Ｐ２−３ｒＰ２−４の信号電荷を加
算して行う。同様に、Ｎ＋１走査線に相当する画素サン
プリング中心点ＳＡ□−１＋ＳＡ□−２は、それぞれ画
素Ｐ　３−１　ｒ　　Ｐ　３−２　ｒ　　Ｐ　４−１　
ｒ　Ｐ　４−２及び画素Ｐ３−３　ｒ　　Ｂ３−４　＋
　　Ｐ　４−３１　　Ｐ　４−４を加算して行う。この
動作を各走査に応じて行い、次の第２フイールドのＮ′
走査線に相当する画素サンプリング中心点Ｓ　８１−１
＋　　Ｓ　Ｂ１−２は、それぞれ画素Ｐ　２−２　ｒ　
Ｐ　２−３　＋　　Ｐ　３−２　＋　Ｐ　３−３及び画
素Ｐ２−４　＋　　Ｂ２−５　ｒ　　Ｐ　３−４　＋　
Ｐ　３−５を加算して行う。このとき、第１フイールド
と第２フイールドの水平方向と垂直方向の画素加算は１
画素づつずらして行う。この結果、各フィールドにおけ
るサンプリング中心点は図に示すように○印。

・印で表示した位置になる。

上記の動作を行うことにより、各画素より構成される画
素ピッチより大きな開口が得られ、且つ第１フイールド
と第２フィールド間で開口が重なる効果が生じる。これ
により、モアレ等の偽信号が減少できる。第１フイール
ドと第２フイールドのサンプリング中心点は１８０°位
相がずれているので、再生画像上での解像度は素子の水
平画素数で決まる値と同じ高解像度が得られる。また、
この動作ではフィールド内で全画素の信号電荷を読出す
ので残像の少ない再生画像が得られる。さらに、画素信
号電荷を４画素分加算して読出すので、垂直方向の２画
素分加算に対して２倍の信号電荷になる。従って、素子
出力部で混入するノイズの影響を小さくでき、Ｓ／Ｎの
向上をはかることができる。また、本動作では水平転送
電極段数を従来の１／２にでき、且つこの転送周波数も
ｌ／２にできる。このため、従来水平転送電極構成で水
平画素ピッチが決まっていたのが、この分作り方が容易
になるので、より高解像度の固体撮像素子が実現可能に
なる。

次に、第８図で示した動作を実現する具体的素子構造の
一例について説明する。第９図は該素子を示す概略構成
図、第１０図は信号電荷を加算するための加算電極部を
示す要部構成図である。この装置は画素（Ｐ　１−＋　
、　　Ｐ　Ｉ−２、〜ＰＭ−Ｎ）１０、垂直ＣＣＤレジ
スタ（第１の信号転送路）２０　（２０□、〜、２ＯＮ
）、加算電極３０、水平ＣＣＤレジスタ（第２の信号転
送路）４０、出力アンプ５０、出力端子６０で構成され
る。垂直ＣＣＤレジスタ２０は４相（φＶＩＩ　φＶ２
＋　φＶ３＋　φｖ４）で駆動され、水平ＣＣＤレジス
タ４０は２相（φ旧、φＨ２）で駆動される場合につい
て示している。加算電極３０は、第１及び第２の加算ゲ
ート３１．３２と垂直ＣＣＤレジスタ２０の一部（この
図の場合はφＶ　ｌ　＋　　φ９□が印加される電極）
を使用する。

第１０図で示す点線は信号電荷の転送路を示す。

画素１０からの信号電荷読出′しは、垂直ＣＣＤレジス
タ２０の転送電極のうち、φ９８．φ９゜が印加される
転送電極にフィールドシフトゲート２１を設けて行って
いる。垂直方向の画素信号加算は垂直ＣＣＤレジスタ２
０のタイミングを工夫して行っている。そして、本発明
の特徴である水平方向の画素加算は、加算電極３０で行
う。このとき、例えば垂直ＣＣＤレジスタ２０＋、２０
□の列の信号電荷を加算するには、加算ゲート３１を閉
じて加算ゲート３２を開く。

この動作によりレジスタ２０．の信号電荷Ｑｃ＋とレジ
スタ２０２の信号電荷ＱＣ２との加算が図の８点て行え
る。また、垂ｔ［ｃｃＤレジスタ２０□、２０．の列の
信号電荷を加算するには、加算ゲート３２を閉じて加算
ゲート３１を開く。

この動作によりレジスタ２０２の信号電荷ＱＣ２とレジ
スタ２０３の信号電荷Ｑｃｘとの加算が図の８点で行え
る。

このように、１画素に１個のフィールドシフトゲート２
１を設けるだけで、垂直及び水平の４画素の信号電荷を
加算することができ、且つフィールド毎に加算組合わせ
を異ならせることができる。従って、ノイズも少なく十
分大きな信号電荷を得ることができ、ダイナミックレン
ジの増大をはかると共に、解像度の向上及びモアレの低
減をはかることができる。さらに、垂直ＣＣＤレジスタ
２０が直線状となり、信号転送路を単純な形で加算が実
施できるので、より多画素の固体撮像素子も提供できる
。また、従来素子に比べ同じ解像度を得るための水平転
送段数をｌ／２にすることができ、水平転送の周波数を
１／２に下げることができる。このため信号帯域が下げ
られ、この分ノイズが減少するのでダイナミックレンジ
を大きくできる。さらに、フィールド毎に全ての画素の
信号電荷を蓄積。

読出すので、残像の少ない高画質な再生像が得られる利
点がある。

しかしながら、この種の装置にあっては次のような問題
があった。即ち、第１０図にも示すように信号電荷を加
算するための構成が複雑となり、これにより全体構成が
複雑化する。また、撮像信号をクロマキーに用いる場合
や、信号処理を加える場合など、多いサンプリングポイ
ントのみを要求される場合には、水平方向の信号電荷の
加算が逆に欠点となる。

（発明が解決しようとする課題）このように、特開平１−３０９５７９号公報にあっては
、信号電荷を加算するための構成が複雑となり、また撮
像信号をクロマキーに用いる場合や、信号処理を加える
場合など、多いサンプリングポイントのみを要求される
場合には欠点を生じる場合があった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、素子構造の複雑化を招くことなく、
画素数の増加に伴うダイナミックレンジの低下及びモア
レ等の偽信号の発生を防止することができ、且つ信号電
荷を加算するための構成を簡略化することができる固体
撮像装置を提供することにある。

また、本発明の他の目的は、サンプリングポイントの数
を容易に可変できるようにし、用途によっては、サンプ
リングポイントの数を変えて対応することを可能とした
固体撮像装置を提供することにある。

［発明の構成コ（課題を解決するための手段）本発明の骨子は、水平方向の信号電荷の加算を水平信号
電荷転送路の入力側で行うのではなく、水平信号電荷転
送路の出力側で行うことにある。

即ち本発明は、複数の受光素子を２次元的に配置し、複
数フィールドで１フレームを構成する固体撮像装置にお
いて、前記各受光素子に接続され該受光素子で検出され
た信号電荷を取出し垂直方向に転送する複数本の第１の
信号転送路（垂直信号転送路）と、これらの垂直信号転
送路から転送された信号電荷を入力し、該電荷を水平方
向に転送する第２の信号転送路（水平信号転送路）、こ
の水平信号転送路から転送された信号電荷を一時的に保
持する検出ダイオードと、このダイオードに蓄積された
信号電荷を排出するリセットゲートとを具備し、前記リ
セットゲートに印加するリセットパルスの周波数を前記
水平信号転送路に印加する水平駆動パルスの周波数の整
数分の１に設定し、且つその位相をフィールド毎に又は
水平走査線毎に異なるように設定したものである。

また本発明は、複数の受光素子を２次元的に配置し、複
数フィールドで１フレームを構成する固体撮像装置にお
いて、前記各受光素子に接続され該受光素子で検出され
た信号電荷を取出し垂直方向に転送する複数本の第１の
信号転送路（垂直信号転送路）と、これらの垂直信号転
送路から転送された信号電荷を入力し、該電荷を水平方
向に転送する第２の信号転送路（水平信号転送路）と、
この水平信号転送路から転送された信号電荷を一時的に
保持する検出ダイオードと、このダイオードに蓄積され
た信号電荷を排出するリセットゲートとを具備し、前記
リセットゲートに印加するリセットパルスの周波数を、
前記水平信号転送路に印加する水平駆動パルスの周波数
と同一又は整数分の１となるように切り替えて使用し、
且つ整数分の１とする場合はその位相をフィールド毎に
又は水平走査線毎に異なるように設定したものである。

（作用）本発明（請求項１）によれば、リセットパルスの周波数
を水平信号転送路の水平駆動パルスの周波数の整数分の
１（例えば１／２）にしているので、検出ダイオードで
は水平方向の２画素分の信号電荷が一旦蓄積されて８カ
されることになる。従って、特開平１−３０９５７９号
と同様に、水平方向２画素分の信号電荷の加算が可能と
なる。そしてこの場合、特開平１−３０９５７９号のよ
うに垂直信号転送路と水平信号転送路との間に信号電荷
加算のための複雑な構成を設ける必要がないので、装置
構成の簡略化をはかることができる。

また本発明（請求項２）によれば、リセットパルスの周
波数を、水平信号転送路に印加する水平駆動パルスの周
波数と同一又は整数分の１となるように切り替えるよう
にしているので、サンプリングポイントの数を容易に可
変することができ、用途によっては、サンプリングポイ
ントの数を変えて対応することが可能となる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の第１の実施例に係わる固体撮像装置を
示す概略構成図である。本装置は前記第８図に示した画
素（Ｐ　＋−＋　、　Ｐ　Ｉ−２、〜ＰＭ−Ｎ）に相当
する受光素子１、垂直ＣＣＤレジスタ（第１の信号転送
路）　２　（２＋〜２Ｎ）、水平ＣＣＤレジスタ（第２
の信号転送路）３、最終電極４、検出ダイオード５、リ
セットゲート６、リセットドレイン７、及び増幅器８等
から構成される。垂直ＣＣＤレジスタ２は４相（φＶｌ
＋　φＶ２＋　　φＶ３＋　　φｖａ）で駆動され、水
平ＣＣＤレジスタ３は２相（φ８０．φｓｚ）で駆動さ
れる場合について示している。

第２図は上記実施例装置を駆動する駆動信号及び出力信
号を示す信号波形図である。第２図（ａ）は水平転送駆
動パルスφ□、同図（ｂ）ｌ；１ｍ１フイールドにおけ
るリセットパルスＲ３であり、リセットパルスＲＳは水
平転送駆動パルスφ□の２倍の周期となっている。また
、第２フイールドにおけるリセットパルスＲＳは第２図
（ｄ）に示すように、第１フイールドにおけるリセット
パルスＲ５の位相と１／２周期ずれている。なお、第２
図（Ｃ）は第１フイールドにおける出力信号Ｏ８、同図
（ｅ）は第２フイールドにおける出力信号Ｏ５′である
。また、最終電極４には直流電圧Ｅ１が印加されるもの
となっている。

このような構成であれば、垂直ＣＣＤレジスタ２のタイ
ミングを工夫することにより、特開平１−３０９５７９
号と同様に垂直方向の画素信号加算を行うことができる
。そして、本発明の特徴である水平方向の画素加算は、
４〜８で行う。即ち、第１フイールドにおいて、リセッ
トパルスＲＳが印加された後、ｔ、において例えば垂直
ＣＣＤレジスタ２、の信号電荷Ａが検出ダイオ−ド５に
読出され、さらにｔ２において垂直ＣＣＤレジスタ２２
の信号電荷Ｂが検出ダイオード５に読出される。そして
、期間Ｔで水平方向に２画素分加算された信号（Ａ十Ｂ
）が出力される。そして、リセットパルスＲ５の位相が
フィールド毎に異なることから、第２フイールドでは、
第２図（ｄ）　（ｅ）に示すように、垂直ＣＣＤレジス
タ２□、２３の信号電荷が加算されて出力されることに
なる。

従って、前記Ｎ８図に示すような画素加算を行うことが
できる。つまり、垂直ＣＣＤレジスタ２のｎ番目と（ｎ
　−１）番目の信号電荷の加算、又はｎ番目と（ｎ＋１
）番目の信号電荷の加算をフィールド毎に選択して行う
ことができ、特開平１−３０９５７９号と同様に少ない
サンプリングポイントで高い解像度が得られると共に、
大きな信号出力が得られる。このため、高い感度とＳ／
Ｎ、広いダイナミックレンジが得られる。

さらに、加算電極等の複雑な構成を必要とすることなく
、リセットパルスの周期を水平転送駆動パルスの２倍に
設定するのみで実現できるので、構成の簡略化をはかる
ことができる。

また、画素加算の組合せは前記第８図に説明したものに
限定されない。第８図では第１．第２の２つのフィール
ドで１画面を構成した例について説明しているが、これ
を第１．第２．第３、第４の４つのフィールドで１画面
を構成した例を第３図（ａ）（ｂ）に示す。４フイール
ドで１画面を構成するとモアレをより減少させ、実効的
なサンプリングポイント数が増加するので、解像度の更
なる向上を期待できる。第３図で矢印は加算組合せを示
し、○印は第１フイールドのサンプリング中心点、・印
は第２フイールドのサンプリング中心点、Δ印は第３フ
イールドのサンプリング中心点、ム印は第４フイールド
のサンプリング中心点である。また、リセットパルスの
周期を水平駆動パルスのＮ倍とすればＮ画素の加算も可
能となる。

また、第３図（ｂ）の実施例では、水平走査線毎にサン
プリングポイントが異なるため、２Ｈデイレーラインを
用いたコントワー回路で容易に水平解像度を向上させる
ことかできる。即ち、３Ｈの信号を例えば上から１：２
：１の比で合成することにより、その合成信号の水平方
向のサンプリングポイントは２倍となるため、高い周波
数成分の強調が容易に可能となる。

第４図は本発明の第２の実施例を示す概略構成図である
。なお、第１図と同一部分には同一符号を付して、その
詳しい説明は省略する。

この実施例が先に説明した第１の実施例と異なる点は、
最終電極を２つとしたことである。

即ち、水平ＣＣＤレジスタ３の出力端と検出ダイオード
５との間には、第１及び第２の最終電極４１，４□が設
けられ、第１の最終電極４１には直流電圧Ｅ１を印加し
、第２の最終電極４２には水平転送駆動パルスの２倍の
周期のパルスＥ２を印加している。

第５図は上記装置を駆動する駆動信号及び出力信号を示
す信号波形図である。第５図において、（ａ）は水平転
送駆動パルスφＨ、（ｂ）は第２の最終電極の駆動パル
スＥ２、（Ｃ）は第１フイールドにおけるリセットパル
スＲｓ、（ｄ）は出力信号Ｏ８を示している。リセット
パルスＲ８は水平転送駆動パルスφＨの２倍の周期とな
っており、第２図とは異なり水平駆動パルスφ□の立ち
下がりに一致している。駆動パルスＥ２はリセットパル
スＲＳと同期している。なお、この図では第２フイール
ドにおけるリセットパルス、駆動パルス及び出力信号に
ついては記載していないが、これらは第１フイールドに
おける信号をそれぞれ１／２周期ずらしたものとなる。

ここで、第１フイールドにおいてリセットパルスが印加
された１、のタイミングにおいて例えば垂直ＣＣＤレジ
スタ２．の信号電荷Ａが水平ＣＣＤレジスタ３を通って
第２の最終電極４゜に読み出される。次に、ｔ２におい
て垂直ＣＣＤレジスタ２２の信号電荷Ｂも同様に水平Ｃ
ＣＤレジスタ３を通って第２の′最終電極４２に読み出
され、２画素分加算（Ａ＋Ｂ）されると共に、水平駆動
パルスφＨにより、この加算された信号電荷が検出ダイ
オード５に転送される。第２フイールドにおいても、１
／２周期ずれて同様な動作が行われる。

このような構成であっても先の実施例と同様に、検出ダ
イオード５で２画素分を加算することができる。そして
この場合、水平駆動パルスφ□の１周期に相当する信号
読出し期間Ｔに２画素分の信号電荷が存在するので、第
１の実施例よりも検出信号量が多くなる利点がある。

また、第１図の装置に第２の実施例を応用することも可
能である。この場合、最終電極駆動パルスを最終電極４
に印加することになり、同様な出力波形が得られる。

次に、本発明の第３の実施例について説明する。この実
施例は先の第１の実施例において、リセットゲート６に
印加するパルスＲ５の周期を切り替えるようにしたもの
である。即ち、基本的な構成は第１図と同様であり、第
６図に示すように、リセットゲート６に接続されるリセ
ットパルスＲ５の周期を、水平転送駆動パルスφ□の２
倍の周期又は同じ周期に切り替えるようにしたものであ
る。第６図において、（ａ）〜（ｃ）は第２図と同様で
あり、（ｄ）は水平駆動パルスφＨと同じ周期としたリ
セットパルスＲ５”　　（ｅ）はこのときの出力信号ｏ
ｓ”を示している。

このような構成では、リセットパルスの周期を第６図（
ｂ）に示すようにＲ８にした場合、第１の実施例と同様
の動作となり、同図（ｄ）に示すようにＲＳ　”とした
場合、信号電荷量が１画素分と少なくなるため、駆動パ
ルスの大きさも小さくて済む。つまり、リセットパルス
の周期を変えることによりサンプリングポイントの数を
可変することができ、用途に応じてサンプリングポイン
トの数を変えて対応することが可能となる。例えば、信
号電荷量が少ない暗い場所において感度が必要となる場
合は、第６図（ｂ）に示すようにリセットパルスの周゛
期を設定すればよい。さらに、信号電荷量は十分で高い
解像度が必要となる場合には、第６図（ｄ）に示すよう
にリセットパルスの周期を設定すればよい。

また、この実施例を第４図の構成に適用した場合、信号
電荷量の少ない時は、最終電極４２のポテンシャルは浅
くてもよいため、最終電極４□に印加する駆動パルスの
大きさを小さくでき、駆動電力を節約することができる
。このように用途によって、最終電極４□の駆動パルス
の大きさも同時に切り替えるようにすれば、駆動電力を
節約することができる。

第７図は本発明の第４の実施例を示す概略構成図である
。なお、第１図と同一部分には同一符号を付して、その
詳しい説明は省略する。

この実施例が先の第１の実施例と異なる点は、最終電極
４と検出ダイオード５との間に蓄積電極９を設けたこと
にある。この蓄積電極９には該電極下のポテンシャルが
深くなるような電圧Ｖ１即ち信号電荷が該電極下に蓄積
されるような電圧を印加する。これにより、等価的に検
出ダイオード５の蓄積信号電荷量を大きくすることかで
きる。また、第６図（ｅ）に示すような場合は、この蓄
積電極９には該電極下のポテンシャルが浅くなるような
電圧Ｖを印加すれば、検出ダイオード５の静電容量を小
さくすることができ、検出感度を高くすることができる
。

また、蓄積電極９に印加する電圧を、第３の実施例にお
けるリセットパルスの切り替え動作と共に切り替えるこ
とにより、出力に現れる信号振幅の変化を少なくするこ
とができる。これにより、出力信号回路に膨大なダイナ
ミックレンジを必要としなくなる。また、前記信号振幅
の変化を無くすことも可能となる。

なお、本発明は上述した各実施例に限定されるものでは
ない。前述したように、リセットパルスの駆動周波数を
切り替えて使用する場合、出力信号の周波数も切り替わ
るため、これに応じて出力アンプや出力に接続される相
関２重サンプリング回路等の制限帯域を、駆動周波数が
高い場合には広（、低い場合には′狭くすることにより
、映像信号のＳ／Ｎを高くすることができる。また本発
明は、複数の固体撮像素子を備えた撮像装置、例えば３
板式カラー撮像装置にも応用可能である。この場合、最
も感度を必要とする撮像素子だけに本発明を応用するこ
とにより、より高い解像度を感度と両立させることも可
能となる。また、少なくとも２つの撮像素子に応用した
場合は、互いに異なる位相で駆動することにより、出力
信号か互いに補間し合い、さらに高い解像度を得ること
が可能となる。

また、実施例ではインターライン転送型ＣＣＤを中心に
行ったが、本発明はこれに限らず、フレーム転送型ＣＣ
Ｄ、ＭＯＳ型固体撮像素子、ラインアドレス型固体撮像
素子等へ適用できる。

本発明を適用するには１フイールド内に全画素の信号電
荷を読出す構成であればよい。また、本発明は例えばア
モルファスシリコン等の光電変換膜を受光面に用いた２
階建構造の固体撮像素子に適用すれば素子自身の開口が
大きくなるのでよりモアレの減少、感度の向上となり、
大幅に画質向上が得られる。また、実施例では受光素子
を２次元的に配置したが、本発明は受光素子を１次元的
に配置したラインセンサに適用することも可能である。

この場合、被写体と受光素子を受光素子配列方向と直交
する方向に光学的又は機械的に走査し、且つ２回の撮像
操作後に本発明の処理を行えばよい。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施することが
できる。

［発明の効果］以上詳述したように本発明によれば、水平方向の信号電
荷の加算を水平信号電荷転送路の入力側で行うのではな
く、水平信号電荷転送路の出力側で行うようにしている
ので、素子構造の複雑化を招くことなく、画素数の増加
に伴うダイナミックレンジの低下及びモアレ等の偽信号
の発生を防止することができ、且つ信号電荷を加算する
ための構成を簡略化することができる固体撮像装置を実
現することができる。

また、リセットパルスの周波数を切り替えることにより
、高い解像度のみを必要とする場合と、感度やＳ／Ｎが
重要な場合に応じて、撮像特性を変えることが容易とな
り、多目的利用が可能な撮像装置を実現することができ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わる固体撮像装置を
示す概略構成図、第２図は上記実施例における駆動信号
及び出力信号を示す信号波形図、第３図は画素配置及び
加算組み合わせ状態を示す模式図、第４図は本発明の第
２の実施例を示す概略構成図、第５図は第２の実施例を
説明するための信号波形図、第６図は本発明の第３の実
施例を説明するための信号波形図、第７図は本発明の第
４の実施例を示す概略構成図、第８図乃至第１０図はそ
れぞれ従来の問題点を説明するための図である。１・・・受光素子、２・・・垂直ＣＯＤレジスタ（第１の信号転送路）、３
・・・水平ＣＣＤレジスタ（第２の信号転送路）、４・
・・最終電極、４、・・・第１の最終電極、４２・・・第２の最終電極、５・・・検出ダイオード、６・・・リセットゲート、７・・・リセットドレイン、８・・アンプ、９・・・蓄積電極、出願人代理人　弁理士　鈴　江　武　彦１＋−７−Ｍ第２図第図第図

Claims

【特許請求の範囲】

（１）複数の受光素子を２次元的に配置し、複数フィー
ルドで１フレームを構成する固体撮像装置において、前記各受光素子に接続され該受光素子で検出された信号
電荷を取出し垂直方向に転送する複数本の第１の信号転
送路と、これらの第１の信号転送路から転送された信号
電荷を入力し、該電荷を水平方向に転送する第２の信号
転送路と、この第２の信号転送路から転送された信号電
荷を一時的に保持する検出ダイオードと、このダイオー
ドに蓄積された信号電荷を排出するリセットゲートとを
具備し、前記リセットゲートに印加するリセットパルスの周波数
を第２の信号転送路に印加する水平駆動パルスの周波数
の整数分の１に設定し、且つその位相をフィールド毎に
又は水平走査線毎に異なるように設定してなることを特
徴とする固体撮像装置。
（２）複数の受光素子を２次元的に配置し、複数フィー
ルドで１フレームを構成する固体撮像装置において、前記各受光素子に接続され該受光素子で検出された信号
電荷を取出し垂直方向に転送する複数本の第１の信号転
送路と、これらの第１の信号転送路から転送された信号
電荷を入力し、該電荷を水平方向に転送する第２の信号
転送路と、この第２の信号転送路から転送された信号電
荷を一時的に保持する検出ダイオードと、このダイオー
ドに蓄積された信号電荷を排出するリセットゲートとを
具備し、前記リセットゲートに印加するリセットパルスの周波数
を、第２の信号転送路に印加する水平駆動パルスの周波
数と同一又は整数分の１となるように切り替えて使用し
、且つ整数分の１とする場合はその位相をフィールド毎
に又は水平走査線毎に異なるように設定してなることを
特徴とする固体撮像装置。
（３）前記第２の信号転送路の最終段に該転送路の他の
転送電極とは電気的に絶縁された最終電極を設け、この
最終電極に印加するパルスの周波数を、前記リセットパ
ルスの周波数と同一とし、且つその位相をフィールド毎
に又は水平走査線毎に異なるように設定してなることを
特徴とする請求項１又は２記載の固体撮像装置。
（４）前記リセットパルスの周波数を切り替えると共に
、前記最終電極に印加するパルスの大きさを変えること
を特徴とする請求項３記載の固体撮像装置。
（５）前記検出ダイオードに隣接して直流電圧が印加さ
れる蓄積電極を設け、前記リセットパルスの周波数を切
り替えると同時に、該電極に印加する直流電圧の大きさ
を変えることを特徴とする請求項２、３又は４に記載の
固体撮像装置。
（６）複数の受光素子を２次元的に配置し、複数フィー
ルドで１フレームを構成する固体撮像装置において、前記各受光素子に接続され該受光素子で検出された信号
電荷を取出し、隣接する２画素分を加算して垂直方向に
転送する複数本の垂直ＣＣＤレジスタと、これらの垂直
ＣＣＤレジスタから転送された信号電荷を入力し、該電
荷を水平方向に転送する水平ＣＣＤレジスタと、この水
平ＣＣＤレジスタから転送された信号電荷を一時的に保
持する検出ダイオードと、このダイオードに蓄積された
信号電荷を排出するリセットゲートとを具備し、前記リセットゲートに印加するリセットパルスの周波数
を、前記水平ＣＣＤレジスタに印加する水平駆動パルス
の周波数の整数分の１に設定し、且つその位相をフィー
ルド毎に又は水平走査線毎に異なるように設定し、垂直ＣＣＤレジスタのｎ番目（ｎは正の整数）と（ｎ−
１）番目の信号電荷の加算、及びｎ番目と（ｎ＋１）番
目の信号電荷の加算をフィールド毎に又は水平走査線毎
に交互に行うことを特徴とする固体撮像装置。