JP3130699B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3130699B2 JP3130699B2 JP05069679A JP6967993A JP3130699B2 JP 3130699 B2 JP3130699 B2 JP 3130699B2 JP 05069679 A JP05069679 A JP 05069679A JP 6967993 A JP6967993 A JP 6967993A JP 3130699 B2 JP3130699 B2 JP 3130699B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- signal
- field
- addition
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像装置に係わ
り、特に少ないフィールド内サンプリングポイント数で
高解像度，低偽解像な信号を得るよう構成した固体撮像
装置に関する。
り、特に少ないフィールド内サンプリングポイント数で
高解像度，低偽解像な信号を得るよう構成した固体撮像
装置に関する。
【０００２】
【従来の技術】固体撮像装置における解像度は画素数に
よって決まり、高解像度を得るには画素数の増加が必要
となる。しかし、画素数が多いことは、画素信号読出し
周波数が高くなることを意味している。このため、画素
数が多いと信号帯域が広がり、ノイズが増加する。ま
た、画素数の増大は１画素サイズの減少につながり、さ
らに１画素に蓄積される信号電荷数の減少になる。そし
て、このノイズの増加と最大蓄積信号電荷数の減少によ
り、ダイナミックレンジが低下する。
よって決まり、高解像度を得るには画素数の増加が必要
となる。しかし、画素数が多いことは、画素信号読出し
周波数が高くなることを意味している。このため、画素
数が多いと信号帯域が広がり、ノイズが増加する。ま
た、画素数の増大は１画素サイズの減少につながり、さ
らに１画素に蓄積される信号電荷数の減少になる。そし
て、このノイズの増加と最大蓄積信号電荷数の減少によ
り、ダイナミックレンジが低下する。
【０００３】一方、固体撮像装置においては、ナイキス
ト限界以上の空間周波数を持つ被写体の撮像では、モア
レ等の偽信号が発生し再生像を劣化させる。この偽信号
を減少させるため従来、例えば入射面に光導電膜を積層
したり、レンチキラーレンズを用いる等して、画素開口
を等価的に大きくしていた。しかしながら、画素ピッチ
より大きな開口を得ることはできず、この方法では限界
があった。
ト限界以上の空間周波数を持つ被写体の撮像では、モア
レ等の偽信号が発生し再生像を劣化させる。この偽信号
を減少させるため従来、例えば入射面に光導電膜を積層
したり、レンチキラーレンズを用いる等して、画素開口
を等価的に大きくしていた。しかしながら、画素ピッチ
より大きな開口を得ることはできず、この方法では限界
があった。
【０００４】また、特公昭62-40910号公報に開示されて
いる駆動法では、偶数フィールドと奇数フィールドで垂
直ＣＣＤ転送方向に２画素の組み合わせを変え、その加
算信号を出力しインターレース走査を行っている。この
方法は、主として信号蓄積期間をフレーム周期からフィ
ールド周期にして残像を低減する目的で用いられている
ものであり、垂直方向の偽信号は減少できるものの、水
平方向については従来と変わらず偽信号が発生する問題
があった。
いる駆動法では、偶数フィールドと奇数フィールドで垂
直ＣＣＤ転送方向に２画素の組み合わせを変え、その加
算信号を出力しインターレース走査を行っている。この
方法は、主として信号蓄積期間をフレーム周期からフィ
ールド周期にして残像を低減する目的で用いられている
ものであり、垂直方向の偽信号は減少できるものの、水
平方向については従来と変わらず偽信号が発生する問題
があった。
【０００５】これらの問題に対して本発明者らは、水平
方向画素の信号加算を行い、かつフィールド毎に信号電
荷の組み合わせを異なるように駆動した固体撮像装置を
提案した（特開平1-309579号公報）。以下、この提案に
ついて簡単に説明する。
方向画素の信号加算を行い、かつフィールド毎に信号電
荷の組み合わせを異なるように駆動した固体撮像装置を
提案した（特開平1-309579号公報）。以下、この提案に
ついて簡単に説明する。
【０００６】図１３は、この提案を説明するための模式
図で、画素の配列と加算すべき画素の組み合わせ例を示
している。垂直，水平方向に配列された各画素Ｐと、こ
れらの画素から得られる信号電荷を垂直，水平の各２画
素ずつ加算して、そのサンプリング中心点を第１フィー
ルドは○印（ＳA ）、第２フィールドは●印（ＳB ）で
示す。また、再生画像上の走査線を第１フィールドを
Ｎ，Ｎ＋１，Ｎ＋２、…で示し、第２フィールドを
Ｎ′，（Ｎ＋１）′，…で示す。
図で、画素の配列と加算すべき画素の組み合わせ例を示
している。垂直，水平方向に配列された各画素Ｐと、こ
れらの画素から得られる信号電荷を垂直，水平の各２画
素ずつ加算して、そのサンプリング中心点を第１フィー
ルドは○印（ＳA ）、第２フィールドは●印（ＳB ）で
示す。また、再生画像上の走査線を第１フィールドを
Ｎ，Ｎ＋１，Ｎ＋２、…で示し、第２フィールドを
Ｎ′，（Ｎ＋１）′，…で示す。
【０００７】第１，第２フィールドで１フレームを構成
する撮像方式においては、第１フィールドのＮ走査線に
相当する画素サンプリング中心点はＳA1-1，ＳA1-2，…
となる。このとき、サンプリング中心点ＳA1-1に対する
検出は、画素Ｐ1-1 ，Ｐ1-2，Ｐ2-1 ，Ｐ2-2 の信号電
荷を加算して行う。そして、次のサンプリング中心点Ｓ
A1-2のときは、画素Ｐ1-3 ，Ｐ1-4 ，Ｐ2-3 ，Ｐ2-4 の
信号電荷を加算して行う。同様に、Ｎ＋１走査線に相当
するサンプリング中心点ＳA2-1，ＳA2-2は、それぞれ画
素画素Ｐ3-1 ，Ｐ3-2 ，Ｐ4-1 ，Ｐ4-2 及び画素
Ｐ3-3 ，Ｐ3-4 ，Ｐ4-3 ，Ｐ4-4 を加算して行う。
する撮像方式においては、第１フィールドのＮ走査線に
相当する画素サンプリング中心点はＳA1-1，ＳA1-2，…
となる。このとき、サンプリング中心点ＳA1-1に対する
検出は、画素Ｐ1-1 ，Ｐ1-2，Ｐ2-1 ，Ｐ2-2 の信号電
荷を加算して行う。そして、次のサンプリング中心点Ｓ
A1-2のときは、画素Ｐ1-3 ，Ｐ1-4 ，Ｐ2-3 ，Ｐ2-4 の
信号電荷を加算して行う。同様に、Ｎ＋１走査線に相当
するサンプリング中心点ＳA2-1，ＳA2-2は、それぞれ画
素画素Ｐ3-1 ，Ｐ3-2 ，Ｐ4-1 ，Ｐ4-2 及び画素
Ｐ3-3 ，Ｐ3-4 ，Ｐ4-3 ，Ｐ4-4 を加算して行う。
【０００８】この動作を各走査に応じて行い、次の第２
フィールドのＮ′走査線に相当する画素サンプリング中
心点ＳB1-1，ＳB1-2は、それぞれ画素Ｐ2-2 ，Ｐ2-3 ，
Ｐ3-2 ，Ｐ3-3 及び画素Ｐ2-4 ，Ｐ2-5 ，Ｐ3-4 ，Ｐ
3-5 を加算して行う。このとき、第１フィールドと第２
フィールドの水平方向と垂直方向の画素加算は１画素ず
つずらして行う。この結果、各フィールドにおけるサン
プリング中心点は図に示すように○印，●印で表示した
位置になる。
フィールドのＮ′走査線に相当する画素サンプリング中
心点ＳB1-1，ＳB1-2は、それぞれ画素Ｐ2-2 ，Ｐ2-3 ，
Ｐ3-2 ，Ｐ3-3 及び画素Ｐ2-4 ，Ｐ2-5 ，Ｐ3-4 ，Ｐ
3-5 を加算して行う。このとき、第１フィールドと第２
フィールドの水平方向と垂直方向の画素加算は１画素ず
つずらして行う。この結果、各フィールドにおけるサン
プリング中心点は図に示すように○印，●印で表示した
位置になる。
【０００９】上記の動作を行うことにより、各画素より
構成される画素ピッチより大きな開口が得られ、かつ第
１フィールドと第２フィールド間で開口が重なる効果が
生じる。これにより、モアレ等の偽信号が減少できる。
第１フィールドと第２フィールドのサンプリング中心点
は１８０°位相がずれているので、再生画像上での解像
度は素子の水平画素数で決まる値と同じ高解像度が得ら
れる。また、この動作ではフィールド内で全画素の信号
電荷を読出すので残像の少ない再生画像が得られる。さ
らに、画素信号電荷を４画素分加算して読出すので、垂
直方向の２画素分加算に対して２倍の信号電荷になる。
構成される画素ピッチより大きな開口が得られ、かつ第
１フィールドと第２フィールド間で開口が重なる効果が
生じる。これにより、モアレ等の偽信号が減少できる。
第１フィールドと第２フィールドのサンプリング中心点
は１８０°位相がずれているので、再生画像上での解像
度は素子の水平画素数で決まる値と同じ高解像度が得ら
れる。また、この動作ではフィールド内で全画素の信号
電荷を読出すので残像の少ない再生画像が得られる。さ
らに、画素信号電荷を４画素分加算して読出すので、垂
直方向の２画素分加算に対して２倍の信号電荷になる。
【００１０】図１３で示した動作を実現する具体的素子
構造の一例について説明する。図１４は該素子を示す概
略構成図、図１５は信号電荷を加算するための加算電極
部を示す要部構成図である。この装置は画素（Ｐ1-1 ，
Ｐ1-2 ，〜，ＰM-N ）１０，垂直ＣＣＤレジスタ（第１
の信号転送路）２０，加算電極３０，水平ＣＣＤレジス
タ（第１の信号転送路）４０，出力アンプ５０，出力端
子６０で構成される。垂直ＣＣＤレジスタ２０は４層
（φV1，φV2，φV3，φV4）で駆動され、水平ＣＣＤレ
ジスタ４０は２層（φH1，φH2）で駆動される場合につ
いて示している。加算電極３０は、第１及び第２の加算
ゲート３１，３２と垂直ＣＣＤレジスタ２０の一部（こ
の図の場合はφV1，φV2が印加される電極）を使用す
る。図１５で示す点線は信号電荷の転送路を示す。
構造の一例について説明する。図１４は該素子を示す概
略構成図、図１５は信号電荷を加算するための加算電極
部を示す要部構成図である。この装置は画素（Ｐ1-1 ，
Ｐ1-2 ，〜，ＰM-N ）１０，垂直ＣＣＤレジスタ（第１
の信号転送路）２０，加算電極３０，水平ＣＣＤレジス
タ（第１の信号転送路）４０，出力アンプ５０，出力端
子６０で構成される。垂直ＣＣＤレジスタ２０は４層
（φV1，φV2，φV3，φV4）で駆動され、水平ＣＣＤレ
ジスタ４０は２層（φH1，φH2）で駆動される場合につ
いて示している。加算電極３０は、第１及び第２の加算
ゲート３１，３２と垂直ＣＣＤレジスタ２０の一部（こ
の図の場合はφV1，φV2が印加される電極）を使用す
る。図１５で示す点線は信号電荷の転送路を示す。
【００１１】画素１０からの信号電荷読出しは、垂直Ｃ
ＣＤレジスタ２０の転送電極のうち、φV1，φV3が印加
される転送電極にフィールドシフトゲート２１を設けて
行っている。垂直方向の画素信号加算は垂直ＣＣＤレジ
スタ２０のタイミングを工夫して行っている。そして、
水平方向の画素加算は、加算電極３０で行う。このと
き、例えば垂直ＣＣＤレジスタ２０1 ，２０2 の列の信
号電荷を加算するには、加算ゲート３１を閉じて加算ゲ
ート３２を開く。この動作によりレジスタ２０1の信号
電荷ＱC1とレジスタ２０2 の信号電荷ＱC2との加算が図
のａ点で行える。また、垂直ＣＣＤレジスタ２０2 ，２
０3 の列の信号電荷を加算するには、加算ゲート３２を
閉じて加算ゲート３１を開く。この動作によりレジスタ
２０2 の信号電荷ＱC2とレジスタ２０3 の信号電荷ＱC3
との加算が図のｂ点で行える。
ＣＤレジスタ２０の転送電極のうち、φV1，φV3が印加
される転送電極にフィールドシフトゲート２１を設けて
行っている。垂直方向の画素信号加算は垂直ＣＣＤレジ
スタ２０のタイミングを工夫して行っている。そして、
水平方向の画素加算は、加算電極３０で行う。このと
き、例えば垂直ＣＣＤレジスタ２０1 ，２０2 の列の信
号電荷を加算するには、加算ゲート３１を閉じて加算ゲ
ート３２を開く。この動作によりレジスタ２０1の信号
電荷ＱC1とレジスタ２０2 の信号電荷ＱC2との加算が図
のａ点で行える。また、垂直ＣＣＤレジスタ２０2 ，２
０3 の列の信号電荷を加算するには、加算ゲート３２を
閉じて加算ゲート３１を開く。この動作によりレジスタ
２０2 の信号電荷ＱC2とレジスタ２０3 の信号電荷ＱC3
との加算が図のｂ点で行える。
【００１２】このように、１画素に１個のフィールドシ
フトゲート２１を設けるだけで、垂直及び水平の４画素
の信号電荷を加算することができ、かつフィールド毎に
加算組み合わせを異ならせることができる。従って、ノ
イズも少なく十分大きな信号電荷を得ることができ、ダ
イナミックレンジの増大をはかると共に、解像度の向上
及びモアレの低減をはかることができる。さらに、垂直
ＣＣＤレジスタ２０が直線状となり、信号転送路を単純
な形で加算が実施できるので、より多画素の固体撮像素
子も提供できる。また、従来素子に比べ同じ解像度を得
るための水平転送段数を１／２にすることができ、水平
転送の周波数を１／２に下げることができる。このた
め、信号帯域が下げられ、この分ノイズが減少するので
ダイナミックレンジを大きくできる。さらに、フィール
ド毎に全ての画素の信号電荷を蓄積，読出すので、残像
の少ない高画質な再生像が得られる利点がある。
フトゲート２１を設けるだけで、垂直及び水平の４画素
の信号電荷を加算することができ、かつフィールド毎に
加算組み合わせを異ならせることができる。従って、ノ
イズも少なく十分大きな信号電荷を得ることができ、ダ
イナミックレンジの増大をはかると共に、解像度の向上
及びモアレの低減をはかることができる。さらに、垂直
ＣＣＤレジスタ２０が直線状となり、信号転送路を単純
な形で加算が実施できるので、より多画素の固体撮像素
子も提供できる。また、従来素子に比べ同じ解像度を得
るための水平転送段数を１／２にすることができ、水平
転送の周波数を１／２に下げることができる。このた
め、信号帯域が下げられ、この分ノイズが減少するので
ダイナミックレンジを大きくできる。さらに、フィール
ド毎に全ての画素の信号電荷を蓄積，読出すので、残像
の少ない高画質な再生像が得られる利点がある。
【００１３】しかしながら、この種の装置では信号電荷
の加算が４画素までであり、感度，ダイナミックレンジ
の向上が従来の２倍程度である。より高い感度，ダイナ
ミックレンジ化の要求には応じられない。なお、２フィ
ールドで１フレームを構成する方式にあっては、４画素
以上の加算は解像度の低下を招くことになる。
の加算が４画素までであり、感度，ダイナミックレンジ
の向上が従来の２倍程度である。より高い感度，ダイナ
ミックレンジ化の要求には応じられない。なお、２フィ
ールドで１フレームを構成する方式にあっては、４画素
以上の加算は解像度の低下を招くことになる。
【００１４】
【発明が解決しようとする課題】このように、特開平1-
309579号公報にあっては、４画素までの信号電荷の加算
は可能であるが、それ以上の画素数の信号電荷の加算は
できない。このため、より大きい感度の向上やダイナミ
ックレンジの向上をはかるのは困難であった。
309579号公報にあっては、４画素までの信号電荷の加算
は可能であるが、それ以上の画素数の信号電荷の加算は
できない。このため、より大きい感度の向上やダイナミ
ックレンジの向上をはかるのは困難であった。
【００１５】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、アンプの工夫や充電変
換部の変換効率の工夫を行わないで、より高感度，高ダ
イナミックレンジの固体撮像装置を提供することにあ
る。
ので、その目的とするところは、アンプの工夫や充電変
換部の変換効率の工夫を行わないで、より高感度，高ダ
イナミックレンジの固体撮像装置を提供することにあ
る。
【００１６】
【課題を解決するための手段】本発明の骨子は、４フィ
ールドで１フレームを構成する方式にあって、信号電荷
の加算を８画素単位で行うことにある。
ールドで１フレームを構成する方式にあって、信号電荷
の加算を８画素単位で行うことにある。
【００１７】
【００１８】即ち本発明は、複数の受光素子を２次元的
に配置し、複数フィールド（例えば４フィールド）で１
フレームを構成する固体撮像装置において、各受光素子
に接続され該受光素子で検出された信号電荷を読出し垂
直方向に転送する複数本の第１の信号転送路と、これら
の第１の信号転送路により転送された信号電荷を入力
し、各フィールドでｎラインの水平方向の４画素とｎ±
１ラインの水平方向の２画素の信号電荷を加算し、かつ
信号電荷の加算組合せをフィールド毎に水平方向及び垂
直方向に１画素ずつずらす手段と、加算された信号電荷
を水平方向に転送して読出す第２の信号転送路とを具備
してなることを特徴とする。
に配置し、複数フィールド（例えば４フィールド）で１
フレームを構成する固体撮像装置において、各受光素子
に接続され該受光素子で検出された信号電荷を読出し垂
直方向に転送する複数本の第１の信号転送路と、これら
の第１の信号転送路により転送された信号電荷を入力
し、各フィールドでｎラインの水平方向の４画素とｎ±
１ラインの水平方向の２画素の信号電荷を加算し、かつ
信号電荷の加算組合せをフィールド毎に水平方向及び垂
直方向に１画素ずつずらす手段と、加算された信号電荷
を水平方向に転送して読出す第２の信号転送路とを具備
してなることを特徴とする。
【００１９】
【作用】本発明（請求項１）によれば、信号電荷の加算
を垂直画素配列方向で２画素、水平画素配列方向で４画
素で行うので、従来あった２画素加算，４画素加算の場
合に比べて８／２又は８／４倍だけ感度，ダイナミック
レンジが向上できる。さらに、信号電荷の加算を水平Ｃ
ＣＤへ入力する前に行っているので、水平画素配列の方
向の加算（４個）分だけ水平ＣＣＤの転送数を減らすこ
とが可能となり、ダイナミックレンジの拡大，消費電力
の低減，低ノイズ化が可能となる。
を垂直画素配列方向で２画素、水平画素配列方向で４画
素で行うので、従来あった２画素加算，４画素加算の場
合に比べて８／２又は８／４倍だけ感度，ダイナミック
レンジが向上できる。さらに、信号電荷の加算を水平Ｃ
ＣＤへ入力する前に行っているので、水平画素配列の方
向の加算（４個）分だけ水平ＣＣＤの転送数を減らすこ
とが可能となり、ダイナミックレンジの拡大，消費電力
の低減，低ノイズ化が可能となる。
【００２０】また、本発明（請求項２）によれば、信号
電荷の加算をｎラインで水平画素配列方向に４画素、ｎ
±１ラインで水平画素配列方向に２画素で行うので、請
求項１と同様に、ダイナミックレンジの拡大，消費電力
の低減，低ノイズ化が可能となる。
電荷の加算をｎラインで水平画素配列方向に４画素、ｎ
±１ラインで水平画素配列方向に２画素で行うので、請
求項１と同様に、ダイナミックレンジの拡大，消費電力
の低減，低ノイズ化が可能となる。
【００２１】
【実施例】以下、本発明の詳細を図示の実施例によって
説明する。
説明する。
【００２２】図１は、本発明の第１の実施例に係わる固
体撮像装置の加算画素の組み合わせを示す画素配列図で
ある。この実施例は、４フィールドで１フレームを構成
する高精細テレビジョン方式に対応するものである。Ｐ
は感光画素、Ｌ１，〜，Ｌ６は垂直方向画素配列、Ｃ
１，〜，Ｃ８は水平方向画素配列を示している。
体撮像装置の加算画素の組み合わせを示す画素配列図で
ある。この実施例は、４フィールドで１フレームを構成
する高精細テレビジョン方式に対応するものである。Ｐ
は感光画素、Ｌ１，〜，Ｌ６は垂直方向画素配列、Ｃ
１，〜，Ｃ８は水平方向画素配列を示している。
【００２３】ここで、矢印は各感光画素の加算組み合わ
せを示し、加算した後の画素重心（サンプリング中心
点）は○印を第１フィールド、●印を第２フィールド、
◇印を第３フィールド、◆を第４フィールドで示してい
る。そして、×印は周辺画素信号から形成したサンプリ
ング中心点を示している。
せを示し、加算した後の画素重心（サンプリング中心
点）は○印を第１フィールド、●印を第２フィールド、
◇印を第３フィールド、◆を第４フィールドで示してい
る。そして、×印は周辺画素信号から形成したサンプリ
ング中心点を示している。
【００２４】なお、×印のサンプリングポイントは、作
成しなくとも感度の向上に差支えない。×印のサンプリ
ングポイントの効果は、信号のコントラスト比の大きい
場合に発生するフリッカの低減にある。また、図１に示
すサンプリング中心点のＱa,Ｑb,Ｑc,Ｑd,Ｑe,Ｑf,Ｑg,
Ｑh は、後述（図４）する動作説明のときの順番を示
す。
成しなくとも感度の向上に差支えない。×印のサンプリ
ングポイントの効果は、信号のコントラスト比の大きい
場合に発生するフリッカの低減にある。また、図１に示
すサンプリング中心点のＱa,Ｑb,Ｑc,Ｑd,Ｑe,Ｑf,Ｑg,
Ｑh は、後述（図４）する動作説明のときの順番を示
す。
【００２５】図２に、第１の実施例に係わる固体撮像装
置の概略構成を示す。Ｐは感光画素、ＶＣＣＤ１，ＶＣ
ＣＤ２，…は垂直ＣＣＤ（第１の信号転送路）、ＨＣＣ
Ｄは水平ＣＣＤ（第２の信号転送路）、φV1，φV2，φ
V3，φV4は垂直ＣＣＤ転送電極端子、φH1，φH2は水平
ＣＣＤ伝送電極端子、Ｇ１，Ｇ２，Ｇ３，Ｇ４は加算ゲ
ートを示す。加算ゲートＧ１，〜，Ｇ４を制御して水平
画素配列方向の画素加算を行う。
置の概略構成を示す。Ｐは感光画素、ＶＣＣＤ１，ＶＣ
ＣＤ２，…は垂直ＣＣＤ（第１の信号転送路）、ＨＣＣ
Ｄは水平ＣＣＤ（第２の信号転送路）、φV1，φV2，φ
V3，φV4は垂直ＣＣＤ転送電極端子、φH1，φH2は水平
ＣＣＤ伝送電極端子、Ｇ１，Ｇ２，Ｇ３，Ｇ４は加算ゲ
ートを示す。加算ゲートＧ１，〜，Ｇ４を制御して水平
画素配列方向の画素加算を行う。
【００２６】図３は、図２の装置における動作タイミン
グ図である。φV1，φV2，φV3，φV4は垂直ＣＣＤ転送
電極印加パルス、Ｇ１，Ｇ２，Ｇ３，Ｇ４は加算ゲート
印加パルス、φH1，φH2は水平ＣＣＤ転送電極印加パル
スを示し、（ｎ）Ｈ期間はｎライン目の動作、（ｎ＋
１）Ｈ期間はｎ＋１ライン目の動作を示す。ＨＢＬは水
平ブランキング期間を示す。Ｖ２，Ｖ３，Ｖ４，Ｖ５，
Ｖ６，Ｖ７は各パルスの高レベル，低レベルを示す。加
算ゲートはパルスＶ４でオン、パルスＶ５でオフとな
る。
グ図である。φV1，φV2，φV3，φV4は垂直ＣＣＤ転送
電極印加パルス、Ｇ１，Ｇ２，Ｇ３，Ｇ４は加算ゲート
印加パルス、φH1，φH2は水平ＣＣＤ転送電極印加パル
スを示し、（ｎ）Ｈ期間はｎライン目の動作、（ｎ＋
１）Ｈ期間はｎ＋１ライン目の動作を示す。ＨＢＬは水
平ブランキング期間を示す。Ｖ２，Ｖ３，Ｖ４，Ｖ５，
Ｖ６，Ｖ７は各パルスの高レベル，低レベルを示す。加
算ゲートはパルスＶ４でオン、パルスＶ５でオフとな
る。
【００２７】図４は、図１に示した感光画素の加算組み
合わせ動作を説明するための図である。第１フィール
ド，第２フィールド，第３フィールド，第４フィール
ド、垂直画素配列Ｌ１，Ｌ２，…、水平画素配列Ｃ１，
Ｃ２，…、そして加算中心点Ｑa，Ｑb …は図１の記号
と一致させている。加算ゲートＧ１，Ｇ２，Ｇ３，Ｇ４
のタイミングは図３の加算ゲートと一致させている。
合わせ動作を説明するための図である。第１フィール
ド，第２フィールド，第３フィールド，第４フィール
ド、垂直画素配列Ｌ１，Ｌ２，…、水平画素配列Ｃ１，
Ｃ２，…、そして加算中心点Ｑa，Ｑb …は図１の記号
と一致させている。加算ゲートＧ１，Ｇ２，Ｇ３，Ｇ４
のタイミングは図３の加算ゲートと一致させている。
【００２８】第１フィールドのＬ１・Ｃ１，Ｌ２・Ｃ
１，Ｌ１・Ｃ２，Ｌ２・Ｃ２，Ｌ１・Ｃ３，Ｌ２・Ｃ
３，Ｌ１・Ｃ４，Ｌ２・Ｃ４の感光画素の加算は、図の
左側の動作、即ちＧ１をオンしてＬ１・Ｃ１，Ｌ２・Ｃ
１，Ｌ１・Ｃ２，Ｌ２・Ｃ２の加算、Ｇ３をオンしてＬ
１・Ｃ３、Ｌ２・Ｃ３，Ｌ１・Ｃ４、Ｌ２・Ｃ４の加算
を行い、次にＧ４をオンして８画素の加算を行うことに
より達成される。そして、加算された信号電荷は、ＨＣ
ＣＤへ転送される。この動作を各フィールド毎に加算の
組み合わせを変えて行う。具体的には、各フィールド毎
に加算画素の組み合わせを水平方向及び垂直方向に１画
素ずつずらす。このような加算画素の組み合わせの選択
は、加算ゲートＧ１，Ｇ２，Ｇ３，Ｇ４のオンオフ制御
で行うことで可能となる。
１，Ｌ１・Ｃ２，Ｌ２・Ｃ２，Ｌ１・Ｃ３，Ｌ２・Ｃ
３，Ｌ１・Ｃ４，Ｌ２・Ｃ４の感光画素の加算は、図の
左側の動作、即ちＧ１をオンしてＬ１・Ｃ１，Ｌ２・Ｃ
１，Ｌ１・Ｃ２，Ｌ２・Ｃ２の加算、Ｇ３をオンしてＬ
１・Ｃ３、Ｌ２・Ｃ３，Ｌ１・Ｃ４、Ｌ２・Ｃ４の加算
を行い、次にＧ４をオンして８画素の加算を行うことに
より達成される。そして、加算された信号電荷は、ＨＣ
ＣＤへ転送される。この動作を各フィールド毎に加算の
組み合わせを変えて行う。具体的には、各フィールド毎
に加算画素の組み合わせを水平方向及び垂直方向に１画
素ずつずらす。このような加算画素の組み合わせの選択
は、加算ゲートＧ１，Ｇ２，Ｇ３，Ｇ４のオンオフ制御
で行うことで可能となる。
【００２９】以上のように本実施例によれば、加算ゲー
トと垂直ＣＣＤのパルスの制御により、垂直２画素，水
平４画素の合計８画素の加算が可能となり、しかも各フ
ィールド毎に加算画素の組み合わせを変えることができ
る。この結果、加算回数の増加分だけ信号電荷が増加す
るので感度の向上が可能となる。これは、４画素加算の
場合よりも２倍の感度向上となる。さらに、４フィール
ドで１フレームを構成していることから、各フィールド
でサンプリング中心点を水平及び垂直方向に１画素分ず
らすことができ、信号電荷の加算による解像度の低下は
ない。また、信号電荷の加算を水平ＣＣＤへ入力する前
に行っているので、水平画素配列の方向の加算（４個）
分だけ水平ＣＣＤの転送数を減らすことが可能となる。
このような理由から、ダイナミックレンジの拡大，消費
電力の低減，低ノイズ化が可能となる。
トと垂直ＣＣＤのパルスの制御により、垂直２画素，水
平４画素の合計８画素の加算が可能となり、しかも各フ
ィールド毎に加算画素の組み合わせを変えることができ
る。この結果、加算回数の増加分だけ信号電荷が増加す
るので感度の向上が可能となる。これは、４画素加算の
場合よりも２倍の感度向上となる。さらに、４フィール
ドで１フレームを構成していることから、各フィールド
でサンプリング中心点を水平及び垂直方向に１画素分ず
らすことができ、信号電荷の加算による解像度の低下は
ない。また、信号電荷の加算を水平ＣＣＤへ入力する前
に行っているので、水平画素配列の方向の加算（４個）
分だけ水平ＣＣＤの転送数を減らすことが可能となる。
このような理由から、ダイナミックレンジの拡大，消費
電力の低減，低ノイズ化が可能となる。
【００３０】図５は、第１の実施例でのモアレの発生と
ヌルの入り方の関係を示した図である。ｘは水平方向、
ｙは垂直方向、○印は固定したモアレ、●印はフィール
ドフリッカ、×印は４フィールドフリッカの位置を示
す。図５（ｂ）に示す垂直２画素，水平４画素の８画素
加算の場合、図５（ａ）に示すように約１８ＭＨｚにヌ
ルが入り、被写体の画像によっては目立つことがある。
ヌルの入り方の関係を示した図である。ｘは水平方向、
ｙは垂直方向、○印は固定したモアレ、●印はフィール
ドフリッカ、×印は４フィールドフリッカの位置を示
す。図５（ｂ）に示す垂直２画素，水平４画素の８画素
加算の場合、図５（ａ）に示すように約１８ＭＨｚにヌ
ルが入り、被写体の画像によっては目立つことがある。
【００３１】図６は、この１８ＭＨｚのヌルを入らない
ようにした８画素加算の第２の実施例を示す図である。
この実施例では、図６（ｂ）に示すようにｎ−１ライン
では水平２画素，ｎラインでは水平４画素，ｎ＋１ライ
ンでは水平２画素となるように画素加算を行う。こうす
ることによって、図６（ａ）に示すようにモアレとヌル
が信号帯域の３７ＭＨｚ以内で発生しないようになる。
なお、信号帯域３７ＭＨｚは固体撮像装置の画素数が水
平２０００画素，垂直１０００画素の場合を示してい
る。
ようにした８画素加算の第２の実施例を示す図である。
この実施例では、図６（ｂ）に示すようにｎ−１ライン
では水平２画素，ｎラインでは水平４画素，ｎ＋１ライ
ンでは水平２画素となるように画素加算を行う。こうす
ることによって、図６（ａ）に示すようにモアレとヌル
が信号帯域の３７ＭＨｚ以内で発生しないようになる。
なお、信号帯域３７ＭＨｚは固体撮像装置の画素数が水
平２０００画素，垂直１０００画素の場合を示してい
る。
【００３２】図７は、第２の実施例に係わる固体撮像装
置の概略構成を示す図である。第１の実施例と異なる点
は、加算ゲートＧ１，Ｇ２，Ｇ３，Ｇ４が横一例に並
び、転送方向下流側に新たに加算ゲートＡ１，Ａ２を配
置したことである。また、画素の信号読出しゲートであ
るフィールドシフトゲートを垂直方向に左右の垂直ＣＣ
Ｄへ交互に信号電荷を読出せるように設けたことであ
る。
置の概略構成を示す図である。第１の実施例と異なる点
は、加算ゲートＧ１，Ｇ２，Ｇ３，Ｇ４が横一例に並
び、転送方向下流側に新たに加算ゲートＡ１，Ａ２を配
置したことである。また、画素の信号読出しゲートであ
るフィールドシフトゲートを垂直方向に左右の垂直ＣＣ
Ｄへ交互に信号電荷を読出せるように設けたことであ
る。
【００３３】次に、第２の実施例の固体撮像装置の画素
加算の動作について説明する。この場合も第１の実施例
と同様、４フィールドで１フレームを構成している。図
８は第１フィールド第１ライン、図９は第１フィールド
第２ライン、図１０は第２フィールド第１ライン、図１
１は第３フィールド第１ライン、図１２は第４フィール
ド第１ラインの動作を示す。図に示す×印，△印，○
印，◇印はそれぞれフィールドでの８画素加算時の画素
中心を示す。図中矢印が信号電荷の加算，転送方向を示
している。各転送電極，加算ゲートを制御してｎ−１ラ
インの２画素，ｎラインの４画素，ｎ＋１ラインの２画
素の加算が可能となる。
加算の動作について説明する。この場合も第１の実施例
と同様、４フィールドで１フレームを構成している。図
８は第１フィールド第１ライン、図９は第１フィールド
第２ライン、図１０は第２フィールド第１ライン、図１
１は第３フィールド第１ライン、図１２は第４フィール
ド第１ラインの動作を示す。図に示す×印，△印，○
印，◇印はそれぞれフィールドでの８画素加算時の画素
中心を示す。図中矢印が信号電荷の加算，転送方向を示
している。各転送電極，加算ゲートを制御してｎ−１ラ
インの２画素，ｎラインの４画素，ｎ＋１ラインの２画
素の加算が可能となる。
【００３４】このように本実施例によれば、加算ゲート
Ｇ１，〜，Ｇ４及びＡ１，Ａ２と垂直ＣＣＤのパルスの
制御により、水平方向にｎラインの４画素，ｎ±１ライ
ンの２画素の合計８画素の加算が可能となり、しかも各
フィールド毎に加算画素の組み合わせを変えることがで
きる。従って、第１の実施例と同様に、ダイナミックレ
ンジの拡大，消費電力の低減，低ノイズ化が可能とな
る。これに加え図６に示したように、信号帯域の３７Ｍ
Ｈｚ以内でモアレとヌルが発生しないようにできる利点
がある。
Ｇ１，〜，Ｇ４及びＡ１，Ａ２と垂直ＣＣＤのパルスの
制御により、水平方向にｎラインの４画素，ｎ±１ライ
ンの２画素の合計８画素の加算が可能となり、しかも各
フィールド毎に加算画素の組み合わせを変えることがで
きる。従って、第１の実施例と同様に、ダイナミックレ
ンジの拡大，消費電力の低減，低ノイズ化が可能とな
る。これに加え図６に示したように、信号帯域の３７Ｍ
Ｈｚ以内でモアレとヌルが発生しないようにできる利点
がある。
【００３５】なお、本発明は上述した各実施例に限定さ
れるものではない。加算ゲートの配置は図２又は図７に
限定されるものではなく、仕様に応じて適宜変更可能で
ある。加算ゲートを水平画素加算数に応じて増設するこ
とによって、水平４画素に限定されず，さらに加算画素
数を増加することが可能である。さらに、垂直方向の画
素加算は垂直ＣＣＤ転送電極下で行えるが、加算ゲート
を利用しても可能である。
れるものではない。加算ゲートの配置は図２又は図７に
限定されるものではなく、仕様に応じて適宜変更可能で
ある。加算ゲートを水平画素加算数に応じて増設するこ
とによって、水平４画素に限定されず，さらに加算画素
数を増加することが可能である。さらに、垂直方向の画
素加算は垂直ＣＣＤ転送電極下で行えるが、加算ゲート
を利用しても可能である。
【００３６】また、本発明はインターライン転送型ＣＣ
Ｄに限定されるものではなく、フレーム転送型，ＭＯＳ
型，ラインアドレス型，光導電膜積層型等、１フィール
ドに全画素の信号電荷を同時に読出す構成であればよ
い。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
Ｄに限定されるものではなく、フレーム転送型，ＭＯＳ
型，ラインアドレス型，光導電膜積層型等、１フィール
ドに全画素の信号電荷を同時に読出す構成であればよ
い。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
【００３７】
【発明の効果】以上詳述したように本発明（請求項１）
によれば、垂直方向の画素加算を２個，水平方向の画素
加算を４個で合計８画素の加算を行うことにより、従来
の加算４個に比して２倍の感度向上，ダイナミックレン
ジ向上が実現できる。さらに、画素加算を水平ＣＣＤ入
力前に行うので、水平ＣＣＤの転送段数が減少し、消費
電力の低減、Ｓ／Ｎの向上などを実現することができ
る。
によれば、垂直方向の画素加算を２個，水平方向の画素
加算を４個で合計８画素の加算を行うことにより、従来
の加算４個に比して２倍の感度向上，ダイナミックレン
ジ向上が実現できる。さらに、画素加算を水平ＣＣＤ入
力前に行うので、水平ＣＣＤの転送段数が減少し、消費
電力の低減、Ｓ／Ｎの向上などを実現することができ
る。
【００３８】また、本発明（請求項１）によれば、ｎラ
インの水平４画素，ｎ±１ラインの水平２画素の合計８
画素の加算を行うことにより、従来の加算４個に比して
２倍の感度向上，ダイナミックレンジ向上が実現でき
る。さらに、画素加算を水平ＣＣＤ入力前に行うので、
水平ＣＣＤの転送段数が減少し、消費電力の低減、Ｓ／
Ｎの向上などを実現することができる。
インの水平４画素，ｎ±１ラインの水平２画素の合計８
画素の加算を行うことにより、従来の加算４個に比して
２倍の感度向上，ダイナミックレンジ向上が実現でき
る。さらに、画素加算を水平ＣＣＤ入力前に行うので、
水平ＣＣＤの転送段数が減少し、消費電力の低減、Ｓ／
Ｎの向上などを実現することができる。
【図１】本発明の第１の実施例における画素配置の組み
合わせを示す画素配列図。
合わせを示す画素配列図。
【図２】第１の実施例に係わる固体撮像装置を示す概略
構成図。
構成図。
【図３】第１の実施例における動作タイミングを説明す
るための図。
るための図。
【図４】第１の実施例における画素加算動作を説明する
ための図。
ための図。
【図５】第１の実施例におけるモアレの発生とヌルの入
り方を説明するための図。
り方を説明するための図。
【図６】第２の実施例におけるモアレの発生とヌルの入
り方を説明するための図。
り方を説明するための図。
【図７】第２の実施例に係わる固体撮像装置を示す概略
構成図。
構成図。
【図８】第２の実施例における第１フィールド第１ライ
ンの動作図。
ンの動作図。
【図９】第２の実施例における第１フィールド第２ライ
ンの動作図。
ンの動作図。
【図１０】第２の実施例におけるの第２フィールド第１
ラインの動作図。
ラインの動作図。
【図１１】第２の実施例における第３フィールド第１ラ
インの動作図。
インの動作図。
【図１２】第２の実施例における第４フィールド第１ラ
インの動作図。
インの動作図。
【図１３】従来の固体撮像装置における画素配置の組み
合わせを示す画素配列図。
合わせを示す画素配列図。
【図１４】従来の固体撮像装置を示す概略構成図。
【図１５】従来の固体撮像装置における信号加算部の具
体的構成を示す図。
体的構成を示す図。
Ｐ…感光画素 Ｌ１，〜，Ｌ６…垂直方向画素配列 Ｃ１，〜，Ｃ８…水平方向画素配列 ＶＣＣＤ…垂直ＣＣＤ（第１の信号転送路） ＨＣＣＤ…水平ＣＣＤ（第２の信号転送路） Ｇ１，〜，Ｇ４，Ａ１，Ａ２…加算ゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大竹 浩 東京都渋谷区神南２丁目２番１号 日本 放送協会内 (72)発明者 阿部 正英 東京都渋谷区神南２丁目２番１号 日本 放送協会内 (72)発明者 遠藤 幸雄 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 松長 誠之 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 真鍋 宗平 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 原田 望 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (56)参考文献 特開 平１−309579（ＪＰ，Ａ) 特開 昭62−159579（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/335 H01L 27/148
Claims (3)
- 【請求項１】複数の受光素子を２次元的に配置し、複数
フィールドで１フレームを構成する固体撮像装置におい
て、 前記各受光素子に接続され該受光素子で検出された信号
電荷を読出し垂直方向に転送する複数本の第１の信号転
送路と、これらの第１の信号転送路により転送された信
号電荷を入力し、各フィールドでｎラインの水平方向の
４画素とｎ±１ラインの水平方向の２画素の信号電荷を
加算し、かつ信号電荷の加算組合せをフィールド毎に水
平方向及び垂直方向に１画素ずつずらす加算手段と、加
算された信号電荷を水平方向に転送して読出す第２の信
号転送路とを具備してなることを特徴とする固体撮像装
置。 - 【請求項２】４フィールドで１フレームを構成すること
を特徴とする請求項１記載の固体撮像装置。 - 【請求項３】前記加算手段は、第１の信号転送路と第２
の信号転送路との間に挿入される第３の信号転送路に形
成され、水平方向に隣接する２画素の信号電荷を加算す
る第１列目の加算部と、第１列目の加算部における隣接
する２つの加算電荷を加算する第２列目の加算部とを有
することを特徴とする請求項１記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05069679A JP3130699B2 (ja) | 1993-03-29 | 1993-03-29 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05069679A JP3130699B2 (ja) | 1993-03-29 | 1993-03-29 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06284344A JPH06284344A (ja) | 1994-10-07 |
| JP3130699B2 true JP3130699B2 (ja) | 2001-01-31 |
Family
ID=13409792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05069679A Expired - Lifetime JP3130699B2 (ja) | 1993-03-29 | 1993-03-29 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130699B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3848650B2 (ja) * | 2002-11-12 | 2006-11-22 | 松下電器産業株式会社 | 固体撮像素子およびこれを備えたカメラ |
| JP4228947B2 (ja) | 2003-05-20 | 2009-02-25 | 日産自動車株式会社 | 撮像装置 |
| JP4551085B2 (ja) * | 2003-12-01 | 2010-09-22 | パナソニック株式会社 | 固体撮像装置、撮像装置 |
| JP2006287912A (ja) * | 2005-03-07 | 2006-10-19 | Fuji Photo Film Co Ltd | 固体撮像素子および撮像装置 |
| JP4678583B2 (ja) * | 2005-03-25 | 2011-04-27 | 日本ビクター株式会社 | 固体撮像装置 |
| JP2006303407A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Photo Film Co Ltd | 固体撮像素子およびその駆動方法 |
| JP6700673B2 (ja) * | 2015-05-15 | 2020-05-27 | キヤノン株式会社 | 撮像装置、撮像システム |
-
1993
- 1993-03-29 JP JP05069679A patent/JP3130699B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06284344A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2735223B2 (ja) | 固体撮像装置 | |
| US4774586A (en) | Interline type charge transfer imaging device | |
| US6236434B1 (en) | Solid state image pickup device | |
| US8120690B2 (en) | Imaging device | |
| JPH06268192A (ja) | 固体撮像装置 | |
| US5801850A (en) | Linear sensor having a plurality of sensor rows | |
| US4876601A (en) | Imaging apparatus having zoom capability via readout variation | |
| JP3130699B2 (ja) | 固体撮像装置 | |
| US7623168B2 (en) | Method and apparatus to extend the effective dynamic range of an image sensing device | |
| US5229857A (en) | Solid state imaging apparatus with large electric charge amount in vertical transfer | |
| JPH06121238A (ja) | Ｃｃｄ映像素子 | |
| GB2161671A (en) | Color encoding filter for a camera and a decoding scheme therefor | |
| JPH04341074A (ja) | 固体撮像装置 | |
| JP2944251B2 (ja) | 固体撮像装置 | |
| US20060220933A1 (en) | Solid state imaging apparatus and driving method of the solid state imaging apparatus | |
| JP2856854B2 (ja) | 固体撮像装置 | |
| EP0520605B1 (en) | A solid-state imaging device and a method for driving same | |
| US4604652A (en) | CCD imagers with pixels at least thirty microns long in the direction of charge transfer | |
| JP2892177B2 (ja) | カラー固体撮像装置 | |
| JP2897665B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2855291B2 (ja) | 固体撮像装置 | |
| JPH07322143A (ja) | 固体撮像装置の駆動方法 | |
| Harada et al. | A high-resolution staggered-configuration CCD imager overlaid with an a-Si: H photoconductive layer | |
| JPS6149564A (ja) | 固体撮像装置 | |
| JP2000197066A (ja) | 固体撮像素子、その信号処理方法およびカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |