JP2848367B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2848367B2 JP2848367B2 JP34069696A JP34069696A JP2848367B2 JP 2848367 B2 JP2848367 B2 JP 2848367B2 JP 34069696 A JP34069696 A JP 34069696A JP 34069696 A JP34069696 A JP 34069696A JP 2848367 B2 JP2848367 B2 JP 2848367B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- metal
- integrated circuit
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路に関
し、特に多層配線構造の各金属配線層間に塗布焼成形成
された絶縁膜を有する半導体集積回路の金属配線のレイ
アウト構造に関する。
し、特に多層配線構造の各金属配線層間に塗布焼成形成
された絶縁膜を有する半導体集積回路の金属配線のレイ
アウト構造に関する。
【０００２】
【従来の技術】一般に多層配線構造の半導体集積回路で
は、下層の金属配線と上層の金属配線とを絶縁分離する
ための絶縁膜として、絶縁材を塗布しかつこれを焼成す
る技術が提案されている。この種の技術としては、例え
ば特開平４−１０５４０号公報に示される技術があり、
特に半導体集積回路の高集積化に対処すべく、層間絶縁
膜の平坦性を向上し、上層金属配線の断線や金属配線同
士の短絡を防止している。図８は従来の半導体集積回路
における絶縁膜の形成工程を示す工程フロー断面図であ
る。同図において、先ず（ａ）のように、半導体基板１
０上に形成した下地絶縁膜１１の上に金属配線膜を形成
し、これを選択エッチングして金属配線１，２，３，
４，５をパターニング形成する。その後、（ｂ）のよう
に、全面に第一プラズマ酸化膜１２を成長する。さら
に、塗布および焼成により絶縁塗布膜１３を形成して、
前記第一プラズマ酸化膜１２の表面の段差を緩和する。
次いで、（ｃ）のように、第二プラズマ酸化膜１５を成
長し、かつ所要箇所にスルーホールを開口した上で、上
層金属配線１６をパターニングする。
は、下層の金属配線と上層の金属配線とを絶縁分離する
ための絶縁膜として、絶縁材を塗布しかつこれを焼成す
る技術が提案されている。この種の技術としては、例え
ば特開平４−１０５４０号公報に示される技術があり、
特に半導体集積回路の高集積化に対処すべく、層間絶縁
膜の平坦性を向上し、上層金属配線の断線や金属配線同
士の短絡を防止している。図８は従来の半導体集積回路
における絶縁膜の形成工程を示す工程フロー断面図であ
る。同図において、先ず（ａ）のように、半導体基板１
０上に形成した下地絶縁膜１１の上に金属配線膜を形成
し、これを選択エッチングして金属配線１，２，３，
４，５をパターニング形成する。その後、（ｂ）のよう
に、全面に第一プラズマ酸化膜１２を成長する。さら
に、塗布および焼成により絶縁塗布膜１３を形成して、
前記第一プラズマ酸化膜１２の表面の段差を緩和する。
次いで、（ｃ）のように、第二プラズマ酸化膜１５を成
長し、かつ所要箇所にスルーホールを開口した上で、上
層金属配線１６をパターニングする。
【０００３】このような製造工程において、前記した公
報においては、第一プラズマ酸化膜１２の膜厚を第二プ
ラズマ酸化膜１５よりも厚くすることにより、隣接する
金属配線の間隔寸法を狭くし、塗布焼成により形成され
る絶縁塗布膜１３が金属配線間に生じている凹部内に好
適に埋め込むようにすることで、絶縁膜の表面の平坦化
を図っている。
報においては、第一プラズマ酸化膜１２の膜厚を第二プ
ラズマ酸化膜１５よりも厚くすることにより、隣接する
金属配線の間隔寸法を狭くし、塗布焼成により形成され
る絶縁塗布膜１３が金属配線間に生じている凹部内に好
適に埋め込むようにすることで、絶縁膜の表面の平坦化
を図っている。
【０００４】
【発明が解決しようとする課題】しかしながら、この公
報に記載の技術では、金属配線間の凹部への絶縁塗布膜
埋め込み性が、局所的に悪化し易い金属配線パターンが
存在するという問題が生じることがある。すなわち、図
８に示した例の場合、金属配線１，２，３，４，５の各
配線幅Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５がこの半導体集積
回路の最小金属配線幅に等しく、金属配線１と２の配線
間隔幅Ｓ１２と金属配線２と３の配線間隔幅Ｓ２３と金
属配線３と４の配線間隔幅Ｓ３４と金属配線４と５の配
線間隔幅Ｓ４５がＳ１２＞Ｓ２３＝Ｓ３４＝Ｓ４５の状
態である場合を示している。この場合、絶縁塗布膜の回
転塗布時に、片隣に広い配線間隔幅Ｓ１２の領域を有す
る配線間隔幅Ｓ２３の領域の方が、両隣の配線間隔幅Ｓ
２３，Ｓ４５が等しい配線間隔幅Ｓ３４の領域よりも、
金属配線間の凹部への絶縁塗布膜埋め込み性が悪化し易
くなる。図８の例では、配線間隔幅Ｓ２３の凹部１４へ
の絶縁塗布膜の埋め込み性が悪化する。
報に記載の技術では、金属配線間の凹部への絶縁塗布膜
埋め込み性が、局所的に悪化し易い金属配線パターンが
存在するという問題が生じることがある。すなわち、図
８に示した例の場合、金属配線１，２，３，４，５の各
配線幅Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５がこの半導体集積
回路の最小金属配線幅に等しく、金属配線１と２の配線
間隔幅Ｓ１２と金属配線２と３の配線間隔幅Ｓ２３と金
属配線３と４の配線間隔幅Ｓ３４と金属配線４と５の配
線間隔幅Ｓ４５がＳ１２＞Ｓ２３＝Ｓ３４＝Ｓ４５の状
態である場合を示している。この場合、絶縁塗布膜の回
転塗布時に、片隣に広い配線間隔幅Ｓ１２の領域を有す
る配線間隔幅Ｓ２３の領域の方が、両隣の配線間隔幅Ｓ
２３，Ｓ４５が等しい配線間隔幅Ｓ３４の領域よりも、
金属配線間の凹部への絶縁塗布膜埋め込み性が悪化し易
くなる。図８の例では、配線間隔幅Ｓ２３の凹部１４へ
の絶縁塗布膜の埋め込み性が悪化する。
【０００５】その理由は、図３（ａ）に示す様に、絶縁
塗布膜の回転塗布中、塗布膜が落ち着くまでは、塗布膜
は配線上部から、低い領域である配線間隔幅Ｓ１２，Ｓ
２３の領域に広がろうとする力Ｆ１，Ｆ４が働き、また
配線上部に塗布膜が留まろうとする力Ｆ２，Ｆ３も働
く。この場合、狭い配線間隔幅Ｓ２３の領域よりも広い
配線間隔幅Ｓ１２の領域の方に塗布膜が広がり易く、塗
布膜が落ち着くまでは力Ｆ４よりも力Ｆ１の方が強く働
く。この力Ｆ１の影響により、力Ｆ３が塗布膜を金属配
線２の上部に引っ張る力が強まり、配線間隔幅Ｓ２３の
領域に埋め込まれようとしている塗布膜の一部が金属配
線２の上部へ引っ張られ、金属配線２を乗り越え、配線
間隔幅Ｓ１２の領域に広がっていく。この様に、金属配
線２の両側の配線間隔幅Ｓ１２と配線間隔幅Ｓ２３がＳ
１２＞Ｓ２３の場合、配線間隔幅Ｓ２３の領域に埋め込
まれる塗布膜量は、隣により広い配線間隔の領域が無い
配線間隔幅Ｓ３４の領域よりも、少なくなるからであ
る。
塗布膜の回転塗布中、塗布膜が落ち着くまでは、塗布膜
は配線上部から、低い領域である配線間隔幅Ｓ１２，Ｓ
２３の領域に広がろうとする力Ｆ１，Ｆ４が働き、また
配線上部に塗布膜が留まろうとする力Ｆ２，Ｆ３も働
く。この場合、狭い配線間隔幅Ｓ２３の領域よりも広い
配線間隔幅Ｓ１２の領域の方に塗布膜が広がり易く、塗
布膜が落ち着くまでは力Ｆ４よりも力Ｆ１の方が強く働
く。この力Ｆ１の影響により、力Ｆ３が塗布膜を金属配
線２の上部に引っ張る力が強まり、配線間隔幅Ｓ２３の
領域に埋め込まれようとしている塗布膜の一部が金属配
線２の上部へ引っ張られ、金属配線２を乗り越え、配線
間隔幅Ｓ１２の領域に広がっていく。この様に、金属配
線２の両側の配線間隔幅Ｓ１２と配線間隔幅Ｓ２３がＳ
１２＞Ｓ２３の場合、配線間隔幅Ｓ２３の領域に埋め込
まれる塗布膜量は、隣により広い配線間隔の領域が無い
配線間隔幅Ｓ３４の領域よりも、少なくなるからであ
る。
【０００６】したがって、前記公報に記載の半導体集積
回路では、前記したように第一プラズマ酸化膜１２を厚
くすることにより、塗布膜の埋め込み性の向上を図って
いるが、このように第一プラズマ酸化膜１２を厚くして
金属配線間の凹部の実効間隔を狭くした場合、金属配線
間の凹部に元々埋め込まれるべき塗布膜量が少なくな
り、配線間隔幅Ｓ１２の領域への塗布膜流出により配線
間隔幅Ｓ２３の領域に残る塗布膜の量が減り、第一プラ
ズマ酸化膜１２が薄い場合よりも埋め込み性が悪くな
り、前記したような金属配線のパターン部においては逆
に悪化し易くなる。
回路では、前記したように第一プラズマ酸化膜１２を厚
くすることにより、塗布膜の埋め込み性の向上を図って
いるが、このように第一プラズマ酸化膜１２を厚くして
金属配線間の凹部の実効間隔を狭くした場合、金属配線
間の凹部に元々埋め込まれるべき塗布膜量が少なくな
り、配線間隔幅Ｓ１２の領域への塗布膜流出により配線
間隔幅Ｓ２３の領域に残る塗布膜の量が減り、第一プラ
ズマ酸化膜１２が薄い場合よりも埋め込み性が悪くな
り、前記したような金属配線のパターン部においては逆
に悪化し易くなる。
【０００７】また、もう他の理由として、第一プラズマ
酸化膜１２を厚くすることで、図９（ａ）に示すよう
に、塗布膜が埋め込まれる凹部のアスペクト比Ｒ１（＝
凹部実効深さＤ１÷凹部実効間隔Ｗ１）が大きくなり、
絶縁塗布膜の埋め込み性が薄い場合よりも悪くなる場合
があるからである。金属配線間凹部への絶縁塗布膜１３
の埋め込み性に影響を与える要因として、塗布膜が埋め
込まれる凹部のアスペクト比Ｒ１があり、アスペクト比
Ｒ１が大きいほど、絶縁塗布膜１３の埋め込み性は悪化
する。また、金属配線間凹部の底部における第−プラズ
マ酸化膜成長膜厚２２は、金属配線間隔凹部アスペクト
比Ｒ２（＝金属配線高さＨ１÷金属配線間隔Ｗ２）に影
響を受け、アスペクト比Ｒ２が高いほど、凹部の底部に
おける成長膜厚Ｔ１は薄くなる。これにより、第一プラ
ズマ酸化膜１２を厚くすることにより、塗布膜が埋め込
まれる凹部アスペクト比Ｒ１が大きくなり、絶縁塗布膜
の埋め込み性が悪くなる場合がある。
酸化膜１２を厚くすることで、図９（ａ）に示すよう
に、塗布膜が埋め込まれる凹部のアスペクト比Ｒ１（＝
凹部実効深さＤ１÷凹部実効間隔Ｗ１）が大きくなり、
絶縁塗布膜の埋め込み性が薄い場合よりも悪くなる場合
があるからである。金属配線間凹部への絶縁塗布膜１３
の埋め込み性に影響を与える要因として、塗布膜が埋め
込まれる凹部のアスペクト比Ｒ１があり、アスペクト比
Ｒ１が大きいほど、絶縁塗布膜１３の埋め込み性は悪化
する。また、金属配線間凹部の底部における第−プラズ
マ酸化膜成長膜厚２２は、金属配線間隔凹部アスペクト
比Ｒ２（＝金属配線高さＨ１÷金属配線間隔Ｗ２）に影
響を受け、アスペクト比Ｒ２が高いほど、凹部の底部に
おける成長膜厚Ｔ１は薄くなる。これにより、第一プラ
ズマ酸化膜１２を厚くすることにより、塗布膜が埋め込
まれる凹部アスペクト比Ｒ１が大きくなり、絶縁塗布膜
の埋め込み性が悪くなる場合がある。
【０００８】図９（ｂ）に第一プラズマ酸化膜１２の成
長膜厚の違いによる凹部アスペクト比の変化の一例を示
す。金属配線高さＨ１を8000Å、金属配線間隔Ｗ２を15
000Åとし、金属配線間底部の成長膜厚Ｔ１が配線上の
成長膜厚Ｔ２の８０％、金属配線側壁部の成長膜厚Ｔ３
が配線上の成長膜厚Ｔ２の５０％である場合を考える。
第一プラズマ酸化膜１２の配線上の成長膜厚Ｔ２が6000
Åとすると、配線間底部の成長膜厚Ｔ１は4800Åとな
り、凹部アスペクト比Ｒ１は（8000Å＋6000Å−4800
Å）÷（15000 Å−6000Å×0.50×２）＝1.02となる。
また、配線上の成長膜厚Ｔ２が8000Åとすると、配線間
底部の成長膜厚Ｔ１は6400Åとなり、凹部アスペクト比
Ｒ１は（8000Å＋8000Å−6400Å）÷（15000 Å−8000
Å×0.50×２）＝1.37となる。この様にして、第一プラ
ズマ酸化膜１２の膜厚を厚くした場合の方が、塗布膜が
埋め込まれる凹部のアスペクト比Ｒ１が大きくなり、絶
縁塗布膜の埋め込み性が悪化し易くなる。絶縁塗布膜埋
め込み性に対しては、第一プラズマ酸化膜１２の膜厚と
凹部アスペクト比Ｒ１との間にはトレードオフが存在
し、半導体集積回路の集積度が上がってきて、配線幅や
配線間隔が細くなればなるほど、アスペクト比の影響の
方が強くなり、第一プラズマ酸化膜１２の厚膜化は埋め
込み性に対して不利になる。
長膜厚の違いによる凹部アスペクト比の変化の一例を示
す。金属配線高さＨ１を8000Å、金属配線間隔Ｗ２を15
000Åとし、金属配線間底部の成長膜厚Ｔ１が配線上の
成長膜厚Ｔ２の８０％、金属配線側壁部の成長膜厚Ｔ３
が配線上の成長膜厚Ｔ２の５０％である場合を考える。
第一プラズマ酸化膜１２の配線上の成長膜厚Ｔ２が6000
Åとすると、配線間底部の成長膜厚Ｔ１は4800Åとな
り、凹部アスペクト比Ｒ１は（8000Å＋6000Å−4800
Å）÷（15000 Å−6000Å×0.50×２）＝1.02となる。
また、配線上の成長膜厚Ｔ２が8000Åとすると、配線間
底部の成長膜厚Ｔ１は6400Åとなり、凹部アスペクト比
Ｒ１は（8000Å＋8000Å−6400Å）÷（15000 Å−8000
Å×0.50×２）＝1.37となる。この様にして、第一プラ
ズマ酸化膜１２の膜厚を厚くした場合の方が、塗布膜が
埋め込まれる凹部のアスペクト比Ｒ１が大きくなり、絶
縁塗布膜の埋め込み性が悪化し易くなる。絶縁塗布膜埋
め込み性に対しては、第一プラズマ酸化膜１２の膜厚と
凹部アスペクト比Ｒ１との間にはトレードオフが存在
し、半導体集積回路の集積度が上がってきて、配線幅や
配線間隔が細くなればなるほど、アスペクト比の影響の
方が強くなり、第一プラズマ酸化膜１２の厚膜化は埋め
込み性に対して不利になる。
【０００９】さらに、前記したように絶縁塗布膜の埋め
込み性が悪化した場合には、その後の工程で別の問題が
発生する。図１０はこれを説明するための図であり、ま
ず、同図（ａ）のように、塗布の埋め込み性が悪化する
と、同図（ｂ）のように第二プラズマ酸化膜１５のさら
に上層に形成される上層金属配線１６が、同図（ｃ）の
ように、この埋め込み性が悪化した金属配線間の凹部２
１にエッチングされずに残り、歩留まり及び信頼性が悪
化する。これは、上層金属配線１６の成膜工程後、上層
金属配線をバターニングする為のフォトレジスト２２が
埋め込み性悪化の凹部２１に残り易くなり、残った場合
に上層金属配線１６をエッチングしきれなくなるためで
ある。また、塗布の埋め込み性が悪化した場合、第二プ
ラズマ酸化膜１５のさらに上層に形成される上層金属配
線１６が、この埋め込み性が悪化した部分で段切れを起
こし、歩留まり及び信頼性が悪化する。これは、上層の
配線膜成膜工程にて、段差が厳しくなっている部分の側
壁部の上層金属配線１６の成膜量が、上部や底部よりも
薄くなるためである。
込み性が悪化した場合には、その後の工程で別の問題が
発生する。図１０はこれを説明するための図であり、ま
ず、同図（ａ）のように、塗布の埋め込み性が悪化する
と、同図（ｂ）のように第二プラズマ酸化膜１５のさら
に上層に形成される上層金属配線１６が、同図（ｃ）の
ように、この埋め込み性が悪化した金属配線間の凹部２
１にエッチングされずに残り、歩留まり及び信頼性が悪
化する。これは、上層金属配線１６の成膜工程後、上層
金属配線をバターニングする為のフォトレジスト２２が
埋め込み性悪化の凹部２１に残り易くなり、残った場合
に上層金属配線１６をエッチングしきれなくなるためで
ある。また、塗布の埋め込み性が悪化した場合、第二プ
ラズマ酸化膜１５のさらに上層に形成される上層金属配
線１６が、この埋め込み性が悪化した部分で段切れを起
こし、歩留まり及び信頼性が悪化する。これは、上層の
配線膜成膜工程にて、段差が厳しくなっている部分の側
壁部の上層金属配線１６の成膜量が、上部や底部よりも
薄くなるためである。
【００１０】本発明の目的は、多層配線構造の層間絶縁
塗布膜の配線間埋め込み性を向上し、層間絶縁膜の平坦
性を向上し、半導体集積回路の信頼性及び歩留まりを向
上することにある。
塗布膜の配線間埋め込み性を向上し、層間絶縁膜の平坦
性を向上し、半導体集積回路の信頼性及び歩留まりを向
上することにある。
【００１１】
【課題を解決するための手段】本発明は、同一平面上に
それぞれ所要の間隔で配列された複数の配線と、これら
の配線を覆うように塗布形成される絶縁塗布膜とを備え
る半導体集積回路において、両隣の配線間隔が異なる配
線は、両隣の配線間隔が等しい配線よりもその配線幅を
大きく形成したことを特徴とする。複数の配線は所定の
間隔で配列され、両隣のうちの一方の配線間隔が前記所
定の間隔よりも大きい金属配線は、両隣の配線間隔が前
記所定の間隔の配線よりもその配線幅を大きく形成す
る。また、両隣の配線間隔が等しい配線は、設計上の最
小寸法幅に設定され、両隣の配線間隔が異なる配線は前
記最小寸法幅よりも大きい寸法幅に設定される。
それぞれ所要の間隔で配列された複数の配線と、これら
の配線を覆うように塗布形成される絶縁塗布膜とを備え
る半導体集積回路において、両隣の配線間隔が異なる配
線は、両隣の配線間隔が等しい配線よりもその配線幅を
大きく形成したことを特徴とする。複数の配線は所定の
間隔で配列され、両隣のうちの一方の配線間隔が前記所
定の間隔よりも大きい金属配線は、両隣の配線間隔が前
記所定の間隔の配線よりもその配線幅を大きく形成す
る。また、両隣の配線間隔が等しい配線は、設計上の最
小寸法幅に設定され、両隣の配線間隔が異なる配線は前
記最小寸法幅よりも大きい寸法幅に設定される。
【００１２】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は、本発明の半導体集積回路の
実施の形態の例を示す平面図とそのＡＡ線に沿う断面図
である。半導体基板１０上に下地絶縁膜１１が形成さ
れ、この下地絶縁膜１１上に複数本の金属配線１，２，
３，４，５が所要の間隔をおいて平行に配列形成されて
いる。ここで、前記配線１〜５の配線幅をそれぞれＬ
１，Ｌ２，Ｌ３，Ｌ４，Ｌ５とし、ここではＬ２＞Ｌ１
＝Ｌ３＝Ｌ４＝Ｌ５とする。ただし、前記配線幅Ｌ１，
Ｌ３，Ｌ４，Ｌ５はこの同一金属配線層内で最小の金属
配線幅とする。また、金属配線１と２の配線間隔幅Ｓ１
２と金属配線２と３の配線間隔幅Ｓ２３と金属配線３と
４の配線間隔幅Ｓ３４と金属配線４と５の配線間隔幅Ｓ
４５がＳ１２＞Ｓ２３＝Ｓ３４＝Ｓ４５の状態である場
合を示している。そして、この実施形態の半導体集積回
路では、両隣の配線間隔幅Ｓ１２とＳ２３が異なる金属
配線２の配線幅Ｌ２が、同一金属配線層内で最小の金属
配線幅Ｌ１（Ｌ３，Ｌ４，Ｌ５）よりも太い配線幅を有
する構成とされている。
参照して説明する。図１は、本発明の半導体集積回路の
実施の形態の例を示す平面図とそのＡＡ線に沿う断面図
である。半導体基板１０上に下地絶縁膜１１が形成さ
れ、この下地絶縁膜１１上に複数本の金属配線１，２，
３，４，５が所要の間隔をおいて平行に配列形成されて
いる。ここで、前記配線１〜５の配線幅をそれぞれＬ
１，Ｌ２，Ｌ３，Ｌ４，Ｌ５とし、ここではＬ２＞Ｌ１
＝Ｌ３＝Ｌ４＝Ｌ５とする。ただし、前記配線幅Ｌ１，
Ｌ３，Ｌ４，Ｌ５はこの同一金属配線層内で最小の金属
配線幅とする。また、金属配線１と２の配線間隔幅Ｓ１
２と金属配線２と３の配線間隔幅Ｓ２３と金属配線３と
４の配線間隔幅Ｓ３４と金属配線４と５の配線間隔幅Ｓ
４５がＳ１２＞Ｓ２３＝Ｓ３４＝Ｓ４５の状態である場
合を示している。そして、この実施形態の半導体集積回
路では、両隣の配線間隔幅Ｓ１２とＳ２３が異なる金属
配線２の配線幅Ｌ２が、同一金属配線層内で最小の金属
配線幅Ｌ１（Ｌ３，Ｌ４，Ｌ５）よりも太い配線幅を有
する構成とされている。
【００１３】各金属配線１，２，３，４，５は、同種の
膜構造で同時に形成される。金属配線の材料は、アルミ
を主成分とした物質が一般的である。配線幅の違いは、
半導体集積回路のレイアウトデザインする際に、平行に
配置されている隣の金属配線との間隔幅が両隣で異なる
金属配線を、狭い間隔側の隣の金属配線よりも配線幅を
太くデザインすることにより実施する。レイアウトデザ
インする際には、金属配線同士の間隔やスルーホール、
コンタクトホールとの間隔等のデザインルールの制約に
従う範囲内で配線幅を太くデザインする。これにより、
金属配線形成工程に用いるポジ型フォトレジストマスク
作成時に、電子線描画等の方法により、ポジ型フォトレ
ジストマスク上のパターンの配線幅が前記レイアウトデ
ザインに従って形成される。このポジ型フォトレジスト
マスクを用いて金属配線を形成することにより、前記し
た半導体集積回路が形成される。
膜構造で同時に形成される。金属配線の材料は、アルミ
を主成分とした物質が一般的である。配線幅の違いは、
半導体集積回路のレイアウトデザインする際に、平行に
配置されている隣の金属配線との間隔幅が両隣で異なる
金属配線を、狭い間隔側の隣の金属配線よりも配線幅を
太くデザインすることにより実施する。レイアウトデザ
インする際には、金属配線同士の間隔やスルーホール、
コンタクトホールとの間隔等のデザインルールの制約に
従う範囲内で配線幅を太くデザインする。これにより、
金属配線形成工程に用いるポジ型フォトレジストマスク
作成時に、電子線描画等の方法により、ポジ型フォトレ
ジストマスク上のパターンの配線幅が前記レイアウトデ
ザインに従って形成される。このポジ型フォトレジスト
マスクを用いて金属配線を形成することにより、前記し
た半導体集積回路が形成される。
【００１４】図２は、図１に示した金属配線に絶縁膜お
よび上層の金属配線を形成して半導体集積回路を製造す
る際の工程を示す図である。まず、（ａ）のように、半
導体基板１０上に形成した下地絶縁膜１１の上に金属膜
を形成し、これを選択エッチングして金属配線１，２，
３，４，５をパターニングし、図１の構造を得る。次い
で、（ｂ）のように、全面に第一プラズマ酸化膜１２を
成長する。さらに、（ｃ）のように、絶縁膜を塗布しか
つ焼成して絶縁塗布膜１３を形成し、前記第一プラズマ
酸化膜１２の表面の段差を緩和する。しかる上で、
（ｃ）のように、全面に第二プラズマ酸化膜１５を成長
し、さらに所要箇所にスルーホールを開口した上で上層
金属配線１６をパターニングする。
よび上層の金属配線を形成して半導体集積回路を製造す
る際の工程を示す図である。まず、（ａ）のように、半
導体基板１０上に形成した下地絶縁膜１１の上に金属膜
を形成し、これを選択エッチングして金属配線１，２，
３，４，５をパターニングし、図１の構造を得る。次い
で、（ｂ）のように、全面に第一プラズマ酸化膜１２を
成長する。さらに、（ｃ）のように、絶縁膜を塗布しか
つ焼成して絶縁塗布膜１３を形成し、前記第一プラズマ
酸化膜１２の表面の段差を緩和する。しかる上で、
（ｃ）のように、全面に第二プラズマ酸化膜１５を成長
し、さらに所要箇所にスルーホールを開口した上で上層
金属配線１６をパターニングする。
【００１５】この例における特徹は、両隣に平行に配置
されている金属配線１および２との間隔幅である配線間
隔Ｓ１２とＳ２３が異なる間隔幅（Ｓ１２＞Ｓ２３）を
有している金属配線２の配線幅Ｌ２を、本集積回路の最
小金属配線幅Ｌ１（Ｌ３，Ｌ４，Ｌ５）よりも太い配線
幅に形成させることにより、塗布焼成により形成される
絶縁塗布膜１３の凹部１４への埋め込み性が悪化するこ
とに対する許容マージンを向上し、絶縁層間膜の平坦化
が実現される。
されている金属配線１および２との間隔幅である配線間
隔Ｓ１２とＳ２３が異なる間隔幅（Ｓ１２＞Ｓ２３）を
有している金属配線２の配線幅Ｌ２を、本集積回路の最
小金属配線幅Ｌ１（Ｌ３，Ｌ４，Ｌ５）よりも太い配線
幅に形成させることにより、塗布焼成により形成される
絶縁塗布膜１３の凹部１４への埋め込み性が悪化するこ
とに対する許容マージンを向上し、絶縁層間膜の平坦化
が実現される。
【００１６】その理由を図３を参照して説明する。同図
（ａ）のように、絶縁塗布膜の回転塗布中、塗布膜が落
ち着くまでは、塗布膜は配線上部から、低い領域である
配線間隔部６，７に広がろうとする力Ｆ１，Ｆ４が働
き、また配線上部に塗布膜が留まろうとする力Ｆ２，Ｆ
３も働く。この場合、狭い配線間隔Ｓ１２の領域よりも
広い配線間隔Ｓ２３の領域の方に塗布膜が広がり易く、
塗布膜が落ち着くまでは力Ｆ４よりも力Ｆ１の方が強く
鋤く。この力Ｆ１の影響により、力Ｆ３が塗布膜を金属
配線２の上部に引っ張る力が強まり、配線間隔Ｓ１２の
領域に埋め込まれようとしている塗布膜の一部が金属配
線２の上部へ引っ張られ、金属配線２を乗り越え、配線
間隔Ｓ１２の領域に広がっていく。この様に、金属配線
２の両側の配線間隔Ｓ１２と配線間隔Ｓ２３がＳ１２＞
Ｓ２３の場合、配線間隔Ｓ１２の領域に埋め込まれる塗
布膜量は、隣により広い配線間隔の領域が無い配線間隔
Ｓ２３の領域よりも、少なくなり易い。
（ａ）のように、絶縁塗布膜の回転塗布中、塗布膜が落
ち着くまでは、塗布膜は配線上部から、低い領域である
配線間隔部６，７に広がろうとする力Ｆ１，Ｆ４が働
き、また配線上部に塗布膜が留まろうとする力Ｆ２，Ｆ
３も働く。この場合、狭い配線間隔Ｓ１２の領域よりも
広い配線間隔Ｓ２３の領域の方に塗布膜が広がり易く、
塗布膜が落ち着くまでは力Ｆ４よりも力Ｆ１の方が強く
鋤く。この力Ｆ１の影響により、力Ｆ３が塗布膜を金属
配線２の上部に引っ張る力が強まり、配線間隔Ｓ１２の
領域に埋め込まれようとしている塗布膜の一部が金属配
線２の上部へ引っ張られ、金属配線２を乗り越え、配線
間隔Ｓ１２の領域に広がっていく。この様に、金属配線
２の両側の配線間隔Ｓ１２と配線間隔Ｓ２３がＳ１２＞
Ｓ２３の場合、配線間隔Ｓ１２の領域に埋め込まれる塗
布膜量は、隣により広い配線間隔の領域が無い配線間隔
Ｓ２３の領域よりも、少なくなり易い。
【００１７】これに対し、同図（ｂ）に示す様に、金属
配線２の配線幅Ｌ２を大きくすると、回転塗布時に配線
間隔Ｓ１２の領域に広がろうとする力Ｆ１の影響により
塗布膜を金属配線２の上部に引っ張る力である力Ｆ３の
強さが、弱まる効果がある。これは、配線間隔Ｓ１２と
Ｓ２３の各領域の距離が広がることにより、力Ｆ１の影
響が力Ｆ３に伝わり難くなり、また塗布膜が配線間隔Ｓ
１２の領域から金属配線２を乗り越えていき難くなるた
めである。このため、配線間隔Ｓ１２の領域の絶縁塗布
膜埋め込み性が悪化することに対する許容マージンが向
上する。
配線２の配線幅Ｌ２を大きくすると、回転塗布時に配線
間隔Ｓ１２の領域に広がろうとする力Ｆ１の影響により
塗布膜を金属配線２の上部に引っ張る力である力Ｆ３の
強さが、弱まる効果がある。これは、配線間隔Ｓ１２と
Ｓ２３の各領域の距離が広がることにより、力Ｆ１の影
響が力Ｆ３に伝わり難くなり、また塗布膜が配線間隔Ｓ
１２の領域から金属配線２を乗り越えていき難くなるた
めである。このため、配線間隔Ｓ１２の領域の絶縁塗布
膜埋め込み性が悪化することに対する許容マージンが向
上する。
【００１８】因みに、図１の例で、金属配線１，２，
３，４，５の配線幅Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５を
１．２μｍ（この同一金属配線層内で最小の金属配線
幅）とし、金属配線１と２の配線間隔Ｓ１２と金属配線
２と３の配線間隔Ｓ１２と金属配線３と４の配線間隔Ｓ
３４と金属配線４と５の配線間隔Ｓ４５がＳ１２＝１
０．０μｍ＞Ｓ２３＝Ｓ３４＝Ｓ４５＝１．４μｍの状
態とし、金属配線は厚さが8000Åのアルミニウムを主成
分とした物質とする。この場合、両隣の配線間隔幅が異
なる金属配線２の配線幅Ｌ２を、この同一金属配線層内
で最小の金属配線幅である１．２μｍ以上となる様にレ
イアウトデザインする。この際には、金属配線同士の間
隔やスルーホール、コンタクトホールとの間隔等のデザ
インルールの制約に従う範囲内で配線幅を大きくする。
これにより、レイアウトデザインされた金属配線幅に従
ったポジ型フォトレジストマスクが、電子線描画等の方
法により作成される。このポジ型フォトレジストマスク
を用いて半導体基板上の金属配線を形成することによ
り、レイアウトデザインされた金属配線幅に従った本発
明の半導体集積回路となる。
３，４，５の配線幅Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５を
１．２μｍ（この同一金属配線層内で最小の金属配線
幅）とし、金属配線１と２の配線間隔Ｓ１２と金属配線
２と３の配線間隔Ｓ１２と金属配線３と４の配線間隔Ｓ
３４と金属配線４と５の配線間隔Ｓ４５がＳ１２＝１
０．０μｍ＞Ｓ２３＝Ｓ３４＝Ｓ４５＝１．４μｍの状
態とし、金属配線は厚さが8000Åのアルミニウムを主成
分とした物質とする。この場合、両隣の配線間隔幅が異
なる金属配線２の配線幅Ｌ２を、この同一金属配線層内
で最小の金属配線幅である１．２μｍ以上となる様にレ
イアウトデザインする。この際には、金属配線同士の間
隔やスルーホール、コンタクトホールとの間隔等のデザ
インルールの制約に従う範囲内で配線幅を大きくする。
これにより、レイアウトデザインされた金属配線幅に従
ったポジ型フォトレジストマスクが、電子線描画等の方
法により作成される。このポジ型フォトレジストマスク
を用いて半導体基板上の金属配線を形成することによ
り、レイアウトデザインされた金属配線幅に従った本発
明の半導体集積回路となる。
【００１９】さらに、種々の金属配線パターンにおけ
る、本発明の他の実施の形態を図４ないし図７に示す。
これらの図は複数本の金属配線におけるＬｉｎｅ／Ｓｐ
ａｃｅ（以下、Ｌ／Ｓと略称）がそれぞれ異なる状態を
示す平面図と断面図である。図４の場合は、金属配線１
のみが離れて形成された場合であり、この場合には間隔
Ｓ１２が大きい領域に隣接されている金属配線２の配線
幅Ｌ２を太くする。図５は、金属配線２，３，４が他と
孤立されている場合であり、この場合は間隔Ｓ１２，Ｓ
４５に隣接される金属配線２及び金属配線４の配線幅Ｌ
２，Ｌ４を太く構成する。図６は金属配線２，３が他と
孤立されている場合であり、この場合は間隔Ｓ１２，Ｓ
３４に隣接されている金属配線２及び金属配線３の配線
幅Ｌ２，Ｌ３を太くする。この例は、特に塗布膜の埋め
込み性が厳しいパターンである。図７は配線２と３の端
部が揃っていない状態の場合であり、間隔Ｓ１２に隣接
される金属配線２の配線幅Ｌ２を大きくするとともに、
端部が揃っていないことにより結果として隣接する間隔
Ｓ１３が大きくされている金属配線３の端部の配線幅Ｌ
３′を太くする。
る、本発明の他の実施の形態を図４ないし図７に示す。
これらの図は複数本の金属配線におけるＬｉｎｅ／Ｓｐ
ａｃｅ（以下、Ｌ／Ｓと略称）がそれぞれ異なる状態を
示す平面図と断面図である。図４の場合は、金属配線１
のみが離れて形成された場合であり、この場合には間隔
Ｓ１２が大きい領域に隣接されている金属配線２の配線
幅Ｌ２を太くする。図５は、金属配線２，３，４が他と
孤立されている場合であり、この場合は間隔Ｓ１２，Ｓ
４５に隣接される金属配線２及び金属配線４の配線幅Ｌ
２，Ｌ４を太く構成する。図６は金属配線２，３が他と
孤立されている場合であり、この場合は間隔Ｓ１２，Ｓ
３４に隣接されている金属配線２及び金属配線３の配線
幅Ｌ２，Ｌ３を太くする。この例は、特に塗布膜の埋め
込み性が厳しいパターンである。図７は配線２と３の端
部が揃っていない状態の場合であり、間隔Ｓ１２に隣接
される金属配線２の配線幅Ｌ２を大きくするとともに、
端部が揃っていないことにより結果として隣接する間隔
Ｓ１３が大きくされている金属配線３の端部の配線幅Ｌ
３′を太くする。
【００２０】前記図４ないし図７のいずれの場合でも、
その金属配線と平行に配置されている隣の金属配線との
間隔幅が、両隣で異なる金属配線に対して、同一金属配
線層内で最小の金属配線幅よりも配線幅が大きく形成さ
れているので、塗布膜が配線間隔から金属配線を乗り越
えて、配線間隔に行き難くなり、塗布焼成により形成さ
れる絶縁塗布膜の凹部への埋め込み性が悪化することに
対する許容マージンが向上し、絶縁層間膜の平坦性が向
上し、半導体集積回路の信頼性及び歩留まりが向上す
る。
その金属配線と平行に配置されている隣の金属配線との
間隔幅が、両隣で異なる金属配線に対して、同一金属配
線層内で最小の金属配線幅よりも配線幅が大きく形成さ
れているので、塗布膜が配線間隔から金属配線を乗り越
えて、配線間隔に行き難くなり、塗布焼成により形成さ
れる絶縁塗布膜の凹部への埋め込み性が悪化することに
対する許容マージンが向上し、絶縁層間膜の平坦性が向
上し、半導体集積回路の信頼性及び歩留まりが向上す
る。
【００２１】
【発明の効果】以上説明したように本発明は、両隣の配
線間隔が異なる配線、特に一方の配線間隔が大きい配線
の配線幅を、両隣の配線間隔が等しい配線の配線幅より
も大きく形成することにより、絶縁塗布膜の塗布時に、
絶縁塗布材が配線間隔から配線を乗り越えて、配線間隔
に行き難くなるために、絶縁塗布膜の埋め込み性が厳し
い配線間の凹部への塗布膜埋め込み性が悪化し難くな
る。これにより塗布により形成される絶縁塗布膜の凹部
への埋め込み性が悪化することに対する許容マージンが
向上し、絶縁塗布膜の平坦性を向上し、半導体集積回路
の信頼性及び歩留まりを向上することができる効果があ
る。
線間隔が異なる配線、特に一方の配線間隔が大きい配線
の配線幅を、両隣の配線間隔が等しい配線の配線幅より
も大きく形成することにより、絶縁塗布膜の塗布時に、
絶縁塗布材が配線間隔から配線を乗り越えて、配線間隔
に行き難くなるために、絶縁塗布膜の埋め込み性が厳し
い配線間の凹部への塗布膜埋め込み性が悪化し難くな
る。これにより塗布により形成される絶縁塗布膜の凹部
への埋め込み性が悪化することに対する許容マージンが
向上し、絶縁塗布膜の平坦性を向上し、半導体集積回路
の信頼性及び歩留まりを向上することができる効果があ
る。
【図１】本発明の一実施形態における金属配線の平面図
とそのＢＢ線断面図である。
とそのＢＢ線断面図である。
【図２】図１の金属配線に対する本発明の半導体集積回
路の製造工程を示す断面図である。
路の製造工程を示す断面図である。
【図３】絶縁塗布膜の形成時における、金属配線間の凹
部への塗布膜埋め込み具合を示す断面図とその場合の張
力を説明するための図である。
部への塗布膜埋め込み具合を示す断面図とその場合の張
力を説明するための図である。
【図４】本発明の他の第１の実施形態の金属配線の平面
図とその断面図である。
図とその断面図である。
【図５】本発明の他の第２の実施形態の金属配線の平面
図とその断面図である。
図とその断面図である。
【図６】本発明の他の第３の実施形態の金属配線の平面
図とその断面図である。
図とその断面図である。
【図７】本発明の他の第４の実施形態の金属配線の平面
図とその断面図である。
図とその断面図である。
【図８】従来の半導体集積回路の製造工程の一例を示す
断面図である。
断面図である。
【図９】半導体集積回路における凹部アスペクト比の説
明と、第一プラズマ酸化膜の膜厚の違いによる凹部アス
ペクト比の変化を説明するための断面図である。
明と、第一プラズマ酸化膜の膜厚の違いによる凹部アス
ペクト比の変化を説明するための断面図である。
【図１０】凹部埋め込み性が悪化した場合の後工程への
影響の例を示す断面図である。
影響の例を示す断面図である。
１〜５ 金属配線 １０ 半導体基板 １１ 絶縁膜 １２ 第一プラズマ酸化膜 １３ 絶縁塗布膜 １４ 凹部 １５ 第二プラズマ酸化膜 １６ 上層金属配線 Ｆ１，Ｆ４ 塗布膜が広がろうとする力 Ｆ２，Ｆ３ 塗布膜が留まろうとする力
Claims (5)
- 【請求項１】 同一平面上にそれぞれ所要の間隔で配列
された複数の配線と、これらの配線を覆うように塗布形
成される絶縁塗布膜とを備える半導体集積回路におい
て、両隣の配線間隔が異なる配線は、両隣の配線間隔が
等しい配線よりもその配線幅を大きく形成したことを特
徴とする半導体集積回路。 - 【請求項２】 複数の配線は所定の間隔で配列され、両
隣のうちの一方の配線間隔が前記所定の間隔よりも大き
い金属配線は、両隣の配線間隔が前記所定の間隔の配線
よりもその配線幅を大きく形成してなる請求項１の半導
体集積回路。 - 【請求項３】 両隣の配線間隔が等しい配線は、設計上
の最小寸法幅に設定され、両隣の配線間隔が異なる配線
は前記最小寸法幅よりも大きい寸法幅に設定されてなる
請求項１または２の半導体集積回路。 - 【請求項４】 各配線は平行に配列されてなる請求項１
ないし３のいずれかの半導体集積回路。 - 【請求項５】 半導体基板に下地絶縁膜が形成され、こ
の下地絶縁膜上に複数本の金属配線が平行に形成され、
これら金属配線に第一の絶縁膜が被着され、この第１の
絶縁膜上に絶縁塗布膜が形成され、さらのその上に第二
の絶縁膜が被着され、前記第二の絶縁膜、第１の絶縁膜
を通してスルーホールが開設されて上層配線が形成され
る多層配線構造を有する半導体集積回路において、前記
金属配線は、両隣のうちの一方の配線間隔が他方よりも
大きい金属配線は、両隣の配線間隔が等しい配線よりも
その配線幅を大きく形成したことを特徴とする半導体集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34069696A JP2848367B2 (ja) | 1996-12-20 | 1996-12-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34069696A JP2848367B2 (ja) | 1996-12-20 | 1996-12-20 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189589A JPH10189589A (ja) | 1998-07-21 |
| JP2848367B2 true JP2848367B2 (ja) | 1999-01-20 |
Family
ID=18339443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34069696A Expired - Lifetime JP2848367B2 (ja) | 1996-12-20 | 1996-12-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848367B2 (ja) |
-
1996
- 1996-12-20 JP JP34069696A patent/JP2848367B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189589A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3116360B2 (ja) | 自己整合型コンタクトホールの形成方法及び半導体装置 | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JP3109478B2 (ja) | 半導体装置 | |
| KR100532728B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2848367B2 (ja) | 半導体集積回路 | |
| US5233223A (en) | Semiconductor device having a plurality of conductive layers interconnected via a tungsten plug | |
| US6424042B1 (en) | Semiconductor device and manufacturing method thereof | |
| EP0442491A2 (en) | Semiconductor device having a wiring pattern in which a plurality of lines are arranged in close proximity to one another | |
| JPH0797581B2 (ja) | 半導体装置の製造方法 | |
| KR100289962B1 (ko) | 반도체장치및그제조방법 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JP3107005B2 (ja) | 半導体集積回路装置 | |
| KR100302596B1 (ko) | 반도체장치의금속배선형성방법 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3029749B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| KR0182043B1 (ko) | 금속-절연막의 평탄화 방법 | |
| JPH10178091A (ja) | 半導体装置の多層配線及び半導体装置の多層配線の形成方法 | |
| JPH0817914A (ja) | 半導体装置の製造方法 | |
| JPH0689895A (ja) | 平坦化方法 | |
| KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH01189939A (ja) | 半導体集積回路 |