JP2844991B2 - 半導体装置用はんだ箔及びその製造方法 - Google Patents
半導体装置用はんだ箔及びその製造方法Info
- Publication number
- JP2844991B2 JP2844991B2 JP28691991A JP28691991A JP2844991B2 JP 2844991 B2 JP2844991 B2 JP 2844991B2 JP 28691991 A JP28691991 A JP 28691991A JP 28691991 A JP28691991 A JP 28691991A JP 2844991 B2 JP2844991 B2 JP 2844991B2
- Authority
- JP
- Japan
- Prior art keywords
- foil
- solder
- boiling point
- metal layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Description
【０００１】
【産業上の利用分野】本発明は、例えばＬＳＩやＶＬＳ
Ｉ等の大型の半導体装置に用いて好適な半導体装置用は
んだ箔及びその製造方法に関するものである。
Ｉ等の大型の半導体装置に用いて好適な半導体装置用は
んだ箔及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、例えば、２０ｍｍ角以上の大きさ
の大型の半導体素子（チップ）を用いたＬＳＩやＶＬＳ
Ｉ等の半導体装置において、半導体素子（チップ）をパ
ッケージに固定する方法としては、図２に示す様な、い
わゆるダイボンディング方法が一般に用いられている。
の大型の半導体素子（チップ）を用いたＬＳＩやＶＬＳ
Ｉ等の半導体装置において、半導体素子（チップ）をパ
ッケージに固定する方法としては、図２に示す様な、い
わゆるダイボンディング方法が一般に用いられている。
【０００３】この方法は、予めパッケージ１の所定位置
に銀（Ａｇ）メッキ２等を施しておき、このＡｇメッキ
２の上にはんだ箔３、半導体素子４を順次載置し、前記
はんだ箔３を加熱溶融することにより、半導体素子４を
パッケージ１に固定する方法である。
に銀（Ａｇ）メッキ２等を施しておき、このＡｇメッキ
２の上にはんだ箔３、半導体素子４を順次載置し、前記
はんだ箔３を加熱溶融することにより、半導体素子４を
パッケージ１に固定する方法である。
【０００４】この方法では、ダイボンド部の信頼性、特
に寿命特性を確保するために、通常、鉛（Ｐｂ）９５重
量％ー錫（Ｓｎ）５重量％（ｍ.ｐ.（融点）＝３１４
℃）の組成のはんだ箔がもっぱら用いられている。
に寿命特性を確保するために、通常、鉛（Ｐｂ）９５重
量％ー錫（Ｓｎ）５重量％（ｍ.ｐ.（融点）＝３１４
℃）の組成のはんだ箔がもっぱら用いられている。
【０００５】
【発明が解決しようとする課題】ところで、半導体装置
の集積度がますます高まるにつれ、用いられるはんだ箔
等の品質に対する要求も高まる一方であり、従来のはん
だ箔では信頼性を十分満足させることができなくなりつ
つある。
の集積度がますます高まるにつれ、用いられるはんだ箔
等の品質に対する要求も高まる一方であり、従来のはん
だ箔では信頼性を十分満足させることができなくなりつ
つある。
【０００６】例えば、２０ｍｍ角以上の大型の半導体素
子（チップ）をダイボンダした半導体装置に、温度サイ
クル試験（半導体装置をー６０℃と１２５℃の各槽中に
繰り返し侵漬する試験）を施すと、５００サイクルで３
０％程度の半導体装置にはんだ付け面の剥離等の不具合
が発生するという問題があり、はんだ付けの信頼性を向
上させる必要にせまられている。
子（チップ）をダイボンダした半導体装置に、温度サイ
クル試験（半導体装置をー６０℃と１２５℃の各槽中に
繰り返し侵漬する試験）を施すと、５００サイクルで３
０％程度の半導体装置にはんだ付け面の剥離等の不具合
が発生するという問題があり、はんだ付けの信頼性を向
上させる必要にせまられている。
【０００７】また、はんだ箔を３００℃以上に加熱し溶
融させるために、半導体素子に大きな熱歪が加わり、図
３に示す様に、該半導体素子が反ってしまうという問題
もある。通常、反りの小さいリードフレームとして、い
わゆる４２アロイと呼ばれるニッケル合金（鉄（Ｆｅ）
４２重量％ーＮｉ合金）からなるものが用いられている
が、それでもこの「反り」を解消することはできない。
融させるために、半導体素子に大きな熱歪が加わり、図
３に示す様に、該半導体素子が反ってしまうという問題
もある。通常、反りの小さいリードフレームとして、い
わゆる４２アロイと呼ばれるニッケル合金（鉄（Ｆｅ）
４２重量％ーＮｉ合金）からなるものが用いられている
が、それでもこの「反り」を解消することはできない。
【０００８】本発明は、上記の事情に鑑みてなされたも
のであって、半導体素子の反りを低減することができ、
かつ、半導体装置のはんだ付けの信頼性を向上させるこ
とができる半導体装置用はんだ箔及びその製造方法を提
供することにある。
のであって、半導体素子の反りを低減することができ、
かつ、半導体装置のはんだ付けの信頼性を向上させるこ
とができる半導体装置用はんだ箔及びその製造方法を提
供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な半導体装置用はんだ箔及びその製
造方法を採用した。
に、本発明は次の様な半導体装置用はんだ箔及びその製
造方法を採用した。
【００１０】すなわち、請求項１記載の半導体装置用は
んだ箔は、鉛または鉛を主成分とする合金からなる箔本
体の両面にはんだ膜が形成され、前記はんだ膜は、箔本
体側から順次、沸点の低い金属層とこの金属層より沸点
の高い金属層とが交互に積層されてなり、かつ箔本体と
この箔本体に隣接する前記沸点の低い金属層との界面が
消失してなることを特徴とする。
んだ箔は、鉛または鉛を主成分とする合金からなる箔本
体の両面にはんだ膜が形成され、前記はんだ膜は、箔本
体側から順次、沸点の低い金属層とこの金属層より沸点
の高い金属層とが交互に積層されてなり、かつ箔本体と
この箔本体に隣接する前記沸点の低い金属層との界面が
消失してなることを特徴とする。
【００１１】
【００１２】また、請求項２記載の半導体装置用はんだ
箔は、請求項１記載の半導体装置用はんだ箔において、
前記はんだ膜の、隣接する沸点の低い金属層とこの金属
層より沸点の高い金属層とからなる層の厚みが５μｍ以
下とされていることを特徴とする。
箔は、請求項１記載の半導体装置用はんだ箔において、
前記はんだ膜の、隣接する沸点の低い金属層とこの金属
層より沸点の高い金属層とからなる層の厚みが５μｍ以
下とされていることを特徴とする。
【００１３】また、請求項３記載の半導体装置用はんだ
箔は、請求項１または請求項２に記載の半導体装置用は
んだ箔において、前記はんだ膜の融点が２００℃以下で
あることを特徴とする。
箔は、請求項１または請求項２に記載の半導体装置用は
んだ箔において、前記はんだ膜の融点が２００℃以下で
あることを特徴とする。
【００１４】また、請求項４記載の半導体装置用はんだ
箔の製造方法は、鉛または鉛を主成分とする合金からな
る箔本体の両面にはんだ膜を形成してなる半導体装置用
はんだ箔の製造方法であって、真空蒸着法により、沸点
の低い金属とこの金属より沸点の高い金属とを含む複数
の蒸発源を順次蒸発させることにより、前記箔本体の表
面に、沸点の低い金属層とこの金属層より沸点の高い金
属層とが交互に積層されかつ箔本体とこの箔本体に隣接
する前記沸点の低い金属層との界面が消失したはんだ膜
を形成することを特徴とする。
箔の製造方法は、鉛または鉛を主成分とする合金からな
る箔本体の両面にはんだ膜を形成してなる半導体装置用
はんだ箔の製造方法であって、真空蒸着法により、沸点
の低い金属とこの金属より沸点の高い金属とを含む複数
の蒸発源を順次蒸発させることにより、前記箔本体の表
面に、沸点の低い金属層とこの金属層より沸点の高い金
属層とが交互に積層されかつ箔本体とこの箔本体に隣接
する前記沸点の低い金属層との界面が消失したはんだ膜
を形成することを特徴とする。
【００１５】また請求項５記載の半導体装置用はんだ箔
の製造方法は、請求項４記載の半導体装置用はんだ箔の
製造方法において、前記真空蒸着に際して箔本体の温度
を７０℃以上に保持することにより箔本体とこの箔本体
に隣接する前記沸点の低い金属層との界面を消失させる
ことを特徴とする。
の製造方法は、請求項４記載の半導体装置用はんだ箔の
製造方法において、前記真空蒸着に際して箔本体の温度
を７０℃以上に保持することにより箔本体とこの箔本体
に隣接する前記沸点の低い金属層との界面を消失させる
ことを特徴とする。
【００１６】ここで、鉛または鉛を主成分とする箔本体
の両面に形成するはんだ膜の金属とは、鉛（Ｐｂ）、錫
（Ｓｎ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）等
である。
の両面に形成するはんだ膜の金属とは、鉛（Ｐｂ）、錫
（Ｓｎ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）等
である。
【００１７】前記真空蒸着に際して、沸点の低い金属と
この金属より沸点の高い金属とからなる複数の金属を同
一条件の下で加熱すると、まず沸点の低い（蒸気圧の高
い）金属が蒸発して蒸着膜を形成し、この金属の残量が
少なくなる頃に沸点の高い金属が蒸発を始め、沸点の低
い金属の残量が全く無くなる頃にはこの金属のみが蒸発
して沸点の高い金属の蒸着膜を形成する。したがって、
この操作を繰り返せば箔本体の表面にこれら２層が交互
に積層されたはんだ膜が形成される。
この金属より沸点の高い金属とからなる複数の金属を同
一条件の下で加熱すると、まず沸点の低い（蒸気圧の高
い）金属が蒸発して蒸着膜を形成し、この金属の残量が
少なくなる頃に沸点の高い金属が蒸発を始め、沸点の低
い金属の残量が全く無くなる頃にはこの金属のみが蒸発
して沸点の高い金属の蒸着膜を形成する。したがって、
この操作を繰り返せば箔本体の表面にこれら２層が交互
に積層されたはんだ膜が形成される。
【００１８】また、沸点の異なる金属層が交互に積層し
た層の厚みを５μｍ以下に限定した理由は、厚みが５μ
ｍ以下であると、ダイボンドの際に沸点の低い金属層及
び当該金属より沸点が高い金属層の双方が速やかに溶融
し、均一かつ欠陥率の低いはんだ層を形成することがで
きるからである。
た層の厚みを５μｍ以下に限定した理由は、厚みが５μ
ｍ以下であると、ダイボンドの際に沸点の低い金属層及
び当該金属より沸点が高い金属層の双方が速やかに溶融
し、均一かつ欠陥率の低いはんだ層を形成することがで
きるからである。
【００１９】前記層の厚みが５μｍを越える場合、はん
だ膜は短時間で溶融することができず、均一に溶融させ
るためには長時間加熱する必要がある。この長時間の加
熱は半導体素子に大きなダメージを与えることとなり、
当該素子の信頼性を低下させる一因となるために不都合
である。
だ膜は短時間で溶融することができず、均一に溶融させ
るためには長時間加熱する必要がある。この長時間の加
熱は半導体素子に大きなダメージを与えることとなり、
当該素子の信頼性を低下させる一因となるために不都合
である。
【００２０】また前記製造方法において箔本体の温度を
７０℃以上に保持することとしたのは、箔本体の表面に
初めに形成される沸点の低い金属層がこの箔本体に拡散
し、箔本体とはんだ膜の低沸点金属層との界面が消失
し、この界面における接合が強固になるだけではなく、
表面はんだ層が速やかにＰｂまたはＰｂを主成分とする
箔本体に拡散し、はんだ付け部の欠陥を少なくするから
である。
７０℃以上に保持することとしたのは、箔本体の表面に
初めに形成される沸点の低い金属層がこの箔本体に拡散
し、箔本体とはんだ膜の低沸点金属層との界面が消失
し、この界面における接合が強固になるだけではなく、
表面はんだ層が速やかにＰｂまたはＰｂを主成分とする
箔本体に拡散し、はんだ付け部の欠陥を少なくするから
である。
【００２１】
【実施例】本発明に係る半導体装置用はんだ箔の一実施
例について説明する。
例について説明する。
【００２２】図１は、本発明の一実施例である半導体装
置用はんだ箔（以下、単にはんだ箔と略称する）１１の
部分拡大断面図である。
置用はんだ箔（以下、単にはんだ箔と略称する）１１の
部分拡大断面図である。
【００２３】このはんだ箔１１は、シート状に形成され
た箔本体２１の表面２２にはんだ膜３１が、また裏面２
３にはんだ膜３２がそれぞれ形成されている。このはん
だ膜３１（３２）は、２層のＰｂ層４１，４２およびＳ
ｎ層（Ｐｂより沸点が高い金属層）５１，５２が交互に
積層されている。
た箔本体２１の表面２２にはんだ膜３１が、また裏面２
３にはんだ膜３２がそれぞれ形成されている。このはん
だ膜３１（３２）は、２層のＰｂ層４１，４２およびＳ
ｎ層（Ｐｂより沸点が高い金属層）５１，５２が交互に
積層されている。
【００２４】箔本体２１は、Ｓｎを５重量％含むＰｂ合
金（ｍ.ｐ.＝３１４℃）からなるものである。また、は
んだ膜３１（３２）の組成は、Ｐｂ３７重量％ーＳｎ６
３重量％の、いわゆる共晶はんだ（ｍ.ｐ.＝１８３℃）
である。そして、箔本体２１とＰｂ層４１との界面は、
Ｐｂ層４１が箔本体２１に拡散することにより消失して
いる。
金（ｍ.ｐ.＝３１４℃）からなるものである。また、は
んだ膜３１（３２）の組成は、Ｐｂ３７重量％ーＳｎ６
３重量％の、いわゆる共晶はんだ（ｍ.ｐ.＝１８３℃）
である。そして、箔本体２１とＰｂ層４１との界面は、
Ｐｂ層４１が箔本体２１に拡散することにより消失して
いる。
【００２５】前記Ｐｂ層およびＳｎ層の数は２層以上で
あればよく、要は、交互に積層されており、かつ、隣接
する１つのＰｂ層４１（４２）とＳｎ層５１（５２）か
らなる層の厚みが５μｍ以下であればよい。
あればよく、要は、交互に積層されており、かつ、隣接
する１つのＰｂ層４１（４２）とＳｎ層５１（５２）か
らなる層の厚みが５μｍ以下であればよい。
【００２６】次に、本実施例に係るはんだ箔１１の製造
方法について説明する。まず、４つの蒸発源及び箔本体
加熱用シースヒータを備えた真空蒸着装置を用意し、こ
の真空蒸着装置内に箔本体２１をセットし、該箔本体２
１を箔本体加熱用シースヒータを用いて加熱し７０℃以
上に保持する。
方法について説明する。まず、４つの蒸発源及び箔本体
加熱用シースヒータを備えた真空蒸着装置を用意し、こ
の真空蒸着装置内に箔本体２１をセットし、該箔本体２
１を箔本体加熱用シースヒータを用いて加熱し７０℃以
上に保持する。
【００２７】次いで、これらの蒸発源のうち１つの蒸発
源を加熱し、箔本体２１の表面２２にＰｂ層４１および
Ｓｎ層５１を順次積層させる。ついで、他の１つの蒸発
源を加熱し、Ｓｎ層５１の表面にＰｂ層４２およびＳｎ
層５２を順次積層させる。その後、該箔本体を裏返しに
し、残りの２つうち一方の蒸発源を加熱し、その裏面２
３にＰｂ層４１およびＳｎ層５１を順次積層させる。つ
いで、残る１つの蒸発源を加熱し、Ｓｎ層５１の表面に
Ｐｂ層４２およびＳｎ層５２を順次積層させる。
源を加熱し、箔本体２１の表面２２にＰｂ層４１および
Ｓｎ層５１を順次積層させる。ついで、他の１つの蒸発
源を加熱し、Ｓｎ層５１の表面にＰｂ層４２およびＳｎ
層５２を順次積層させる。その後、該箔本体を裏返しに
し、残りの２つうち一方の蒸発源を加熱し、その裏面２
３にＰｂ層４１およびＳｎ層５１を順次積層させる。つ
いで、残る１つの蒸発源を加熱し、Ｓｎ層５１の表面に
Ｐｂ層４２およびＳｎ層５２を順次積層させる。
【００２８】このようにして、箔本体２１の表面２２及
び裏面２３それぞれに、２層のＰｂ層４１，４２および
Ｓｎ層５１，５２を交互に積層したはんだ膜３１，３２
を形成することができる。
び裏面２３それぞれに、２層のＰｂ層４１，４２および
Ｓｎ層５１，５２を交互に積層したはんだ膜３１，３２
を形成することができる。
【００２９】なお、両面に３層以上のＰｂ層およびＳｎ
層を形成する場合には、片面に３つ以上の蒸発源を順次
加熱した後、箔本体２１をひっくり返して再び同様に蒸
着することによりそれぞれの層を順次積層させればよ
い。
層を形成する場合には、片面に３つ以上の蒸発源を順次
加熱した後、箔本体２１をひっくり返して再び同様に蒸
着することによりそれぞれの層を順次積層させればよ
い。
【００３０】表１は、上記実施例、比較例及び従来例の
それぞれのはんだ箔の構造及び特性を比較したものであ
る。
それぞれのはんだ箔の構造及び特性を比較したものであ
る。
【００３１】
【表１】
【００３２】ここでは、上記実施例及び比較例のそれぞ
れの導体箔及び評価用サンプルは下記の様にして作成し
た。 （実施例１〜４）まず、１５ｍｍ角、厚み（ｔ）１００
μｍの箔本体２１を用意した。この箔本体２１の材質は
Ｐｂ単体、Ｓｎを１重量％含むＰｂ合金、Ａｇを２.５
重量％含むＰｂ合金の３種類とした。
れの導体箔及び評価用サンプルは下記の様にして作成し
た。 （実施例１〜４）まず、１５ｍｍ角、厚み（ｔ）１００
μｍの箔本体２１を用意した。この箔本体２１の材質は
Ｐｂ単体、Ｓｎを１重量％含むＰｂ合金、Ａｇを２.５
重量％含むＰｂ合金の３種類とした。
【００３３】次いで、上記実施例の方法に従って、この
箔本体２１の表面２２にはんだ膜３１を、裏面２３には
んだ膜３２をそれぞれ形成した。これらのはんだ膜３
１，３２の組成は、Ｓｎ６３重量％ーＰｂ３７重量％、
Ｓｎ６２.５重量％ーＡｇ１.４重量％ーＰｂ３６.１重
量％、Ｓｎ６３重量％ーＰｂ３６重量％ーＳｂ１重量
％、の３種類とした。この様にして、はんだ箔１１を作
成した。
箔本体２１の表面２２にはんだ膜３１を、裏面２３には
んだ膜３２をそれぞれ形成した。これらのはんだ膜３
１，３２の組成は、Ｓｎ６３重量％ーＰｂ３７重量％、
Ｓｎ６２.５重量％ーＡｇ１.４重量％ーＰｂ３６.１重
量％、Ｓｎ６３重量％ーＰｂ３６重量％ーＳｂ１重量
％、の３種類とした。この様にして、はんだ箔１１を作
成した。
【００３４】一方、１５ｍｍ角、厚みが０．４ｍｍの正
方形のシリコン（Ｓｉ）チップの裏面に、通常のスパッ
タ法により、厚み０．１μｍのチタン（Ｔｉ）層、厚み
１μｍのパラジウム（Ｐｄ）層、厚み１μｍの銀（Ａ
ｇ）層を順次積層した。
方形のシリコン（Ｓｉ）チップの裏面に、通常のスパッ
タ法により、厚み０．１μｍのチタン（Ｔｉ）層、厚み
１μｍのパラジウム（Ｐｄ）層、厚み１μｍの銀（Ａ
ｇ）層を順次積層した。
【００３５】また、４２アロイと呼ばれるニッケル合金
（鉄（Ｆｅ）４２重量％ーＮｉ合金）からなるリードフ
レームの表面にＡｇメッキを施したものを用意してお
き、このＡｇメッキの上にはんだ箔１１、前記Ｓｉチッ
プを順次載置し、前記はんだ箔１１をＮ2雰囲気の下で
２２０℃に加熱することにより、Ｓｉチップをリードフ
レームに、はんだ付けした。この様にして、評価用サン
プルを作成した。
（鉄（Ｆｅ）４２重量％ーＮｉ合金）からなるリードフ
レームの表面にＡｇメッキを施したものを用意してお
き、このＡｇメッキの上にはんだ箔１１、前記Ｓｉチッ
プを順次載置し、前記はんだ箔１１をＮ2雰囲気の下で
２２０℃に加熱することにより、Ｓｉチップをリードフ
レームに、はんだ付けした。この様にして、評価用サン
プルを作成した。
【００３６】また、評価方法については、はんだ付け後
及び２８０℃に加熱後の反りは、三次元測定機を用いて
測定し、Ｓｉチップに対してリードフレーム側に曲率半
径がある場合をプラスとした。また、欠陥率について
は、はんだ付け後及び温度サイクル試験後の各サンプル
について、透過Ｘ線を用いてはんだ付け部の欠陥数を計
測し、単位面積当りの欠陥率を求めた。
及び２８０℃に加熱後の反りは、三次元測定機を用いて
測定し、Ｓｉチップに対してリードフレーム側に曲率半
径がある場合をプラスとした。また、欠陥率について
は、はんだ付け後及び温度サイクル試験後の各サンプル
について、透過Ｘ線を用いてはんだ付け部の欠陥数を計
測し、単位面積当りの欠陥率を求めた。
【００３７】また、前記温度サイクル試験は、サンプル
をー６０℃と１２５℃の各槽中に繰り返し侵漬するのを
１サイクルとし、これを５００サイクル繰り返し行っ
た。なお、サンプル数は各実施例についてそれぞれ２０
個とした。
をー６０℃と１２５℃の各槽中に繰り返し侵漬するのを
１サイクルとし、これを５００サイクル繰り返し行っ
た。なお、サンプル数は各実施例についてそれぞれ２０
個とした。
【００３８】（比較例１，２及び従来例１）隣接するＰ
ｂ層およびＳｎ層からなる層の厚みが本発明の範囲外の
ものを比較例１とし、箔本体とＰｂ層の界面が消失して
いないものを比較例２とした。また、従来例のはんだ箔
３を用いたサンプルを従来例１とした。また。これらの
はんだ箔においては、上述した以外の他の構成要素につ
いては、前記実施例１〜４と同様であるので、詳細につ
いての説明を省略する。
ｂ層およびＳｎ層からなる層の厚みが本発明の範囲外の
ものを比較例１とし、箔本体とＰｂ層の界面が消失して
いないものを比較例２とした。また、従来例のはんだ箔
３を用いたサンプルを従来例１とした。また。これらの
はんだ箔においては、上述した以外の他の構成要素につ
いては、前記実施例１〜４と同様であるので、詳細につ
いての説明を省略する。
【００３９】表１より、本実施例のはんだ箔では、反り
がほとんど無く、また、欠陥率も低く、はんだ接合部分
の接合強度が高いことが判り、はんだ付けの信頼性が向
上していることが明らかである。
がほとんど無く、また、欠陥率も低く、はんだ接合部分
の接合強度が高いことが判り、はんだ付けの信頼性が向
上していることが明らかである。
【００４０】以上、詳細に説明した様に、上記実施例の
はんだ箔１１によれば、箔本体２１の表面２２に共晶は
んだからなるはんだ膜３１が、また裏面２３にも共晶は
んだからなるはんだ膜３２がそれぞれ形成され、このは
んだ膜３１（３２）は、２層のＰｂ層４１，４２および
Ｓｎ層（Ｐｂより沸点が高い金属層）５１，５２が交互
に積層されているので、はんだ付けの際の加熱温度を低
下させることができる。
はんだ箔１１によれば、箔本体２１の表面２２に共晶は
んだからなるはんだ膜３１が、また裏面２３にも共晶は
んだからなるはんだ膜３２がそれぞれ形成され、このは
んだ膜３１（３２）は、２層のＰｂ層４１，４２および
Ｓｎ層（Ｐｂより沸点が高い金属層）５１，５２が交互
に積層されているので、はんだ付けの際の加熱温度を低
下させることができる。
【００４１】また、箔本体２１とＰｂ層（またはＳｂ
層）４１との界面は、Ｐｂ層（またはＳｂ層）４１が箔
本体２１に拡散することにより消失しているので、ダイ
ボンド終了後に再加熱してもはんだ箔が溶融することが
なくなり、半導体素子の反りを小さくすることができ
る。
層）４１との界面は、Ｐｂ層（またはＳｂ層）４１が箔
本体２１に拡散することにより消失しているので、ダイ
ボンド終了後に再加熱してもはんだ箔が溶融することが
なくなり、半導体素子の反りを小さくすることができ
る。
【００４２】また、隣接する１つのＰｂ層４１（４２）
とＳｎ層５１（５２）からなる層の厚みを５μｍ以下と
したので、Ｐｂ層４１（４２）とＳｎ層５１（５２）の
双方が速やかに溶融し、均一かつ欠陥率の低いはんだ層
を形成することができる。
とＳｎ層５１（５２）からなる層の厚みを５μｍ以下と
したので、Ｐｂ層４１（４２）とＳｎ層５１（５２）の
双方が速やかに溶融し、均一かつ欠陥率の低いはんだ層
を形成することができる。
【００４３】また、上記実施例のはんだ箔の製造方法に
よれば、はんだ付けの際の加熱温度を低下させることが
でき、均一かつ欠陥率の低いはんだ層を形成することが
でき、半導体素子の反りを低減することができ、したが
って、半導体装置のはんだ付けの信頼性を向上させるこ
とができるはんだ箔を製造することができる。
よれば、はんだ付けの際の加熱温度を低下させることが
でき、均一かつ欠陥率の低いはんだ層を形成することが
でき、半導体素子の反りを低減することができ、したが
って、半導体装置のはんだ付けの信頼性を向上させるこ
とができるはんだ箔を製造することができる。
【００４４】以上により、はんだ接合部分の接合強度を
向上させることができ、半導体素子の反りを低減するこ
とができ、半導体装置のはんだ付けの信頼性を向上させ
ることができ、したがって、はんだ付けされる素子にダ
メージを与えることがなく、素子の信頼性を低下させる
惧れもなくなるはんだ箔１１及びその製造方法を提供す
ることができる。
向上させることができ、半導体素子の反りを低減するこ
とができ、半導体装置のはんだ付けの信頼性を向上させ
ることができ、したがって、はんだ付けされる素子にダ
メージを与えることがなく、素子の信頼性を低下させる
惧れもなくなるはんだ箔１１及びその製造方法を提供す
ることができる。
【００４５】
【発明の効果】以上、詳細に説明した様に、本発明の請
求項１記載の半導体装置用はんだ箔は、鉛または鉛を主
成分とする合金からなる箔本体の両面に、箔本体側から
順次、沸点の低い金属層とこの金属層より沸点の高い金
属層とが交互に積層されてなるものであるので、はんだ
付けの際の加熱温度を低下させることができ、しかも箔
本体とこの箔本体に隣接する前記沸点の低い金属層との
界面が消失しているので、ダイボンド終了後に再加熱さ
れてもはんだ箔が溶融することがなくなり、半導体素子
の反りを小さくすることができる。
求項１記載の半導体装置用はんだ箔は、鉛または鉛を主
成分とする合金からなる箔本体の両面に、箔本体側から
順次、沸点の低い金属層とこの金属層より沸点の高い金
属層とが交互に積層されてなるものであるので、はんだ
付けの際の加熱温度を低下させることができ、しかも箔
本体とこの箔本体に隣接する前記沸点の低い金属層との
界面が消失しているので、ダイボンド終了後に再加熱さ
れてもはんだ箔が溶融することがなくなり、半導体素子
の反りを小さくすることができる。
【００４６】
【００４７】また、請求項２記載の半導体装置用はんだ
箔は、隣接する沸点の低い金属層とこの金属層より沸点
の高い金属層とからなる層の厚みが５μｍ以下とされて
いるので、沸点の低い金属層及びこの金属層より沸点が
高い金属層の双方が速やかに溶融し、均一かつ欠陥率の
低いはんだ層を形成することができる。
箔は、隣接する沸点の低い金属層とこの金属層より沸点
の高い金属層とからなる層の厚みが５μｍ以下とされて
いるので、沸点の低い金属層及びこの金属層より沸点が
高い金属層の双方が速やかに溶融し、均一かつ欠陥率の
低いはんだ層を形成することができる。
【００４８】また、請求項３記載の半導体装置用はんだ
箔は、前記はんだ膜の融点が２００℃以下であるので、
はんだ付けの際の加熱温度を低下させることができる。
箔は、前記はんだ膜の融点が２００℃以下であるので、
はんだ付けの際の加熱温度を低下させることができる。
【００４９】また請求項４記載の半導体装置用はんだ箔
の製造方法は、真空蒸着法により、沸点の低い金属とこ
の金属より沸点の高い金属とを含む複数の蒸発源を順次
蒸発させ、前記箔本体の表面に、沸点の低い金属層とこ
の金属層より沸点の高い金属層とが交互に積層されかつ
箔本体とこの箔本体に隣接する前記沸点の低い金属層と
の界面が消失したはんだ膜を形成するものであるので、
はんだ付けの際の加熱温度を低下させることができ、し
たがって、半導体装置のはんだ付けの信頼性を向上させ
ることができるはんだ箔を製造することができる。
の製造方法は、真空蒸着法により、沸点の低い金属とこ
の金属より沸点の高い金属とを含む複数の蒸発源を順次
蒸発させ、前記箔本体の表面に、沸点の低い金属層とこ
の金属層より沸点の高い金属層とが交互に積層されかつ
箔本体とこの箔本体に隣接する前記沸点の低い金属層と
の界面が消失したはんだ膜を形成するものであるので、
はんだ付けの際の加熱温度を低下させることができ、し
たがって、半導体装置のはんだ付けの信頼性を向上させ
ることができるはんだ箔を製造することができる。
【００５０】また、請求項５記載の半導体装置用はんだ
箔の製造方法は、真空蒸着に際して箔本体の温度を７０
℃以上に保持することにより箔本体とこの箔本体に隣接
する前記沸点の低い金属層との界面を消失させるもので
あるので、はんだ付けの際の加熱温度を低下させること
ができ、均一かつ欠陥率の低いはんだ層を形成すること
ができ、半導体素子の反りを低減することができ、した
がって、半導体装置のはんだ付けの信頼性を向上させる
ことができる。
箔の製造方法は、真空蒸着に際して箔本体の温度を７０
℃以上に保持することにより箔本体とこの箔本体に隣接
する前記沸点の低い金属層との界面を消失させるもので
あるので、はんだ付けの際の加熱温度を低下させること
ができ、均一かつ欠陥率の低いはんだ層を形成すること
ができ、半導体素子の反りを低減することができ、した
がって、半導体装置のはんだ付けの信頼性を向上させる
ことができる。
【００５１】以上により、はんだ接合部分の接合強度を
向上させることができ、半導体素子の反りを低減するこ
とができ、半導体装置のはんだ付けの信頼性を向上させ
ることができ、したがって、はんだ付けされる素子にダ
メージを与えることがなく、素子の信頼性を低下させる
惧れもなくなる半導体装置用はんだ箔及びその製造方法
を提供することができる。
向上させることができ、半導体素子の反りを低減するこ
とができ、半導体装置のはんだ付けの信頼性を向上させ
ることができ、したがって、はんだ付けされる素子にダ
メージを与えることがなく、素子の信頼性を低下させる
惧れもなくなる半導体装置用はんだ箔及びその製造方法
を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るはんだ箔を示す部分拡
大断面図である。
大断面図である。
【図２】従来のはんだ箔を用いたダイボンディング方法
を示す過程図である。
を示す過程図である。
【図３】従来のはんだ箔の不具合の一例を示す断面図で
ある。
ある。
１１ はんだ箔 ２１ 箔本体 ２２ 表面 ２３ 裏面 ３１，３２ はんだ膜 ４１，４２ Ｐｂ層 ５１，５２ Ｓｎ層（Ｐｂより沸点が高い金属層）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/52 H01L 21/58
Claims (5)
- 【請求項１】 鉛または鉛を主成分とする合金からなる
箔本体の両面にはんだ膜が形成され、 前記はんだ膜は、箔本体側から順次、沸点の低い金属層
とこの金属層より沸点の高い金属層とが交互に積層され
てなり、かつ 箔本体とこの箔本体に隣接する前記沸点の低い金属層と
の界面が消失してなることを特徴とする半導体装置用は
んだ箔。 - 【請求項２】 前記はんだ膜の、隣接する沸点の低い金
属層とこの金属層より沸点の高い金属層とからなる層の
厚みが５μｍ以下とされていることを特徴とする請求項
１に記載の半導体装置用はんだ箔。 - 【請求項３】 前記はんだ膜は融点が２００℃以下であ
ることを特徴とする請求項１または請求項２に記載の半
導体装置用はんだ箔。 - 【請求項４】 鉛または鉛を主成分とする合金からなる
箔本体の両面にはんだ膜を形成してなる半導体装置用は
んだ箔の製造方法であって、 真空蒸着法により、沸点の低い金属とこの金属より沸点
の高い金属とを含む複数の蒸発源を順次蒸発させること
により、前記箔本体の表面に、沸点の低い金属層とこの
金属層より沸点の高い金属層とが交互に積層されかつ箔
本体とこの箔本体に隣接する前記沸点の低い金属層との
界面が消失したはんだ膜を形成することを特徴とする半
導体装置用はんだ箔の製造方法。 - 【請求項５】 前記真空蒸着に際して、箔本体の温度を
７０℃以上に保持することにより箔本体とこの箔本体に
隣接する前記沸点の低い金属層との界面を消失させるこ
とを特徴とする請求項４に記載の半導体装置用はんだ箔
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28691991A JP2844991B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体装置用はんだ箔及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28691991A JP2844991B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体装置用はんだ箔及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129348A JPH05129348A (ja) | 1993-05-25 |
| JP2844991B2 true JP2844991B2 (ja) | 1999-01-13 |
Family
ID=17710670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28691991A Expired - Fee Related JP2844991B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体装置用はんだ箔及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844991B2 (ja) |
-
1991
- 1991-10-31 JP JP28691991A patent/JP2844991B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129348A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2758373B2 (ja) | 低温三元ｃ４ボンディング法 | |
| EP0725437A2 (en) | Semiconductor device, method of fabricating the same and copper leads | |
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| JPH09232493A (ja) | リードフレーム | |
| JPH06196349A (ja) | タンタルコンデンサ用銅系リードフレーム材及びその製造方法 | |
| JP4130508B2 (ja) | 半田接合方法及び電子装置の製造方法 | |
| JP2004111936A (ja) | 半導体モジュールの製造方法 | |
| US6653738B2 (en) | Semiconductor device | |
| JP2844991B2 (ja) | 半導体装置用はんだ箔及びその製造方法 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| EP0055368B1 (en) | Process for brazing | |
| TW573042B (en) | Titanium target assembly for sputtering and method for preparing the same | |
| JP3211425B2 (ja) | はんだ材の製造方法およびはんだ材 | |
| JP2697116B2 (ja) | インジウム半田の接合構造 | |
| JPS5846176B2 (ja) | 半田合金の組成を変更して半田結合部を形成する方法 | |
| JP2762007B2 (ja) | 金属薄膜積層セラミックス基板 | |
| WO2005086218A1 (ja) | 半導体モジュールの製造方法 | |
| JP2008016813A (ja) | パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JP4369643B2 (ja) | はんだ接合層 | |
| JPH06128738A (ja) | スパッタリングターゲットの製造方法 | |
| WO2001076335A1 (en) | Mounting structure of electronic device and method of mounting electronic device | |
| JPH0431800B2 (ja) | ||
| JPS6286895A (ja) | 電子部品のはんだ付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
| LAPS | Cancellation because of no payment of annual fees |