JP2835487B2 - プリンタバッファ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセッサからのダイ
レクトメモリアクセス（以下、ＤＭＡという）指令に従
って、コンピュータから出力されたプリントデータを前
記プロセッサの動作と非同期にバッファメモリに蓄積す
るプリンタバッファに関する。

【０００２】

【従来技術】従来、プリンタバッファは、コンピュータ
から送信されるプリントデータをより高速に蓄積するた
めに、内部プロセッサの動作と非同期にプリントデータ
をプリントバッファに記憶するＤＭＡ方式を採用してい
る。また、高機能のプリンタバッファは、予め定められ
た制御コマンドを受け取ると、その制御コマンドを解読
および実行することでプリントに関する各種の機能、例
えばプリントデータを出力するプリンタの選定や優先順
位の指定、プリントの部数、プリントデータの消去など
を実行する。このため利用者は、印字データに先だっ
て、あるいは印字データと共に、コンピュータから制御
コマンドを送信するだけで、プリンタバッファを遠隔操
作することができる。

【０００３】この様に高機能化したプリンタバッファに
おいては、コンピュータから送信されるプリントデータ
にプリンタへ出力すべき情報とプリンタバッファ内部で
処理すべき制御コマンドの情報とが混在する。このため
プリンタバッファは、プリントデータをＤＭＡ方式によ
りバッファメモリに転送記憶している最中に、制御コマ
ンドを切り出すハードウェアを搭載している。ＤＭＡ方
式によりプリントデータをバッファメモリに記憶してい
るときには、プリンタバッファのプロセッサは内部バス
から切り離された状態にあり、プリントデータの内容を
読み込むことはできないからである。従って、プロセッ
サ以外に何等かの情報処理回路を設ける必要があった。

【０００４】この要求に応えるために、本出願人は特開
平４―６８４３３号に開示されるプリンタバッファを提
案している。この技術によれば、プリンタバッファに、
プリントデータ中に混在する制御コマンドのデータを検
出する手段を設け、この手段が制御コマンドを検出する
と、プロセッサに対してＤＭＡ処理の中断および検出さ
れた制御コマンドの実行を要求する割込みを発生する。
従って本技術により、ＤＭＡ処理によるプリントデータ
の高速記憶と制御コマンドの解読および実行によるプリ
ント作業の高機能化とを両立させた優れたプリンタバッ
ファが提供される。

【０００５】

【発明が解決しようとする課題】しかしながら、近年、
プリンタの処理能力が飛躍的に向上し、プリンタバッフ
ァに更に高速なプリントデータの処理を実行させたいと
する要求が生じると、割り込み方式による処理では、十
分に対応できない技術的な問題が見いだされた。前回提
案したプリンタバッファは、ＤＭＡ処理中に制御コマン
ドが検出されるとプロセッサに対して割込みを発生し、
ＤＭＡ処理の中断と制御コマンドの実行を要求するもの
である。従って、プリントデータ中に多数の制御コマン
ドが含まれている場合には、高速なデータ転送を実現す
るためのＤＭＡ処理に中断が多発し、プリントデータの
転送速度が低下してしまう。

【０００６】また、上記プロセッサに対する割込み処理
には、割り込み信号の発生から実際にこれが受け付けら
れるまでに相当の時間が必要であり、その処理時間内に
コンピュータから出力されたプリントデータを取りこぼ
してしまう可能性があった。例えば、コンピュータとプ
リンタバッファとの間のプリントデータ転送がセントロ
ニクス規格などのようにハンドシェイクを行なう通信規
格に則って実行される場合ならば、上記のごとき割込み
処理中にはコンピュータからのプリントデータ出力に対
して応答しないため、データ転送速度の低下だけが問題
となる。しかし、シリアル通信などのようにプリントデ
ータの通信がハンドシェイク無しに実行される場合に
は、割込み処理中にプリントデータがオーバーランする
可能性があり、プリントデータの取りこぼし発生の可能
性があった。

【０００７】特に、最近のＯＡ環境にあっては、コンピ
ュータとプリンタバッファとの通信距離が長くなるＬＡ
Ｎ構築の要求が大きく、シリアル通信の需要は旺盛で、
かつ、その転送速度も漸次向上しており、上記問題の解
決が望まれていた。

【０００８】本発明のプリンタバッファは、こうした問
題点を解決し、高速化および高度化の一途を辿る利用者
の要求を満足する高機能かつ高速処理のプリンタバッフ
ァを提供することを目的としてなされ、次の構成を採っ
た。

【０００９】

【課題を解決するための手段】本発明のプリンタバッフ
ァは、プロセッサからのダイレクトメモリアクセス指令
に従って、コンピュータから出力されたプリントデータ
を前記プロセッサの動作と非同期にバッファメモリに蓄
積するプリンタバッファにおいて、前記プロセッサの実
行すべき制御コマンドを記憶するコマンド記憶部と、該
コマンド記憶部に記憶された制御コマンドと前記バッフ
ァメモリにダイレクトメモリアクセス方式により転送さ
れる前記プリントデータとが一致したとき、該プリント
データが記憶される前記バッファメモリのアドレスを該
プリントデータの転送を中断することなく記憶するアド
レス記憶手段と、前記バッファメモリに記憶されたプリ
ントデータを参照して、前記アドレス記憶手段に記憶さ
れたアドレスのプリントデータを読出し、前記制御コマ
ンドに応じた処理を実行する制御実行手段とを備えるこ
とを特徴とする。

【００１０】

【作用】以上のように構成された本発明のプリンタバッ
ファは、コマンド記憶部に記憶された制御コマンドとバ
ッファメモリにダイレクトメモリアクセス方式により転
送されるプリントデータとが一致したとき、そのプリン
トデータが記憶されるバッファメモリのアドレスを該プ
リントデータの転送を中断することなくアドレス記憶手
段が記憶する。そして、制御実行手段は、バッファメモ
リに記憶されたプリントデータを参照し、アドレス記憶
手段に記憶されたアドレスのプリントデータを読出す。
このプリントデータは制御コマンドなので、この制御コ
マンドに応じた処理を実行する。

【００１１】なお、ここでアドレス情報とは、バッファ
メモリの絶対アドレス情報であっても、ＤＭＡ処理のベ
ージ情報などにより修飾される相対アドレス情報の何れ
でもよい。

【００１２】また、制御コマンドの検出には、コマンド
記憶部に記憶された制御コマンドとプリントデータとの
完全一致のみならず、制御コマンド体系に共通の情報、
例えばコマンドヘッド等の情報とプリントデータとの一
致を検出するなど、一般のデータ検索手法が適宜適用さ
れる。

【００１３】

【実施例】以上説明した本発明の構成、作用を一層明ら
かにするために、以下本発明のプリンタバッファの好適
な実施例について説明する。図１は、実施例であるプリ
ンタバッファ２０の電気回路ブロック図である。図示す
るようにプリンタバッファ２０は、マイクロプロセッサ
（以下、ＣＰＵという）２２を中心とする論理回路によ
り構成され、後述するプログラムなどのデータを不揮発
的に記憶するＲＯＭ２４、このＲＯＭ２４と一緒になっ
てＣＰＵ２２の主記憶となるＲＡＭ２６および各種入出
力回路などから構成され、これらの回路は互いに内部バ
スＢにより接続されている。なお、この内部バスＢは、
メモリ関連の信号としてアドレス、読取りデータ、書込
みデータ、メモリ素子制御の各種信号、また入出力回路
関連の信号として機器選択、入力データ、出力データ、
機器制御の各種信号が伝送される信号線である。なお、
こうしたバスは、信号線の増加を抑さえるためにこれら
の信号を時分割で転送する構成を採ることも差し支えな
い。

【００１４】データ入力回路３０は、コンピュータ１０
との間でプリントデータの授受を行なう入出力インタフ
ェイスであり、各種のプリンタ通信規格に則りコンピュ
ータから送信されてくるプリントデータをＣＰＵ２２の
扱えるデータ形式に変更し、適宜タイミングで内部バス
Ｂに出力する。データ出力回路３２は、上記データ入力
回路３０の動作とは逆に、ＣＰＵ２２にて処理されたデ
ータを各種のプリンタ通信規格に適合するデータ形式に
変更し、プリンタ１５へと出力する。また、バッファメ
モリ３４は、大容量の記憶素子から構成されるもので、
データ入力回路３０から入力されたプリントデータを一
時的に蓄積し、これをデータ出力回路３２に適宜出力す
る。

【００１５】実施例のプリンタバッファ２０は、データ
入力回路３０から入力されたプリントデータをバッファ
メモリ３４に記憶するに際し、公知のＤＭＡ処理を実行
してデータの転送速度を大幅に改善している。このＤＭ
Ａ処理を制御するため上記内部バスＢには、ＤＭＡコン
トローラ４０が接続されている。

【００１６】本実施例のＤＭＡコントローラ４０は、い
わゆるスチールモードにより内部バスＢを制御する。す
なわち、ＤＭＡ処理が必要になると、ＣＰＵ２２はＤＭ
Ａ転送の要求およびデータ転送に必要な情報としてＤＭ
Ａ転送バイト数（実施例では４Ｋバイト）、記憶ページ
の大きさやバッファメモリ３４の転送開始番地等を設定
する。その後にＤＭＡコントローラ４０は、データ入力
回路３０からプリントデータの入力に応じてＣＰＵ２２
が内部バスＢを使用していない期間を利用して、前もっ
て設定されている転送バイト数および転送開始番地に従
ってデータ入力回路３０から入力されたプリントデータ
をバッファメモリ３４へ転送するのである。

【００１７】更に、本実施例のプリンタバッファ２０
は、比較回路４２およびアドレスラッチ回路４４を備え
ている。比較回路４２とは、ＣＰＵ２２からセットされ
た基準データとＤＭＡ処理によりバッファメモリ３４に
転送されるデータとを比較し、両データが一致したとき
にアドレスラッチ回路４４へラッチトリガ信号を出力す
る回路である。このラッチトリガ信号を入力するアドレ
スラッチ回路４４は、ラッチトリガ信号が入力されたと
きの内部バスＢのアドレス情報をラッチする回路であ
り、そのアドレス情報を先入れ先出し（以下、ＦＩＦＯ
という）方式により１６個記憶する。また、アドレスラ
ッチ回路４４のオーバーフロー端子ＯＦは、前記ＣＰＵ
２２の割込み端子およびＤＭＡコントローラ４０のＤＭ
Ａ停止端子に接続されており、記憶容量を越える１６個
以上のアドレス情報が入力されたときにはこのオーバー
フロー端子ＯＦから信号を出力し、ＤＭＡ処理を停止さ
せると共にＣＰＵ２２にオーバーフロー割込みプログラ
ムを実行させる。なお、通常の使用では、印字データ中
の制御コマンドの発生頻度が多くても、ＣＰＵ２２が未
処理のコマンドを１６個以上ためてしまうことは、極め
て可能性が低いので、ＦＩＦＯがオーバーフローするこ
とはほとんど生じない。なお、多数の制御コマンドが予
測されるような場合には、ＦＩＦＯを更に設ければ良
い。

【００１８】以上のように構成された本実施例のプリン
タバッファ２０は、ＲＯＭ２４に下記のごとき各種プロ
グラムが予め記憶されており、次の様に動作する。図２
は、ＤＭＡ要求および実行プログラムのフローチャート
であり、ＣＰＵ２２がＤＭＡコントローラ４０に内部バ
スＢを使用したＤＭＡ処理を要求する際、およびＤＭＡ
転送の実行中に行なわれるものである。このプログラム
の処理を開始するとＣＰＵ２２は、アドレスラッチ回路
４４やバッファメモリ３４のＤＭＡ領域使用をクリアし
て以後のＤＭＡ処理に備える（ステップ１００）。

【００１９】続いてＣＰＵ２２は、比較回路４２に対し
て基準データとして２バイトのデータ「＠Ｂ」をセット
する（ステップ１１０）。ここで、２バイトのデータ
「＠Ｂ」とは、本実施例のプリンタバッファ２０に対す
る各種コマンドの先頭に付加される共通のデータ、いわ
ゆるコマンドヘッドのデータである。すなわち、本実施
例のプリンタバッファ２０に対してプリント部数を指定
したり、プリント作業を希望するプリンタを指定するな
どの制御コマンドは、コマンドヘッドの２バイトデータ
「＠Ｂ」に続けて記述されるのである。

【００２０】こうしてＤＭＡ処理のための総ての準備が
完了するとＣＰＵ２２は、ＤＭＡコントローラ４０に対
してＤＭＡのための初期設定情報として転送バイト数、
バッファメモリ３４の転送開始番地などを指示し（ステ
ップ１２０）、スチールモードでのＤＭＡ転送を開始さ
せる。ＤＭＡ転送が始まると、ＣＰＵ２２は、ステップ
１３０以下の処理を実行するが、この処理については、
ＤＭＡ転送による動作の説明の後で詳しく説明する。

【００２１】ＤＭＡ要求に基づいてＤＭＡコントローラ
４０がＤＭＡ処理を開始すると、通常のスチールモード
によるＤＭＡ転送が実行され、データ入力回路３０から
入力されたプリントデータはＣＰＵ２２と非同期に、直
接バッファメモリ３４へ転送される。そして、このＤＭ
Ａ処理の最中にＤＭＡ転送されるプリントデータ中に比
較回路４２にセットされたコマンドヘッド「＠Ｂ」と一
致するデータが内部バスＢに現われたとき、比較回路４
２からアドレスラッチ回路４４へラッチトリガ信号が出
力され、そのコマンドヘッド「＠Ｂ」が記憶されたバッ
ファメモリ３４のアドレス情報がアドレスラッチ回路４
４にＦＩＦＯ方式により順次記憶される。すなわち、Ｃ
ＰＵ２２を全く介在させることなく、完全にハード的
に、コマンドヘッド「＠Ｂ」が記憶されたバッファメモ
リ３４のアドレス情報がアドレスラッチ回路４４に蓄積
される。なお、ＤＭＡ転送中のアドレス情報が、転送ペ
ージ内のローカルアドレスとなっている場合には、上位
のアドレスを設定する際、これを所定のアドレスに記憶
しておき、後で参照するものとすれば良い。もとより、
上位アドレスをＦＩＦＯに併せて記憶する構成としても
よい。

【００２２】ＤＭＡ転送により以上の処理が行なわれる
間、ＣＰＵ２２は、ＦＩＦＯにデータがセットされてい
るか否かの判断を行なう（ステップ１３０）。ＦＩＦＯ
が空でなければ、ＦＩＦＯのデータ、即ちソフトウェア
コマンドが保存されているアドレスデータを読み出し
（ステップ１４０）、そのアドレスのデータを読み出す
（ステップ１５０）。次に、このデータを解析し、バッ
ファの入力側で処理すべきコマンドであるか否かの判断
を行ない（ステップ１６０）、入力側で処理すべきデー
タである場合には、この制御コマンドを実行する（ステ
ップ１７０）。ソフトウェアコマンドには、入力側で実
行すべき処理と出力側で実行すべき処理とが存在する。
入力側で実行すべき処理とは、例えば現在印字中のデー
タを含めてバッファの内容を直ちにクリアする処理など
である。バッファのクリアは、データの区切りポインタ
以降をクリアする等の処理も存在する。この場合には、
先のソフトウェアコマンドを、バッファの所定の領域に
保存しておけば良い。出力側で実行すべき処理は、例え
ば印字先であるプリンタの切替なとがある。

【００２３】制御コマンドを実行した後、あるいはＦＩ
ＦＯにデータがセットされていないとき（ステップ１３
０）、セットされたコマンドが入力側で実行すべきコマ
ンドでない場合（ステップ１６０）には、特に制御コマ
ンドの処理を行なわず、ＤＭＡ転送が完了したか否かの
判断を行ない（ステップ１８０）、ＤＭＡ転送の継続中
は、ステップ１３０以下の処理を繰り返す。

【００２４】次に、バッファメモリ３４に蓄積した印字
データをプリントアウトする処理について、図３のフロ
ーチャートを用いて説明する。このプログラムの処理に
入るとＣＰＵ２２は、ＤＭＡ処理によりバッファメモリ
３４に格納された一連のプリントデータの記憶領域を確
認する（ステップ２００）。この処理により、ＣＰＵ２
２のアドレスカウンタにはデータを読み出す先頭アドレ
スがセットされる。続いて、そのアドレスカウンタに指
示された領域からデータを読み出す処理を行なう（ステ
ップ２０５）。

【００２５】続いてＣＰＵ２２は、読み出したデータが
ソフトウェアコマンドであるか否かの判断を行なう（ス
テップ２１０）。ソフトウェアコマンドではない、即ち
印字データであると判断された場合には、そのデータ
を、データ出力回路３２へ出力する通常のプリント処理
を実行する（ステップ２２０）。

【００２６】一方、ステップ２１０にて、読み出したデ
ータがソフトウェアコマンドであると判断された場合に
は、そのコマンドが出力側で処理すべきコマンドである
か否かの判断を行なう（ステップ２２５）。出力側で処
理すべきコマンド、例えば印字先であるプリンタの切替
コマンドである場合には、コマンドに応じた制御を実行
する（ステップ２３０）。

【００２７】こうしてアドレスカウンタにて指示された
バッファメモリ３４の記憶データの処理が完了すると、
アドレスカウンタの内容をインクリメントし（ステップ
２４０）、今回のデータ読出し範囲総てについて同様の
処理が完了するまで前記ステップ２０５へと戻る。

【００２８】この様に、バッファメモリ３４にＤＭＡ転
送されたデータは順次解析され、出力時に実行を要する
ソフトウェアコマンドの場合には、対応する処理を実行
し、それ以外のデータは印字データと判断してデータ出
力回路３２からプリンタへと出力する。従って、ＤＭＡ
処理によりプリンタへ出力する情報と制御コマンドの情
報とが混在されてバッファメモリ３４へ格納されるが、
その混在データの読出しに当たっては、簡単かつ確実に
制御コマンドを分離、抽出することができ、コンピュー
タ１０からデータ入力回路３０を介して入力された制御
コマンドに応じた制御をＣＰＵ２２にて実行することが
可能となる。

【００２９】図４は、上記のごとく本実施例において重
要な役割を果たすアドレスラッチ回路４４にオーバーフ
ローが発生し、ＣＰＵ２２に対して割込みが発生したと
きに実行される割込みプログラムのフローチャートであ
る。なお、通常コンピュータから入力されるデータに含
まれる制御コマンドの発生頻度では、ＣＰＵ２２が１６
個以上のコマンドを未処理のままためてしまうことは極
めて可能性が低いので、本実施例のように１６個のアド
レスデータをラッチ可能なアドレスラッチ回路４４にオ
ーバーフローが発生する可能性は極めて低い。

【００３０】前述のごとくアドレスラッチ回路４４は、
このオーバーフロー割込みと同時にＤＭＡコントローラ
４０に対してＤＭＡ処理の停止を要求しており、内部バ
スＢの制御はＣＰＵ２２に委ねられている。そこでＣＰ
Ｕ２２は、データ入力回路３０に対してプリントデータ
の入力状況を確認し、未だにコンピュータからプリント
データが伝送されているか否かを判定し、プリントデー
タの授受がハンドシェイクにより実行されているか否か
を確認する（ステップ３００）。すなわち、コンピュー
タ１０とプリンタバッファ２０との間のプリントデータ
の授受がハンドシェイク無しに実行されている場合に
は、ＤＭＡ処理の停止とは無関係にコンピュータから一
方的にプリントデータが転送されてくる状況が継続して
いる。一方、コンピュータとプリンタバッファ２０との
間のプリントデータの授受がハンドシェイクにより実行
されている場合には、データ入力回路３０へのプリント
データ入力はコンピュータ処理により中断される。

【００３１】そこで、次のステップ３１０によりハンド
シェイクの有無を判定し、ハンドシェイクが取られてプ
リントデータの授受が実行されていたと判断したときに
は、ＤＭＡ処理を行なうことなく以後のプリントデータ
の入力をＣＰＵ２２が介在したプログラム制御により実
行し、入力されるプリントデータにコマンドヘッド「＠
Ｂ」が含まれていた場合にはその情報を検出してＲＡＭ
２６の所定領域に振り分けつつプリントデータをバッフ
ァメモリ３４へと記憶する（ステップ３２０）。

【００３２】一方、ステップ３１０にてプリントデータ
がハンドシェイク無く入力されていた場合でも、入力側
で取りこぼされた制御コマンドを印字データ出力側のプ
ログラム（図３）で解析するので、コマンドに対する応
答の遅れはあるものの、印字データやコマンドの実行に
不具合を生じることはない。

【００３３】上述した割込みプログラムによりプリンタ
バッファ２０は、例えアドレスラッチ回路４４にデータ
のオーバーフローが発生したとしても、プリントデータ
の授受に問題発生の可能性のないハンドシェイク状態で
あれば以後のプリントデータを受け入れることが可能と
なる。また、プリンタバッファ２０は、プリントデータ
のオーバーランの可能性がある場合にはその旨をコンピ
ュータへ出力し、自動的にプリントデータの入力を停止
することができるのである。

【００３４】以上説明したように本実施例のプリンタバ
ッファによれば、僅か２バイトのデータ比較を高速なハ
ード処理にて行なって制御コマンドを検出するため、Ｄ
ＭＡ処理と同時進行でプリントデータに含まれる制御デ
ータを確実かつ正確に分離、処理することができる。従
って、一旦開始されたＤＭＡ処理を中断することなくプ
リントデータをバッファメモリ３４に入力して最高速の
ＤＭＡ処理が実現されることは勿論のこと、分離された
制御コマンドを確実に実行することでプリンタバッファ
２０を遠隔操作する高機能化の要求をも満足することが
できる。すなわち、プリンタバッファ２０は、ＣＰＵ２
２の割込み処理などのように相当の処理時間を必要とす
るプログラム制御を実行せずにプリントデータを入力す
ることが可能であり、ハンドシェイクの無い高速シリア
ル通信によりプリントデータが入力される場合にも十分
な応答速度をもって対応することができる。

【００３５】また、仮にアドレスラッチ回路４４に記憶
されるアドレス情報がオーバーフローした場合であって
も、プリントデータの入力を継続し無駄のないデータ通
信を実現することができる。

【００３６】なお、本実施例では処理を単純化、高速化
するために制御コマンドのコマンド体系を統一して比較
回路４２において２バイトのコマンドヘッド「＠Ｂ」を
検出しているが、この様な比較回路を複数設けることで
この様なコマンド体系に属し無い別種の制御コマンドを
抽出することもできる。

【００３７】また、アドレスラッチ回路４４にてアドレ
ス情報のオーバーフローが発生した場合の処理を単純化
するために、この様な場合には常にＤＭＡ処理の中止
し、コンピュータにプリントデータのオーバーラン発生
を伝えるメッセージを送信してもよい。本実施例では、
制御コマンドの解析の一部は、ＤＭＡ転送時に行なった
が、印字データのＤＭＡ転送が終了した後にまとめて行
なうものとし、解析の簡略化を図ることも差し支えな
い。

【００３８】以上本発明の実施例について説明したが、
本発明はこうした実施例に何等限定されるものではな
く、スチールモード以外のＤＭＡ転送を用いた構成、制
御コマンドのヘッダが３バイト以上の構成を備えるもの
など、本発明の要旨を逸脱しない種々なる態様により具
現化されることは勿論である。

【００３９】

【発明の効果】以上説明したように本発明のプリンタバ
ッファは、コマンド記憶部に記憶された制御コマンドと
ＤＭＡ方式によりバッファメモリに転送されるプリント
データとが一致したとき、そのプリントデータが記憶さ
れるバッファメモリのアドレスを該プリントデータの転
送を中断することなくアドレス記憶手段が記憶する。そ
して、バッファメモリに記憶されたプリントデータを参
照して、制御実行手段はそのアドレス記憶手段に記憶さ
れたアドレスのプリントデータを読出す。このプリント
データは制御コマンドであると判断できるから、その制
御コマンドに応じた処理を実行する。従って、本発明の
プリンタバッファは、ＤＭＡ処理により最高速にプリン
トデータをバッファメモリに格納することは勿論のこ
と、制御コマンドに応じた複雑な処理を確実に実行し、
高機能かつ高速処理のプリンタバッファとして機能す
る。

【図面の簡単な説明】

【図１】本発明の一実施例であるプリンタバッファの電
気回路ブロック図である。

【図２】そのプリンタバッファのＣＰＵにて実行される
ＤＭＡ要求プログラムのフローチャートである。

【図３】そのプリンタバッファのＣＰＵにて実行される
プリントプログラムのフローチャートである。

【図４】そのプリンタバッファのＣＰＵにて実行される
割込みプログラムのフローチャートである。

【符号の説明】

１０…コンピュータ １５…プリンタ ２０…プリンタバッファ ２２…ＣＰＵ ２４…ＲＯＭ ２６…ＲＡＭ ３０…データ入力回路 ３２…データ出力回路 ３４…バッファメモリ ４０…ＤＭＡコントローラ ４２…比較回路 ４４…アドレスラッチ回路 Ｂ…内部バス ＯＦ…オーバーフロー端子

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) B41J 5/30 G06F 3/12

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 プロセッサからのダイレクトメモリアク
   セス指令に従って、コンピュータから出力されたプリン
   トデータを前記プロセッサの動作と非同期にバッファメ
   モリに蓄積するプリンタバッファにおいて、 前記プロセッサの実行すべき制御コマンドを記憶するコ
   マンド記憶部と、 該コマンド記憶部に記憶された制御コマンドと前記バッ
   ファメモリにダイレクトメモリアクセス方式により転送
   される前記プリントデータとが一致したとき、該プリン
   トデータが記憶される前記バッファメモリのアドレスを
   該プリントデータの転送を中断することなく記憶するア
   ドレス記憶手段と、 前記バッファメモリに記憶されたプリントデータを参照
   して、前記アドレス記憶手段に記憶されたアドレスのプ
   リントデータを読出し、前記制御コマンドに応じた処理
   を実行する制御実行手段とを備えることを特徴とするプ
   リンタバッファ。