JP2833896B2 - センスアンプ回路 - Google Patents
センスアンプ回路Info
- Publication number
- JP2833896B2 JP2833896B2 JP112692A JP112692A JP2833896B2 JP 2833896 B2 JP2833896 B2 JP 2833896B2 JP 112692 A JP112692 A JP 112692A JP 112692 A JP112692 A JP 112692A JP 2833896 B2 JP2833896 B2 JP 2833896B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- gate
- drain
- source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明はセンスアンプ回路に関す
る。
る。
【０００２】
【従来の技術】従来のセンスアンプ回路は、図３に示さ
れるように、ＰＭＯＳトランジスタ２９および３３と、
インバータ３０および３５と、ＮＭＯＳトランジスタ３
１および３４と、メモリセルを形成するＮＭＯＳトラン
ジスタ３２と、基準電圧発生回路３６とを備えて構成さ
れており、メモリセルを形成するＮＯＭＳトランジスタ
３２のゲートには、ワード線信号１０８が入力され、ま
た、出力回路を形成するＮＭＯＳトランジスタ３４のゲ
ートには、基準電圧発生回路３６よりは所定の基準電圧
Ｖref が入力されている。
れるように、ＰＭＯＳトランジスタ２９および３３と、
インバータ３０および３５と、ＮＭＯＳトランジスタ３
１および３４と、メモリセルを形成するＮＭＯＳトラン
ジスタ３２と、基準電圧発生回路３６とを備えて構成さ
れており、メモリセルを形成するＮＯＭＳトランジスタ
３２のゲートには、ワード線信号１０８が入力され、ま
た、出力回路を形成するＮＭＯＳトランジスタ３４のゲ
ートには、基準電圧発生回路３６よりは所定の基準電圧
Ｖref が入力されている。
【０００３】ワード線信号１０８が電源電圧レベルの場
合にはＮＯＭＳトランジスタ３２は導通状態となり、節
点Ｄの電位は帰還回路を形成するインバータ３０の論理
しきい値ＶTHよりも、やや低い電位となる。これにより
ＮＭＯＳトランジスタ３１が導通状態となるために、Ｐ
ＭＯＳトランジスタ２９には電流Ｉ1 が流入し、節点Ｅ
の電位は節点Ｄの電位よりもＮＭＯＳトランジスタ３１
のレシオ分だけ高い値となる。ＰＭＯＳトランジスタ２
９と３３のチャネル幅は、一定の比率、例えば１：３と
いう比率にて構成されており、また、ＰＭＯＳトランジ
スタ２９と３３とはカレントミラー回路を構成している
ために、ＰＭＯＳトランジスタ３３に対してはＩ1 ×３
の電流が流入しようとするが、基準電圧Ｖref により、
ＮＭＯＳトランジスタ３４に流入しようとする電流の電
流特性を満足する電流Ｉ2 が流れ、これにより節点Ｆの
電位は、ＰＭＯＳトランジスタ３３とＮＭＯＳトランジ
スタ３４のレシオによって、電源電圧よりも僅かに下っ
た値となり、インバータ３５を介して、接地電位の信号
１０９として出力される。
合にはＮＯＭＳトランジスタ３２は導通状態となり、節
点Ｄの電位は帰還回路を形成するインバータ３０の論理
しきい値ＶTHよりも、やや低い電位となる。これにより
ＮＭＯＳトランジスタ３１が導通状態となるために、Ｐ
ＭＯＳトランジスタ２９には電流Ｉ1 が流入し、節点Ｅ
の電位は節点Ｄの電位よりもＮＭＯＳトランジスタ３１
のレシオ分だけ高い値となる。ＰＭＯＳトランジスタ２
９と３３のチャネル幅は、一定の比率、例えば１：３と
いう比率にて構成されており、また、ＰＭＯＳトランジ
スタ２９と３３とはカレントミラー回路を構成している
ために、ＰＭＯＳトランジスタ３３に対してはＩ1 ×３
の電流が流入しようとするが、基準電圧Ｖref により、
ＮＭＯＳトランジスタ３４に流入しようとする電流の電
流特性を満足する電流Ｉ2 が流れ、これにより節点Ｆの
電位は、ＰＭＯＳトランジスタ３３とＮＭＯＳトランジ
スタ３４のレシオによって、電源電圧よりも僅かに下っ
た値となり、インバータ３５を介して、接地電位の信号
１０９として出力される。
【０００４】また、ワード線信号１０８が接地電位であ
る場合には、メモリセルを形成するＮＭＯＳトランジス
タ３２は非導通状態となり、また、ＮＭＯＳトランジス
タ３１も非導通状態となってビット線が切離され、ＰＭ
ＯＳトランジスタ２９には電流が流れなくなり、従って
ＰＭＯＳトランジスタ３３にも電流が流れなくなる。こ
の場合には、節点Ｆにおける電位は接地電位となり、イ
ンバータ３５を介して電源電位の信号１０９が出力され
る。
る場合には、メモリセルを形成するＮＭＯＳトランジス
タ３２は非導通状態となり、また、ＮＭＯＳトランジス
タ３１も非導通状態となってビット線が切離され、ＰＭ
ＯＳトランジスタ２９には電流が流れなくなり、従って
ＰＭＯＳトランジスタ３３にも電流が流れなくなる。こ
の場合には、節点Ｆにおける電位は接地電位となり、イ
ンバータ３５を介して電源電位の信号１０９が出力され
る。
【０００５】
【発明が解決しようとする課題】上述した従来のセンス
アンプ回路においては、動作周波数が変化に伴い、例え
ば、定常動作時において高速にて電流をセンスする必要
のない場合においても、定常的に電流を消費してセンス
する状態となり、不要の定常電流を流すことにより、消
費電流が無為に増大するという欠点がある。
アンプ回路においては、動作周波数が変化に伴い、例え
ば、定常動作時において高速にて電流をセンスする必要
のない場合においても、定常的に電流を消費してセンス
する状態となり、不要の定常電流を流すことにより、消
費電流が無為に増大するという欠点がある。
【０００６】
【課題を解決するための手段】第１の発明のセンスアン
プ回路は、ソースが高電位電源に接続され、ゲートがド
レインに連結されて節点Ｂに接続される第１のＰＭＯＳ
トランジスタと、ドレインが前記節点Ｂに接続され、ソ
ースが節点Ａに接続される第１のＮＭＯＳトランジスタ
と、入力側が前記節点Ａに接続され、出力側が前記第１
のＮＭＯＳトランジスタのゲートに接続される第１のイ
ンバータと、ドレインが前記節点Ａに接続され、ゲート
に所定のワード線信号が入力されるとともにソースが接
地されて、所定のメモリセルを形成する第２のＮＭＯＳ
トランジスタと、を入力段において備え、ソースが高電
位電源に接続され、ゲートが接地される第２のＰＭＯＳ
トランジスタと、ソースが前記第２のＰＭＯＳトランジ
スタのドレインに接続され、ゲートが前記節点Ｂに接続
されて、ドレインが節点Ｃに接続される第３のＰＭＯＳ
トランジスタと、ドレインが前記節点Ｃに接続され、ゲ
ートに所定の基準電圧が入力される第３のＮＭＯＳトラ
ンジスタと、ドレインが前記第３のＮＭＯＳトランジス
タのソースに接続され、ゲートに高電位電源が接続され
て、ソースが接地される第４のＮＭＯＳトランジスタ
と、ソースが高電位電源に接続され、ゲートに所定のモ
ード信号が入力される第４のＰＭＯＳトランジスタと、
ソースが前記第４のＰＭＯＳトランジスタのドレインに
接続され、ゲートが前記節点Ｂに接続されて、ドレイン
が前記節点Ｃに接続される第５のＰＭＯＳトランジスタ
と、ドレインが前記節点Ｃに接続され、ゲートに所定の
基準電圧が入力される第５のＮＭＯＳトランジスタと、
ドレインが前記第５のＮＭＯＳトランジスタのソースに
接続され、ゲートに前記モード信号の反転信号が入力さ
れて、ソースが接地される第６のＮＭＯＳトランジスタ
と、入力側が前記節点Ｃに接続され、出力側が信号出力
端に接続される第２のインバータとを、少なくとも出力
段として備えて構成される。
プ回路は、ソースが高電位電源に接続され、ゲートがド
レインに連結されて節点Ｂに接続される第１のＰＭＯＳ
トランジスタと、ドレインが前記節点Ｂに接続され、ソ
ースが節点Ａに接続される第１のＮＭＯＳトランジスタ
と、入力側が前記節点Ａに接続され、出力側が前記第１
のＮＭＯＳトランジスタのゲートに接続される第１のイ
ンバータと、ドレインが前記節点Ａに接続され、ゲート
に所定のワード線信号が入力されるとともにソースが接
地されて、所定のメモリセルを形成する第２のＮＭＯＳ
トランジスタと、を入力段において備え、ソースが高電
位電源に接続され、ゲートが接地される第２のＰＭＯＳ
トランジスタと、ソースが前記第２のＰＭＯＳトランジ
スタのドレインに接続され、ゲートが前記節点Ｂに接続
されて、ドレインが節点Ｃに接続される第３のＰＭＯＳ
トランジスタと、ドレインが前記節点Ｃに接続され、ゲ
ートに所定の基準電圧が入力される第３のＮＭＯＳトラ
ンジスタと、ドレインが前記第３のＮＭＯＳトランジス
タのソースに接続され、ゲートに高電位電源が接続され
て、ソースが接地される第４のＮＭＯＳトランジスタ
と、ソースが高電位電源に接続され、ゲートに所定のモ
ード信号が入力される第４のＰＭＯＳトランジスタと、
ソースが前記第４のＰＭＯＳトランジスタのドレインに
接続され、ゲートが前記節点Ｂに接続されて、ドレイン
が前記節点Ｃに接続される第５のＰＭＯＳトランジスタ
と、ドレインが前記節点Ｃに接続され、ゲートに所定の
基準電圧が入力される第５のＮＭＯＳトランジスタと、
ドレインが前記第５のＮＭＯＳトランジスタのソースに
接続され、ゲートに前記モード信号の反転信号が入力さ
れて、ソースが接地される第６のＮＭＯＳトランジスタ
と、入力側が前記節点Ｃに接続され、出力側が信号出力
端に接続される第２のインバータとを、少なくとも出力
段として備えて構成される。
【０００７】また、第２の発明のセンスアンプ回路は、
ソースが高電位電源に接続され、ゲートがドレインに連
結されて節点Ｂに接続される第１のＰＭＯＳトランジス
タと、ドレインが前記節点Ｂに接続され、ソースが節点
Ａに接続される第１のＮＭＯＳトランジスタと、入力側
が前記節点Ａに接続され、出力側が前記第１のＮＭＯＳ
トランジスタのゲートに接続される第１のインバータ
と、ドレインが前記節点Ａに接続され、ゲートに所定の
ワード線信号が入力されるとともにソースが接地され
て、所定のメモリセルを形成する第２のＮＭＯＳトラン
ジスタと、を入力段において備え、ソースが高電位電源
に接続され、ゲートが接地される第２のＰＭＯＳトラン
ジスタと、ソースが前記第２のＰＭＯＳトランジスタの
ドレインに接続され、ゲートが前記節点Ｂに接続され
て、ドレインが節点Ｃに接続される第３のＰＭＯＳトラ
ンジスタと、ドレインが前記節点Ｃに接続され、ゲート
に所定の基準電圧が入力される第３のＮＭＯＳトランジ
スタと、ドレインが前記第３のＮＭＯＳトランジスタの
ソースに接続され、ゲートに高電位電源が接続されて、
ソースが接地される第４のＮＭＯＳトランジスタと、ソ
ースが高電位電源に接続され、ゲートにそれぞれ所定の
第１、第２、………、第ｎのモード信号が入力される第
４−１、第４−２、……、第４−ｎのＰＭＯＳトランジ
スタと、ソースがそれぞれ前記第４−１、第４−２、…
…、第４−ｎのＰＭＯＳトランジスタのドレインに接続
され、ゲートが前記節点Ｂに接続されて、ドレインが共
に前記節点Ｃに接続される第５−１、第５−２、……、
第５−ｎのＰＭＯＳトランジスタと、ドレインがそれぞ
れ前記節点Ｃに共通接続され、ゲートに所定の基準電圧
が入力される第５−１、第５−２、……、第５−ｎのＮ
ＭＯＳトランジスタと、ドレインがそれぞれ前記第５−
１、第５−２、……、第５−ｎのＮＭＯＳトランジスタ
のソースに接続され、ゲートにそれぞれ前記第１、第
２、………、第ｎのモード信号の反転信号が入力され
て、ソースが共に接地される第６−１、第６−２、…
…、第６−ｎのＮＭＯＳトランジスタと、入力側が節点
Ｃに接続され、出力側が信号出力端に接続される第２の
インバータとを、少なくとも出力段として備えて構成さ
れる。
ソースが高電位電源に接続され、ゲートがドレインに連
結されて節点Ｂに接続される第１のＰＭＯＳトランジス
タと、ドレインが前記節点Ｂに接続され、ソースが節点
Ａに接続される第１のＮＭＯＳトランジスタと、入力側
が前記節点Ａに接続され、出力側が前記第１のＮＭＯＳ
トランジスタのゲートに接続される第１のインバータ
と、ドレインが前記節点Ａに接続され、ゲートに所定の
ワード線信号が入力されるとともにソースが接地され
て、所定のメモリセルを形成する第２のＮＭＯＳトラン
ジスタと、を入力段において備え、ソースが高電位電源
に接続され、ゲートが接地される第２のＰＭＯＳトラン
ジスタと、ソースが前記第２のＰＭＯＳトランジスタの
ドレインに接続され、ゲートが前記節点Ｂに接続され
て、ドレインが節点Ｃに接続される第３のＰＭＯＳトラ
ンジスタと、ドレインが前記節点Ｃに接続され、ゲート
に所定の基準電圧が入力される第３のＮＭＯＳトランジ
スタと、ドレインが前記第３のＮＭＯＳトランジスタの
ソースに接続され、ゲートに高電位電源が接続されて、
ソースが接地される第４のＮＭＯＳトランジスタと、ソ
ースが高電位電源に接続され、ゲートにそれぞれ所定の
第１、第２、………、第ｎのモード信号が入力される第
４−１、第４−２、……、第４−ｎのＰＭＯＳトランジ
スタと、ソースがそれぞれ前記第４−１、第４−２、…
…、第４−ｎのＰＭＯＳトランジスタのドレインに接続
され、ゲートが前記節点Ｂに接続されて、ドレインが共
に前記節点Ｃに接続される第５−１、第５−２、……、
第５−ｎのＰＭＯＳトランジスタと、ドレインがそれぞ
れ前記節点Ｃに共通接続され、ゲートに所定の基準電圧
が入力される第５−１、第５−２、……、第５−ｎのＮ
ＭＯＳトランジスタと、ドレインがそれぞれ前記第５−
１、第５−２、……、第５−ｎのＮＭＯＳトランジスタ
のソースに接続され、ゲートにそれぞれ前記第１、第
２、………、第ｎのモード信号の反転信号が入力され
て、ソースが共に接地される第６−１、第６−２、…
…、第６−ｎのＮＭＯＳトランジスタと、入力側が節点
Ｃに接続され、出力側が信号出力端に接続される第２の
インバータとを、少なくとも出力段として備えて構成さ
れる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の第１の実施例を示すブロッ
ク図である。図１に示されるように、本実施例は、ＰＭ
ＯＳトランジスタ１、５〜８と、インバータ２および１
３と、ＮＭＯＳトランジスタ３および９〜１２と、メモ
リセルを形成するＮＭＯＳトランジスタ４と、基準電圧
発生回路１４とを備えて構成される。
ク図である。図１に示されるように、本実施例は、ＰＭ
ＯＳトランジスタ１、５〜８と、インバータ２および１
３と、ＮＭＯＳトランジスタ３および９〜１２と、メモ
リセルを形成するＮＭＯＳトランジスタ４と、基準電圧
発生回路１４とを備えて構成される。
【００１０】図１により明らかなように、本実施例の従
来例と異なる点は、図３におけるＰＭＯＳトランジスタ
３１がチャネル幅が相等しいい二つのＰＭＯＳトランジ
スタ７および８に分割されて構成され、また、これらの
二つのＰＭＯＳトランジスタ７および８のソースには、
それぞれ同一のディメンジョンのＰＭＯＳトランジスタ
５および６のドレインが接続されている。ＰＭＯＳトラ
ンジスタ５のゲートは接地電位に接続されており、これ
により、ＰＭＯＳトランジスタ５は常時導通状態となっ
ている。また、ＰＭＯＳトランジスタ６のゲートにはモ
ード信号１０２が入力されている。この場合、ＰＭＯＳ
トランジスタ１と、ＰＭＯＳトランジスタ７、８のチャ
ネル幅は一定の比率、例えば１：１．５に設定されてい
る。
来例と異なる点は、図３におけるＰＭＯＳトランジスタ
３１がチャネル幅が相等しいい二つのＰＭＯＳトランジ
スタ７および８に分割されて構成され、また、これらの
二つのＰＭＯＳトランジスタ７および８のソースには、
それぞれ同一のディメンジョンのＰＭＯＳトランジスタ
５および６のドレインが接続されている。ＰＭＯＳトラ
ンジスタ５のゲートは接地電位に接続されており、これ
により、ＰＭＯＳトランジスタ５は常時導通状態となっ
ている。また、ＰＭＯＳトランジスタ６のゲートにはモ
ード信号１０２が入力されている。この場合、ＰＭＯＳ
トランジスタ１と、ＰＭＯＳトランジスタ７、８のチャ
ネル幅は一定の比率、例えば１：１．５に設定されてい
る。
【００１１】また、図３におけるＮＭＯＳトランジスタ
３２がチャネル幅が相等しい二つのＮＭＯＳトランジス
タ９および１０に分割されて構成され、これらの二つの
ＮＭＯＳトランジスタ９および１０のゲートには、基準
電圧発生回路１４より出力される基準電圧Ｖref が入力
されている。これらの二つのＮＭＯＳトランジスタ９お
よび１０のソースには、それぞれＮＭＯＳトランジスタ
１１および１２のドレインが接続されており、ＮＭＯＳ
トランジスタ１１のゲートには電源電位が接続され、Ｎ
ＭＯＳトランジスタ１２のゲートにはモード信号１０２
の反転信号１０３が入力されている。なお、ＰＭＯＳト
ランジスタ１、インバータ２、ＮＭＯＳトランジスタ３
およびメモリセルを形成するＮＭＯＳトランジスタ４を
含む回路、およびインバータ１３については、前述の従
来例の場合と同様である。
３２がチャネル幅が相等しい二つのＮＭＯＳトランジス
タ９および１０に分割されて構成され、これらの二つの
ＮＭＯＳトランジスタ９および１０のゲートには、基準
電圧発生回路１４より出力される基準電圧Ｖref が入力
されている。これらの二つのＮＭＯＳトランジスタ９お
よび１０のソースには、それぞれＮＭＯＳトランジスタ
１１および１２のドレインが接続されており、ＮＭＯＳ
トランジスタ１１のゲートには電源電位が接続され、Ｎ
ＭＯＳトランジスタ１２のゲートにはモード信号１０２
の反転信号１０３が入力されている。なお、ＰＭＯＳト
ランジスタ１、インバータ２、ＮＭＯＳトランジスタ３
およびメモリセルを形成するＮＭＯＳトランジスタ４を
含む回路、およびインバータ１３については、前述の従
来例の場合と同様である。
【００１２】ワード線信号１０１が電源電圧レベルで、
モード信号１０２が接地電位レベルの場合には、従来例
の場合と同様にメモリセルを形成するＮＭＯＳトランジ
スタ４とＮＭＯＳトランジスタ３は導通状態となり、Ｐ
ＭＯＳトランジスタ１にはＩ1 の電流が流入する。また
５および６も導通状態となっているために、ＰＭＯＳト
ランジスタとカレントミラー回路を形成しているＰＭＯ
Ｓトランジスタ７と８には、総計Ｉ1 ×３の電流が流入
しようとする。しかし、ＮＭＯＳトランジスタも導通状
態にあるために、ＮＭＯＳトランジスタ９および１０
は、基準電圧Ｖref により電流特性が規定されているの
で、ＰＭＯＳトランジスタ５、６、７および８と、ＮＭ
ＯＳトランジスタ９、１０、１１および１２により規制
される電流Ｉ2 が接地点に向って流れる状態となる。こ
の場合、節点Ｃの電位は、ＰＭＯＳトランジスタ５、
６、７および８と、ＮＭＯＳトランジスタ９、１０、１
１および１２のレシオによって、電源電圧よりも僅かに
低下した値となり、インバータ１３を介して出力される
信号１０４は接地電位レベルにて出力される。
モード信号１０２が接地電位レベルの場合には、従来例
の場合と同様にメモリセルを形成するＮＭＯＳトランジ
スタ４とＮＭＯＳトランジスタ３は導通状態となり、Ｐ
ＭＯＳトランジスタ１にはＩ1 の電流が流入する。また
５および６も導通状態となっているために、ＰＭＯＳト
ランジスタとカレントミラー回路を形成しているＰＭＯ
Ｓトランジスタ７と８には、総計Ｉ1 ×３の電流が流入
しようとする。しかし、ＮＭＯＳトランジスタも導通状
態にあるために、ＮＭＯＳトランジスタ９および１０
は、基準電圧Ｖref により電流特性が規定されているの
で、ＰＭＯＳトランジスタ５、６、７および８と、ＮＭ
ＯＳトランジスタ９、１０、１１および１２により規制
される電流Ｉ2 が接地点に向って流れる状態となる。こ
の場合、節点Ｃの電位は、ＰＭＯＳトランジスタ５、
６、７および８と、ＮＭＯＳトランジスタ９、１０、１
１および１２のレシオによって、電源電圧よりも僅かに
低下した値となり、インバータ１３を介して出力される
信号１０４は接地電位レベルにて出力される。
【００１３】次に、モード信号１０２が電源電圧レベル
の場合には、ＰＭＯＳトランジスタ６およびＮＭＯＳト
ランジスタ１２は共に非導通状態となる。また、ＰＭＯ
Ｓトランジスタ１には電流Ｉ1 が流入し、ＰＭＯＳトラ
ンジスタ１とカレントミラー回路を形成するＰＭＯＳト
ランジスタ７にはＩ1 ×１．５の電流が流入しようとす
るが、基準電圧Ｖref によりＮＭＯＳトランジスタ９の
電流特性が規定されるために、ＰＭＯＳトランジスタ５
および７と、ＮＭＯＳトランジスタ９および１１とによ
り規制される電流Ｉ3 が接地点に向って流れる。この場
合に、上記の電流Ｉ3 は略Ｉ2 ／２に等しい値となって
いる。また節点Ｃの電位は、ＰＭＯＳトランジスタ５お
よび７とＮＭＯＳトランジスタ９および１１のレシオに
より、電源電圧より僅かに低下した値となっており、イ
ンバータ１３を介して出力される信号１０４は、電源電
位レベルにて出力される。
の場合には、ＰＭＯＳトランジスタ６およびＮＭＯＳト
ランジスタ１２は共に非導通状態となる。また、ＰＭＯ
Ｓトランジスタ１には電流Ｉ1 が流入し、ＰＭＯＳトラ
ンジスタ１とカレントミラー回路を形成するＰＭＯＳト
ランジスタ７にはＩ1 ×１．５の電流が流入しようとす
るが、基準電圧Ｖref によりＮＭＯＳトランジスタ９の
電流特性が規定されるために、ＰＭＯＳトランジスタ５
および７と、ＮＭＯＳトランジスタ９および１１とによ
り規制される電流Ｉ3 が接地点に向って流れる。この場
合に、上記の電流Ｉ3 は略Ｉ2 ／２に等しい値となって
いる。また節点Ｃの電位は、ＰＭＯＳトランジスタ５お
よび７とＮＭＯＳトランジスタ９および１１のレシオに
より、電源電圧より僅かに低下した値となっており、イ
ンバータ１３を介して出力される信号１０４は、電源電
位レベルにて出力される。
【００１４】また、ワード線信号１０１が接地電位レベ
ルの場合には、従来例の場合と全く同様の動作が行われ
る。
ルの場合には、従来例の場合と全く同様の動作が行われ
る。
【００１５】次に、図２に示されるのは、本発明の第２
の実施例を示す回路図である。図２に示されるように、
本実施例は、ＰＭＯＳトランジスタ１５、１９、２０−
１〜２０−ｎ、２１、および２２−１〜２２〜ｎと、イ
ンバータ１６および２７と、メモリセルを形成するＮＰ
Ｎトランジスタ１８と、ＮＭＯＳトランジスタ１７、２
３、２４−１〜２４−ｎ、２５および２６−１〜２６−
ｎと、基準電圧発生回路２８とを備えて構成される。
の実施例を示す回路図である。図２に示されるように、
本実施例は、ＰＭＯＳトランジスタ１５、１９、２０−
１〜２０−ｎ、２１、および２２−１〜２２〜ｎと、イ
ンバータ１６および２７と、メモリセルを形成するＮＰ
Ｎトランジスタ１８と、ＮＭＯＳトランジスタ１７、２
３、２４−１〜２４−ｎ、２５および２６−１〜２６−
ｎと、基準電圧発生回路２８とを備えて構成される。
【００１６】本実施例の第１の実施例との相違点は、第
１の実施例においては、図１に示されるＰＭＯＳトラン
ジスタ６および８と、ＮＭＯＳトランジスタ１０および
１１とにより形成された出力回路が、本実施例において
は、それぞれモード信号１０５−１〜１０５−ｎのゲー
ト入力に対応するＰＭＯＳトランジスタ２０−１〜２０
−ｎおよび２２−１〜２２−ｎと、それぞれモード信号
１０５−１〜１０５−ｎの反転信号１０６−１〜１０６
−ｎのゲート入力に対応するＮＭＯＳトランジスタ２６
−１〜２６−ｎおよび２４−１〜２４−ｎとにより構成
されていることである。即ち、本実施例においては、ｎ
個のモード信号入力に対応するｎ個のチャネル幅切替回
路を備えることにより、当該モード信号によりセンス電
流を多段階的に制御することが可能となる。なお、本実
施例の回路動作については、基本的に第１の実施例の場
合と同様であるので省略する。
１の実施例においては、図１に示されるＰＭＯＳトラン
ジスタ６および８と、ＮＭＯＳトランジスタ１０および
１１とにより形成された出力回路が、本実施例において
は、それぞれモード信号１０５−１〜１０５−ｎのゲー
ト入力に対応するＰＭＯＳトランジスタ２０−１〜２０
−ｎおよび２２−１〜２２−ｎと、それぞれモード信号
１０５−１〜１０５−ｎの反転信号１０６−１〜１０６
−ｎのゲート入力に対応するＮＭＯＳトランジスタ２６
−１〜２６−ｎおよび２４−１〜２４−ｎとにより構成
されていることである。即ち、本実施例においては、ｎ
個のモード信号入力に対応するｎ個のチャネル幅切替回
路を備えることにより、当該モード信号によりセンス電
流を多段階的に制御することが可能となる。なお、本実
施例の回路動作については、基本的に第１の実施例の場
合と同様であるので省略する。
【００１７】
【発明の効果】以上説明したように、本発明は、モード
信号により、センスアンプ回路における出力回路部にお
ける実効チャネル幅を切替える回路を設けることによ
り、当該出力回路部に流入する電流を抑制制御すること
が可能となり、これにより、低速モードおよび高速モー
ドの切替えによる動作時において、低速モード時におけ
る出力回路部の流入電流を抑制することにより、消費電
流を低減することができるという効果がある。
信号により、センスアンプ回路における出力回路部にお
ける実効チャネル幅を切替える回路を設けることによ
り、当該出力回路部に流入する電流を抑制制御すること
が可能となり、これにより、低速モードおよび高速モー
ドの切替えによる動作時において、低速モード時におけ
る出力回路部の流入電流を抑制することにより、消費電
流を低減することができるという効果がある。
【図１】本発明第１の実施例を示す回路図である。
【図２】本発明第２の実施例を示す回路図である。
【図３】従来例を示す回路図である。
１、５〜８、１５、１９、２０−１〜２０−ｎ、２１、
２２−１〜２２−ｎ、２９、３３ ＰＭＯＳトランジ
スタ ２、１３、１６、２７、３０、３５ インバータ ３、４、９〜１２、１７、１８、２３、２４−１〜２４
−ｎ、２５、２６−１〜２６−ｎ、３１、３２、３４
ＮＭＯＳトランジスタ １４、２８、３６ 基準電圧発生回路
２２−１〜２２−ｎ、２９、３３ ＰＭＯＳトランジ
スタ ２、１３、１６、２７、３０、３５ インバータ ３、４、９〜１２、１７、１８、２３、２４−１〜２４
−ｎ、２５、２６−１〜２６−ｎ、３１、３２、３４
ＮＭＯＳトランジスタ １４、２８、３６ 基準電圧発生回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 17/18 G11C 16/06
Claims (2)
- 【請求項１】 ソースが高電位電源に接続され、ゲート
がドレインに連結されて節点Ｂに接続される第１のＰＭ
ＯＳトランジスタと、 ドレインが前記節点Ｂに接続され、ソースが節点Ａに接
続される第１のＮＭＯＳトランジスタと、 入力側が前記節点Ａに接続され、出力側が前記第１のＮ
ＭＯＳトランジスタのゲートに接続される第１のインバ
ータと、 ドレインが前記節点Ａに接続され、ゲートに所定のワー
ド線信号が入力されるとともにソースが接地されて、所
定のメモリセルを形成する第２のＮＭＯＳトランジスタ
と、 を入力段において備え、 ソースが高電位電源に接続され、ゲートが接地される第
２のＰＭＯＳトランジスタと、 ソースが前記第２のＰＭＯＳトランジスタのドレインに
接続され、ゲートが前記節点Ｂに接続されて、ドレイン
が節点Ｃに接続される第３のＰＭＯＳトランジスタと、 ドレインが前記節点Ｃに接続され、ゲートに所定の基準
電圧が入力される第３のＮＭＯＳトランジスタと、 ドレインが前記第３のＮＭＯＳトランジスタのソースに
接続され、ゲートに高電位電源が接続されて、ソースが
接地される第４のＮＭＯＳトランジスタと、 ソースが高電位電源に接続され、ゲートに所定のモード
信号が入力される第４のＰＭＯＳトランジスタと、 ソースが前記第４のＰＭＯＳトランジスタのドレインに
接続され、ゲートが前記節点Ｂに接続されて、ドレイン
が前記節点Ｃに接続される第５のＰＭＯＳトランジスタ
と、 ドレインが前記節点Ｃに接続され、ゲートに所定の基準
電圧が入力される第５のＮＭＯＳトランジスタと、 ドレインが前記第５のＮＭＯＳトランジスタのソースに
接続され、ゲートに前記モード信号の反転信号が入力さ
れて、ソースが接地される第６のＮＭＯＳトランジスタ
と、 入力側が前記節点Ｃに接続され、出力側が信号出力端に
接続される第２のインバータと、 を、少なくとも出力段として備えることを特徴とするセ
ンスアンプ回路。 - 【請求項２】 ソースが高電位電源に接続され、ゲート
がドレインに連結されて節点Ｂに接続される第１のＰＭ
ＯＳトランジスタと、 ドレインが節点Ｂに接続され、ソースが節点Ａに接続さ
れる第１のＮＭＯＳトランジスタと、 入力側が節点Ａに接続され、出力側が前記第１のＮＭＯ
Ｓトランジスタのゲートに接続される第１のインバータ
と、 ドレインが前記節点Ａに接続され、ゲートに所定のワー
ド線信号が入力されるとともにソースが接地されて、所
定のメモリセルを形成する第２のＮＭＯＳトランジスタ
と、 を入力段において備え、 ソースが高電位電源に接続され、ゲートが接地される第
２のＰＭＯＳトランジスタと、 ソースが前記第２のＰＭＯＳトランジスタのドレインに
接続され、ゲートが前記節点Ｂに接続されて、ドレイン
が節点Ｃに接続される第３のＰＭＯＳトランジスタと、 ドレインが前記節点Ｃに接続され、ゲートに所定の基準
電圧が入力される第３のＮＭＯＳトランジスタと、 ドレインが前記第３のＮＭＯＳトランジスタのソースに
接続され、ゲートに高電位電源が接続されて、ソースが
接地される第４のＮＭＯＳトランジスタと、 ソースが高電位電源に接続され、ゲートにそれぞれ所定
の第１、第２、………、第ｎ（正整数）のモード信号が
入力される第４−１、第４−２、……、第４−ｎのＰＭ
ＯＳトランジスタと、 ソースがそれぞれ前記第４−１、第４−２、……、第４
−ｎのＰＭＯＳトランジスタのドレインに接続され、ゲ
ートが前記節点Ｂに接続されて、ドレインが共に節点Ｃ
に接続される第５−１、第５−２、……、第５−ｎのＰ
ＭＯＳトランジスタと、 ドレインがそれぞれ前記節点Ｃに共通接続され、ゲート
に所定の基準電圧が入力される第５−１、第５−２、…
…、第５−ｎのＮＭＯＳトランジスタと、 ドレインがそれぞれ前記第５−１、第５−２、……、第
５−ｎのＮＭＯＳトランジスタのソースに接続され、ゲ
ートにそれぞれ前記第１、第２、………、第ｎのモード
信号の反転信号が入力されて、ソースが共に接地される
第６−１、第６−２、……、第６−ｎのＮＭＯＳトラン
ジスタと、 入力側が前記節点Ｃに接続され、出力側が信号出力端に
接続される第２のインバータと、 を、少なくとも出力段として備えることを特徴とするセ
ンスアンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP112692A JP2833896B2 (ja) | 1992-01-08 | 1992-01-08 | センスアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP112692A JP2833896B2 (ja) | 1992-01-08 | 1992-01-08 | センスアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05182486A JPH05182486A (ja) | 1993-07-23 |
| JP2833896B2 true JP2833896B2 (ja) | 1998-12-09 |
Family
ID=11492756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP112692A Expired - Lifetime JP2833896B2 (ja) | 1992-01-08 | 1992-01-08 | センスアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833896B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5048535B2 (ja) * | 2008-01-29 | 2012-10-17 | ルネサスエレクトロニクス株式会社 | センスアンプ回路、及びそれを用いた半導体記憶装置 |
-
1992
- 1992-01-08 JP JP112692A patent/JP2833896B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05182486A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037807A (en) | Synchronous sense amplifier with temperature and voltage compensated translator | |
| JP3947308B2 (ja) | 半導体集積回路 | |
| JP2549743B2 (ja) | 出力回路 | |
| JPH10294663A (ja) | Ｍｏｓ論理回路及びこのｍｏｓ論理回路を備えた半導体装置 | |
| US5534800A (en) | Sense amplifier, SRAM, and microprocessor | |
| JPS63240126A (ja) | ＢｉＭＯＳ論理回路 | |
| US4636665A (en) | BIMOS memory sense amplifier | |
| JP2909382B2 (ja) | 集積回路 | |
| JPH0249519B2 (ja) | ||
| JP2833896B2 (ja) | センスアンプ回路 | |
| US5057713A (en) | Bipolar MOS logic circuit and semiconductor integrated circuit | |
| JP2799772B2 (ja) | 低スタンバイ電流中間直流電圧発生器 | |
| US5854567A (en) | Low loss integrated circuit with reduced clock swing | |
| JP3389291B2 (ja) | 高速電流感知増幅器 | |
| JP3120492B2 (ja) | 半導体集積回路 | |
| JP2003318727A (ja) | 半導体論理演算回路 | |
| JPH10255480A (ja) | センスアンプ | |
| JPH04212783A (ja) | メモリバスのプリチャージ回路 | |
| US5486780A (en) | Tri-stateable current mirror sense amplifier | |
| JPS60236322A (ja) | Ｍｏｓトランジスタ回路 | |
| JPH11284501A (ja) | 待機時電流減少回路 | |
| JPH0658615B2 (ja) | 基準電圧発生回路 | |
| KR100325429B1 (ko) | 구동력을높이기위한전압분배회로 | |
| JPH10229331A (ja) | 入力回路 | |
| JP3552931B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |