JP2830623B2

JP2830623B2 - 小型ハードディスクドライブ装置駆動制御ｉｃデバイス

Info

Publication number: JP2830623B2
Application number: JP4176356A
Authority: JP
Inventors: 雅之服部
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1991-07-15
Filing date: 1992-07-03
Publication date: 1998-12-02
Anticipated expiration: 2013-12-02
Also published as: JPH0614586A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は小型ハードディスクドラ
イブ装置駆動制御ＩＣデバイスに関し、特に小型ハード
ディスクドライブ装置のスピンドルモータ駆動用の電源
とモータ動作制御回路用の電源とを別々の端子から供給
する構成の小型ハードディスクドライブ装置駆動制御Ｉ
Ｃデバイスに関する。

【０００２】

【従来の技術】小型ハードディスクドライブ装置駆動制
御ＩＣデバイス（以下、ＨＤＤ駆動ＩＣという）には、
スピンドルモータ駆動用の電源（モータ電源）と、同モ
ータ制御のための制御駆動回路用の電源（制御回路電
源）とをＩＣチップ上の別々の接続端子から供給するの
が一般的である。これはスピドルモータへの大電流に起
因する制御回路の誤動作を防止するためである。

【０００３】モータ電源電圧は通常５Ｖまたは１２Ｖ
（稀には２４Ｖ）であるのに対して、制御回路電源は通
常５Ｖである。モータ電源電圧を制御回路電源電圧と等
しく５Ｖにした場合、十分な誤動作防止策をとった上
で、各部が正常かつ円滑に動作するように、５Ｖの共通
電源電圧が例えば４Ｖ以下に低下したときはモータおよ
び制御回路出力段への電源供給を遮断する遮断信号を発
生し、また、例えば２Ｖ以下に低下したときはモータに
ブレーキをかけるブレーキ信号を発生するなどの方策が
必要である。

【０００４】モータ電源電圧を１２Ｖ、制御回路電源を
５Ｖとした場合は、上記遮断信号およびブレーキ信号の
ほかに、モータ電源電圧の例えば１０Ｖ以下への低下に
応答してモータおよび制御回路出力段への電源供給をオ
フにする遮断信号を発生し、また、例えば３Ｖ以下への
低下に応答してモータへのブレーキ信号を発生する。上
述の５Ｖまたは１２Ｖの電源電圧に対応する上記遮断信
号およびブレーキ信号の論理和に応答してこれら制御回
路およびモータは動作する。

【０００５】モータ電源電圧および制御回路電源電圧を
上記共通電圧５Ｖに設定する場合は、モータ電源への接
続端子および制御回路電源への接続端子はＩＣチップ上
で共通接続されるので、電源電圧検出回路はこの共通接
続端子に接続した５Ｖ動作の回路で構成する。

【０００６】また、モータ電源電圧を１２Ｖ、制御回路
電源電圧を５Ｖにした場合は、モータ電源接続端子に接
続した１２Ｖ動作の回路および制御回路電源接続端子に
接続した５Ｖ動作の回路で電源電圧検出回路をそれぞれ
構成し、これら２つの電源電圧検出回路の出力信号の論
理和をとるＯＲ回路の出力を電源電圧検出出力とする。

【０００７】上述の５Ｖ動作の電源電圧検出回路は、制
御電源端子の電圧の４Ｖ以下への低下に応答してアクテ
ィブレベルとなる検出信号を出力し、１２Ｖ動作の電源
電圧検出回路は、モータ駆動電源端子の電圧の１０Ｖ以
下への低下に応答してアクティブレベルとなる検出信号
を出力する。

【０００８】これら５Ｖ動作および１２Ｖ動作の電源電
圧検出回路の混在するＨＤＤ駆動ＩＣを、制御回路電源
接続端子とモータ電源接続端子との共通接続により単一
の５Ｖ電源で使用しようとすると、１２Ｖ動作の回路か
らアクティブレベルの検出信号が常に出力されるので、
上述のＯＲ回路の出力は常にアクティブレベルとなり、
５Ｖ動作の回路の出力はＯＲ回路出力に反映されず誤動
作を招来する。このようなＨＤＤ駆動ＩＣを単一の５Ｖ
電源で使用するには、１２Ｖ動作の電圧検出回路の出力
配線を切断するなどの処置が必要となる。この処置が困
難な場合には５Ｖ動作の電源電圧検出回路のみを備えた
回路を準備する必要がある。従って５Ｖ単一電源用と５
Ｖおよび１２Ｖの２電源用の２種類の回路を準備しなけ
ればならず、設計の自由度がそれだけ低くなる。

【０００９】

【発明が解決しようとする課題】上述した従来の小型ハ
ードディスクドライブ装置駆動制御ＩＣデバイス（ＨＤ
Ｄ駆動ＩＣ）は、モータおよび制御回路を単一電源電圧
で駆動する場合には、５Ｖ動作の電源電圧検出回路を含
むＨＤＤ駆動ＩＣを使用するか５Ｖ動作および１２Ｖ動
作の電源電圧検出回路を含むＨＤＤ駆動ＩＣに所定の処
理を施して使用し、モータを１２Ｖ、制御回路を５Ｖの
２電源電圧で駆動する場合には、５Ｖ動作および１２Ｖ
動作の電源電圧検出回路を含むＨＤＤ駆動ＩＣを使用す
る必要があり、設計の自由度が低下するという問題点が
あった。

【００１０】したがって本発明の目的は、モータ電源お
よび制御回路電源が単一電圧である場合も二つの互いに
異なる電圧である場合も使用でき、設計の自由度を高め
た小型ハードディスクドライブ装置駆動制御ＩＣデバイ
スを提供することにある。

【００１１】

【課題を解決するための手段】本発明による小型ハード
ディスクドライブ装置駆動制御ＩＣデバイスは、スピン
ドルモータを駆動する電源に接続された第１の端子の電
圧に応答してそのモータの動作制御用の第１の検出信号
を発生する第１の電圧検出回路と、上記モータを制御す
る制御回路を駆動する電源に接続された第２の端子の電
圧に応答して上記モータの動作制御用の第２の検出信号
を発生する第２の電圧検出回路と、上記第１の端子の電
圧が制御回路駆動電源の所定の電圧範囲の上限よりも高
い所定の値を超えてからその所定の電圧範囲の下限より
も低い所定の値に達するまでの期間にわたり上記第１の
検出信号を出力論理和回路の一方の入力端子に伝達し
（以下、有効とし）この有効の第１の検出信号と上記第
２の検出信号との論理和の信号を上記出力論理和回路か
ら制御回路に供給する制御信号発生手段とを備える。

【００１２】このＩＣデバイスは、上記第１および第２
の端子に制御回路駆動電源相当の単一の電圧の電源を接
続する単一電圧モードのときには、上記第１の電圧検出
回路の出力信号（第１の検出信号）を無効（上記出力論
理和回路の入力端子をインアクティブレベル）にして上
記第２の電圧検出回路の出力信号（第２の検出信号）の
みでモータを駆動制御し、上記２つの端子に互いに異な
る２つの電圧の電源を接続する二電圧モードのときに
は、上述した所定の電圧範囲にわたって第１の電圧検出
回路の出力信号も有効となって第２の電圧検出回路の出
力信号と共にモータを駆動制御する。すなわち、このＩ
Ｃは、単一電圧モードと二電圧モードとの両方にそのま
ま使える。

【００１３】

【実施例】次に本発明の実施例について図面を参照して
説明する。

【００１４】図１は本発明の一実施例を示すブロック図
である。

【００１５】図１を参照するとこの実施例のＨＤＤ駆動
ＩＣ１００は、モータ駆動電源接続端子ＴＭｍに接続さ
れたモータ電源の電圧Ｖｍが第１の基準電圧Ｖ１（例え
ば定常時の電圧が１２Ｖの場合、約１０Ｖ）よりも低い
ときにアクティブレベルとなる第１の検出信号ＶＤ１を
発生する第１のモータ駆動電源電圧検出回路１ａと、制
御回路電源接続端子ＴＭｄの電圧Ｖｄが所定の変動範囲
下限よりも低く設定した第２の基準電圧Ｖ２（例えば４
Ｖ）よりも低いときにアクティブレベルとなる第２の検
出信号ＶＤ２を発生する制御回路電源電圧検出回路２
と、上記電圧Ｖｍが制御回路電源の所定変動範囲の上限
と上述の第１の電圧Ｖ１との間に設定した第３の基準電
圧Ｖ３（例えば約８Ｖ）よりも低いときにアクティブレ
ベルとなる第３の検出信号ＶＤ３を発生する第２のモー
タ駆動電源電圧検出回路１ｂと、同じ電圧Ｖｍが上述の
制御回路電源電圧Ｖｄの所定変動範囲の下限よりも低く
設定した第４の基準電圧Ｖ４（例えば３Ｖ）よりも低い
ときにアクティブレベルとなる第４の検出信号ＶＤ４を
生ずる第３のモータ駆動電源電圧検出回路１ｃと、これ
ら検出信号ＶＤ１、ＶＤ２、ＶＤ３およびＶＤ４の供給
を受ける論理回路３と、この回路３の出力と上記電圧Ｖ
ｄとを受ける制御回路１０と、この回路１０の出力と上
記電圧Ｖｍとを受けてモータ２００に駆動電圧を供給す
るモータ駆動回路２０とを備える。

【００１６】論理回路３は、上記第１の検出信号ＶＤ１
を第１のインバータＩＶ１を経て入力端子の片方に受け
るとともに上記第４の検出信号ＶＤ４を入力端子の他の
片方に受けるＮＯＲゲートＧ１と、このゲートＧ１の出
力をインバータＩＶ３を経てクロック入力端子Ｃに受け
上記第３の検出信号ＶＤ３をインバータＩＶ２を経てデ
ータ入力端子Ｄに受け上記第４の検出信号ＶＤ４をイン
バータＩＶ４、ＩＶ５、およびＩＶ６を経てリセット入
力端子Ｒにそれぞれ受けるフリップフロップ回路ＦＦ１
と、このＦＦ１の出力端子Ｑからの出力を入力端子の一
方に受け上記第３の検出信号ＶＤ３をインバータＩＶ２
を経て入力端子の他方に受ける第１のＯＲゲートＧ２
と、このゲートＧ２の出力と上記第１の検出信号ＶＤ１
とを入力端子に受けるＡＮＤゲートＧ３と、このゲート
Ｇ３の出力と上記検出信号ＶＤ２とを受ける第２のＯＲ
ゲートＧ４とを備える。この構成により、論理回路３
は、第１、第３および第４の検出信号ＶＤ１、ＶＤ３お
よびＶＤ４に応答して、電圧Ｖｍが第３の基準電圧Ｖ３
よりも高くなってから第４の基準電圧Ｖ４に低下するま
での期間にわたり、第１の検出信号ＶＤ１をゲートＧ３
の出力端子に伝達し（第１の検出信号ＶＤ１を有効に
し）、この検出信号ＶＤ１と上記第２の検出信号ＶＤ２
との論理和をとるゲートＧ４を経て制御回路１０に制御
信号を供給する。

【００１７】制御回路１０は、上述の論理ゲートＧ４か
らの制御信号のほか、他の回路からの制御信号（モータ
の動作モード切換信号、励磁相切換信号、モータ電流切
換信号等）を受け、モータ２００の回転／停止の動作、
回転位置の制御等のための負荷動作制御信号を出力し、
モータ駆動回路２０によってモータ２００を制御する。

【００１８】図２を参照すると、第１の検出回路１ａ
は、端子ＴＭｍと接地電位点との間に直列接続された抵
抗Ｒ１およびＲ２と、これら抵抗Ｒ１およびＲ２の接続
点に負入力端（−）を接続し電圧Ｖｒ１の基準電圧源に
正入力端（＋）を接続したコンパレータＣＭＰ１とを備
える。ここで、Ｖｒ１＝２．４Ｖ、Ｒ１＝１３５ｋΩ、
Ｒ２＝４５ｋΩとすると、電圧Ｖ１は９．６Ｖとなり、
第１の検出信号ＶＤ１は９．６Ｖより低いとき高レベル
（アクティブレベル）、高いとき低レベルとなる。この
第１の検出信号ＶＤ１は、定常時１２Ｖのモータ駆動電
源電圧が９．６Ｖよりも低く異常状態にあることを示
す。

【００１９】図３を参照すると、第２の検出回路１ｂ
は、端子ＴＭｍと接地電位点との間に直列接続された抵
抗Ｒ３，Ｒ４およびＲ５と、抵抗Ｒ４およびＲ５の接続
点に正入力端（＋）を接続し上記電圧Ｖｄの端子ＴＭｄ
に負入力端（−）を接続したコンパレータＣＭＰ２と、
このコンパレータＣＭＰ２の出力信号を上記電圧Ｖｍの
レベルからＶｄのレベルにレベルシフトしかつ極性反転
するレベルシフタ１１ａとを備える。同様に、第３の検
出回路１ｃは、第２の検出回路１ｂと共通に用いられる
抵抗Ｒ３，Ｒ４およびＲ５の直列回路と、抵抗Ｒ３およ
びＲ４の接続点に正入力端を接続し電圧Ｖｒ２の基準電
圧源に負入力端を接続したコンパレータＣＭＰ３と、こ
のコンパレータＣＭＰ３の出力をＶｍのレベルから電圧
Ｖｄのレベルにレベルシフトしかつ極性反転するレベル
シフタ１１ｂとを備える。

【００２０】ここで、Ｖｄ＝５．０Ｖ、Ｖｒ２＝２．４
Ｖ、Ｒ３＝Ｒ４＝４０ｋΩ、Ｒ５＝１２０ｋΩとする
と、第３の電圧Ｖ３は８．３Ｖ、第４の電圧Ｖ４は３．
０Ｖとなる。その結果、第３の検出信号ＶＤ３は電圧Ｖ
ｍが８．３Ｖよりも低いとき高レベル（アクティブレベ
ル）、高いとき低レベルとなり、第４の検出信号ＶＤ４
は、端子ＴＭｍの電圧Ｖｍが３．０Ｖよりも低いとき高
レベル（アクティブレベル）、高いとき低レベルとな
る。第３検出信号ＶＤ３は、電圧Ｖｍが上昇時に８．３
Ｖを超えた範囲で第１の検出信号ＶＤ１を有効にするた
めの信号であり、第４の検出信号ＶＤ４は、電圧Ｖｍの
下降時に３．０Ｖに達するまで第１の検出信号ＶＤ１を
有効にし３．０Ｖよりも低くなったときモータにブレー
キをかけるための信号である。

【００２１】図４を参照すると、制御回路電源電圧検出
回路では、制御回路電源接続端子ＴＭｄに一方の端子を
それぞれ接続した抵抗Ｒ６およびＲ７と、ベース・コレ
クタ共通接続で直列接続され抵抗Ｒ６の他方の端子と接
地電位点との間に挿入されたトランジスタＱ１，Ｑ２お
よびＱ３と、同様にベース・コレクタ共通接続で抵抗Ｒ
８とともに直列接続され抵抗Ｒ７の他方の端子と接地電
位点との間に挿入されたトランジスタＱ４，Ｑ５および
Ｑ６と、トランジスタＱ３およびＱ６のベース・エミッ
タ間にそれぞれ接続された抵抗Ｒ９およびＲ１０と、抵
抗Ｒ６と上記トランジスタＱ１との接続点および抵抗Ｒ
７と抵抗Ｒ８との接続点に正入力端（＋）および負入力
端（−）をそれぞれ接続して出力端から上記検出信号Ｖ
Ｄ２を出力するコンパレータＣＭＰ４とを備える。この
構成から明らかなとおり、この電圧検出回路２はバンド
ギャップ型基準電圧発生回路から成り温度変化に対して
安定した電圧検出が可能である。この回路２の出力であ
る電圧検出信号ＶＤ２のレベル変化点（すなわち、上記
第２の基準電圧Ｖ２）はトランジスタＱ１〜Ｑ６のベー
ス・エミッタ間電圧、抵抗Ｒ６およびＲ７の比、および
抵抗Ｒ７およびＲ８の比により定まり、その値は４Ｖと
なる。すなわち、この検出出力ＶＤ２は電圧Ｖｄが４Ｖ
より低いとき高レベル（アクティブレベル）となり、定
常時５Ｖの制御用電源の電圧が所定範囲から逸脱して４
Ｖ以下に異常低下したことを示す。

【００２２】次に、図５を参照してこの実施例の動作に
ついて述べる。図５には、モータ駆動電源接続端子ＴＭ
ｍにモータ電源が接続され、その電圧Ｖｍが０Ｖから１
２Ｖまで上昇し、以後１２Ｖから０Ｖへと下降するとき
の各部の信号波形が示されている。

【００２３】電圧Ｖｍが０Ｖから上昇し始めて３Ｖに至
るまでの期間、第１，第３および第４の検出信号ＶＤ
１，ＶＤ３およびＶＤ４は高レベルとなっている（第２
の電圧検出信号ＶＤ２も同様に高レベルとなっている
が、図５には示されていない）。

【００２４】電圧Ｖｍが３Ｖになると、まず第４の検出
信号ＶＤ４が低レベルへと変化し、その結果インバータ
ＩＶ４，ＩＶ５およびＩＶ６を通してフリップフロップ
回路ＦＦ１がリセットされる。このときフリップフロッ
プ回路ＦＦ１は初期状態を維持しているのでその出力は
低レベルのままである。

【００２５】電圧Ｖｍが８．３Ｖまで上昇すると、第３
の検出信号ＶＤ３が低レベルへと変化する。その結果、
インバータＩＶ２の出力信号が高レベルとなり、この高
レベル信号がＯＲゲートＧ２を通してＡＮＤゲートＧ３
の一方の入力端に伝達され、第１の検出信号ＶＤ１が有
効となってその高レベルがＡＮＤゲートＧ３およびＯＲ
ゲートＧ４を通過して制御回路１０に伝達される。この
高レベルはモータ電源がまだ異常電圧範囲内にあること
を示す。また、インバータＩＶ２の高レベル出力はフリ
ップフロップ回路ＦＦ１のデータ入力端子Ｄにも供給さ
れる。

【００２６】電圧Ｖｍが更に上昇し９．６Ｖになると、
第１の検出信号ＶＤ１は低レベルへと変化する。その結
果、制御回路１０への信号も低レベルへと変化し、モー
タ電源が異常電圧範囲から脱出したことを示す。一方、
第１の検出信号ＶＤ１の低レベルはインバータＩＶ１に
より高レベルとなり、ＮＯＲゲートＧ１およびインバー
タＩＶ３を通過してフリップフロップ回路ＦＦ１のクロ
ック入力端子Ｃを高レベルにする。これに応答してフリ
ップフロップ回路ＦＦ１はデータ入力端子Ｄに伝達され
ている高レベルをラッチしその出力端子Ｑを高レベルに
する。

【００２７】電圧Ｖｍが更に上昇して１２Ｖに到達し、
次に下降し始め再び９．６Ｖに達するまで、この状態は
変化しない。

【００２８】電圧Ｖｍが９．６Ｖに達すると、第１の検
出信号ＶＤ１は高レベルとなる。これに伴って制御回路
１０への信号も高レベルとなり、モータ電源が９．５Ｖ
以下の異常電圧になったことを示す。またフリップフロ
ップ回路ＦＦ１のクロック入力端子Ｃのレベルも変化す
るがその保持データのレベルは変化せず、その出力端子
Ｑの出力は高レベルを維持する。

【００２９】電圧Ｖｍが更に下降して８．３Ｖに達する
と、第３の検出信号ＶＤ３が高レベルになる。このとき
フリップフロップ回路ＦＦ１のデータ入力端子Ｄは低レ
ベルになるが、クロック入力端子Ｃは低レベルのままで
あるのでその出力端子Ｑは高レベルを維持する。この結
果、ＡＮＤゲートＧ３の一方の入力端は高レベルに保た
れ、第１の検出信号ＶＤ１が有効の状態が継続される。
この状態は電圧Ｖｍが３Ｖに下降するまで続く。

【００３０】電圧Ｖｍが３Ｖに達すると第４の検出信号
ＶＤ４が高レベルとなる。この結果、フリップフロップ
回路ＦＦ１のクロック入力端子Ｃが高レベルに変化し、
これに応答してデータ入力端子Ｄの低レベルがラッチさ
れ、その出力端子Ｑは低レベルに変化する。このとき第
３の検出信号ＶＤ３は高レベル、インバータＩＶ２の出
力は低レベルとなっているので、ＯＲゲートＧ２の入力
は共に低レベル、従ってその出力、すなわちＡＮＤゲー
トＧ３の一方の入力は低レベルとなり、第１の検出信号
ＶＤ１は無効（ＡＮＤゲートＧ３の出力はＶＤ１のレベ
ルとは無関係に低レベル）となって制御回路１０への伝
達を停止する。

【００３１】上述のとおり、第１の検出信号ＶＤ１は、
電圧Ｖｍが８．３Ｖ以上に上昇してから３Ｖに下降する
まで有効となっている。このように第１の検出信号ＶＤ
１を３Ｖまで有効としておく理由は、電圧Ｖｍが３Ｖ以
下になったときのモータに対する次の動作、例えばブレ
ーキ動作のための準備を制御回路１０にさせるためであ
る。

【００３２】こうして、制御回路電源（通常その電圧は
５Ｖ）とは異なる定常時１２Ｖのモータ電源が端子ＴＭ
ｍに接続されたときの電圧Ｖｍを正確かつ確実に検出
し、モータを円滑に制御できる。

【００３３】上記第１の検出回路１ａ（１２Ｖ動作）の
第１の検出信号ＶＤ１が上述のように有効，無効の制御
を受けるのに対し、制御回路電源電圧検出回路２（５Ｖ
動作）の出力の第２の検出信号ＶＤ２は有効，無効の制
御を受けることなくそのままＯＲゲートＧ４を通って制
御回路１０に供給される。

【００３４】次に、端子ＴＭｄおよびＴＭｍを単一の５
Ｖ電源に接続した場合について述べる。

【００３５】端子ＴＭｍの電圧Ｖｍが上昇し始め、３Ｖ
に達すると、第３の検出回路１ｃからの第４の検出信号
ＶＤ４が高レベルから低レベルへと変化する。この結
果、フリップフロップ回路ＦＦ１はリセットされ、その
出力端子Ｑは低レベルの状態を保持する。

【００３６】このとき、第２の検出回路１ｂからの第３
の検出信号ＶＤ３は高レベル状態にあるので、インバー
タＩＶ２の出力は低レベルとなり、この低レベルとフリ
ップフロップ回路ＦＦ１の出力端子Ｑの低レベルの信号
を入力するＯＲゲートＧ２の出力は低レベルとなる。こ
の結果、ＡＮＤゲートＧ３により第１の検出回路１ａ
（１２Ｖ動作）の出力の第１の検出信号ＶＤ１は無効と
なる。

【００３７】電圧Ｖｍが更に上昇して最高電位の５Ｖに
達しても、検出回路１ａ，１ｂおよび１ｃの状態は変化
しないので、第１の検出信号ＶＤ１は無効のままとな
る。

【００３８】電圧Ｖｍが５Ｖから下降し始め、３Ｖに達
すると、第３の検出回路１ｃからの第４の検出信号ＶＤ
４は高レベルへと変化するが、フリップフロップ回路Ｆ
Ｆ１の状態は変化せず、その出力端子Ｑは低レベルのま
まである。またその他の部分も変化しないので、第１の
検出信号ＶＤ１は無効のままとなる。この状態は電圧Ｖ
ｍがＯＶになるまで続く。

【００３９】すなわち、第１の検出回路１ａ（１２Ｖ動
作）の出力信号は５Ｖ電源の電圧変化に対して常に無効
の状態となっている。

【００４０】従って、検出回路２（５Ｖ動作）の出力Ｃ
ＶＤ２がＯＲゲートＧ４を通ってそのまま制御回路１０
に供給され、この出力によってモータが駆動，制御され
る。

【００４１】従来のこの種のＨＤＤ駆動ＩＣは、端子Ｔ
ＭｄおよびＴＭｍに電圧の異なる（例えば５Ｖと１２
Ｖ）別々の電源をそれぞれ接続して使用する場合、検出
回路２相当の５Ｖ動作の電源電圧検出回路と、検出回路
１ａ相当の１２Ｖ動作の電源電圧検出回路と、これら電
源電圧検出回路の出力の論理和を出力するＯＲゲートと
を備える回路となる。この回路において、端子ＴＭｍお
よびＴＭｄに単一の５Ｖ電源を接続すると、１２Ｖ動作
の電圧検出回路の出力信号は５Ｖ動作の通常の動作電圧
範囲で常に高レベルとなるので、５Ｖ動作の電圧検出回
路の出力信号は出力信号に反映されない。この問題を解
消するには、配線の切断等の処理が必要であった。また
そのような処理が困難な場合は二電圧動作のＩＣと単一
電圧動作のＩＣとを別々に設計製造する必要があった。
これに対し本発明では、第２および第３の電圧検出回路
１ｂおよび１ｃと論理回路３とを含むモータ制御信号発
生手段を設けたので、単一電圧動作にも二電圧動作にも
対応できる。それだけ設計の自由度が向上する。

【００４２】上記実施例は、制御回路電源の電圧を５
Ｖ、モータ駆動電源の電圧を５Ｖおよび１２Ｖとした場
合について説明したが、これら電圧を他の任意の値に選
べることは明らかであろう。例えば、モータ駆動電源電
圧が２４Ｖのシステムが多い場合には、第１の電圧検出
回路の第１の基準電圧を２０Ｖ、第２の電圧検出回路の
第２の基準電圧を１７Ｖにすればよい。

【００４３】

【発明の効果】以上説明したように本発明は、制御回路
駆動電源接続端子（制御回路電源端子）の電圧に応答し
て小型ハードディスクドライブ装置（ＨＤＤ）のスピン
ドルモータの動作を制御する信号を発生する制御回路電
源電圧検出回路と、前記モータの駆動電源への接続端子
（モータ駆動電源端子）の電圧に応答してそのモータの
動作を制御する信号を発生するモータ駆動電源電圧検出
回路とを含み、モータ駆動電源端子の電圧が制御回路電
源の所定電圧範囲の上限よりも高い所定の電圧よりも高
くなり上記所定電圧範囲の下限より低い所定の電圧に低
下するまでの期間にわたり上述のモータ駆動電源電圧検
出回路の出力信号を有効にする論理回路を併せ備える構
成としたので、制御回路電源端子およびモータ駆動電源
端子に制御回路駆動電源相当の単一の電圧の電源を接続
する単一電圧モードと、これら電源端子に互いに異なる
２つの電圧の電源をそれぞれ接続する二電圧モードとの
両方にそのまま使えるので、設計の自由度が改善できる
という効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１に示された実施例の第１のモータ駆動電源
電圧検出回路の回路図である。

【図３】図１に示された実施例の第２および第３のモー
タ駆動電源電圧検出回路の回路図である。

【図４】図１に示された実施例の制御回路電源電圧検出
回路の回路図である。

【図５】図１に示された実施例の動作を説明するための
各部の信号波形図である。

【符号の説明】

１ａ〜１ｃモータ駆動電源電圧検出回路２制御回路電源電圧検出回路３論理回路１０制御回路２０モータ駆動回路１００ＨＤＤ駆動ＩＣ２００モータ

Claims

(57)【特許請求の範囲】

【請求項１】小型ハードディスクドライブ装置のスピ
ンドルモータを駆動する電源に接続された第１の端子の
電圧に応答してそのモータの動作制御用の第１の検出信
号を発生する第１の電圧検出回路と、前記モータを制御
する制御回路を駆動する電源に接続された第２の端子の
電圧に応答して前記モータの動作制御用の第２の検出信
号を発生する第２の電圧検出回路と、前記第１の端子の
電圧が制御回路駆動電源の所定の電圧範囲の上限よりも
高い所定の値を超えてからその所定の電圧範囲の下限よ
りも低い所定の値に達するまでの期間にわたり前記第１
の検出信号を有効としこの有効の第１の検出信号と前記
第２の検出信号との論理和を前記制御回路に供給する制
御信号発生手段とを含む小型ハードディスクドライブ装
置駆動制御ＩＣデバイス。
【請求項２】前記第１の端子の電圧が所定のレベルの
第１の基準電圧よりも低いときにアクティブレベルとな
る前記第１の検出信号を発生する回路で前記第１の電圧
検出回路を構成することと、前記第２の端子の電圧が前
記制御回路駆動電源の所定の電圧範囲の下限よりも低い
第２の基準電圧よりも低いときにアクティブレベルとな
る前記第２の検出信号を発生する回路で前記第２の電圧
検出回路を構成することと、前記制御信号発生手段が前
記第１の端子の電圧が前記制御回路駆動電源の所定の電
圧範囲の上限と前記第１の基準電圧との間の第３の基準
電圧よりも低いときにアクティブレベルとなる第３の検
出信号を発生する手段と、前記第１の端子の電圧が前記
制御用回路駆動電源の所定の電圧範囲の下限と前記第２
の基準電圧との間の第４の基準電圧よりも低いときにア
クティブレベルとなる第４の検出信号を発生する手段
と、前記第１，第３および第４の検出信号に応答して前
記第１の端子の電圧が前記第３の基準電圧を超えてから
前記第４の基準電圧に低下するまでの期間にわたり前記
第１の検出信号を有効にしこの有効の第１の検出信号と
前記第２の検出信号との論理和を前記制御回路に供給す
る論理回路とを備えたこととを特徴とする請求項１記載
の小型ハードディスクドライブ装置駆動制御ＩＣデバイ
ス。
【請求項３】前記第１の端子の通常時の電圧を１２
Ｖ、前記第１の基準電圧を約１０Ｖ、前記制御回路電源
の前記所定の電圧範囲の中心値を５Ｖ、前記第２の基準
電圧を約４Ｖ、前記第３の基準電圧を約８Ｖ、前記第４
の基準電圧を約３Ｖにそれぞれ設定した請求項２記載の
小型ハードディスクドライブ装置駆動制御ＩＣデバイ
ス。
【請求項４】前記第１の端子の定常時の電圧を２４
Ｖ、前記第１の基準電圧を約２０Ｖ、前記第３の基準電
圧を約１７Ｖにそれぞれ設定した請求項２記載の小型ハ
ードディスクドライブ装置駆動制御ＩＣデバイス。
【請求項５】前記論理回路が、前記第１の検出信号を
レベル反転する第１のインバータ回路と、前記第３の検
出信号をレベル反転する第２のインバータ回路と、前記
第４の検出信号をレベル反転するように互いに縦続接続
された複数個の第３のインバータ回路と、前記第４の検
出信号と前記第１のインバータの出力信号とを一対の入
力端子に受けるＮＯＲゲートと、このＮＯＲゲートの出
力信号をレベル反転する第４のインバータ回路と、デー
タ入力端子に前記第２のインバータの出力信号の供給、
クロック入力端子に前記第４のインバータの出力信号の
供給、リセット入力端子に前記第３のインバータ回路の
出力信号の供給をそれぞれ受けるフリップフロップ回路
と、このフリップフロップ回路の出力信号と前記第２の
インバータ回路の出力信号とを入力する一対の入力端子
に受ける第１のＯＲゲート回路と、この第１のＯＲゲー
ト回路の出力信号と前記第１の検出信号との供給を受け
るＡＮＤゲートと、このＡＮＤゲートの出力信号と前記
第２の検出信号の供給を受ける第２のＯＲゲートとを含
むことを特徴とする請求項２記載の小型ハードディスク
ドライブ装置駆動制御ＩＣデバイス。