JP2880745B2

JP2880745B2 - 電源装置

Info

Publication number: JP2880745B2
Application number: JP5085990A
Authority: JP
Inventors: 浩司鈴木
Original assignee: Asahi Kogaku Kogyo Co Ltd
Current assignee: Pentax Corp
Priority date: 1990-03-02
Filing date: 1990-03-02
Publication date: 1999-04-12
Anticipated expiration: 2014-04-12
Also published as: JPH03252639A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、交換レンズ内に設けられたマイクロコンピ
ュータ等の電子回路に電源を供給する装置に関する。

〔従来の技術〕

従来、自動焦点機構およびマイクロコンピュータ等の
電子回路を有する交換レンズと、このような構成を有し
ない交換レンズがある。交換レンズは、自動焦点機構お
よび電子回路の有無にかかわらず、自動焦点調節機能を
備えたカメラボディに取付け可能であるだけでなく、自
動焦点調節機能を有しないカメラボディにも取付け可能
であり、互換性を有している。そして電子回路を備えた
交換レンズは、カメラボディとの接続部分であるマウン
ト面において、マウントピンを介して、カメラボディ内
のマイクロコンピュータ等の電子回路と電気的に接続さ
れ、このマウントピンを介して電源を供給される。

〔発明が解決しようとする課題〕

自動焦点機構を有する交換レンズにおいて、消費電流
は、カメラボディ内のマイクロコンピュータとのデータ
通信のみを行う時には小さいが、焦点レンズの合焦動作
のためにモータを駆動する時には大きい。ところが、マ
イクロコンピュータポートの電源供給能力には一定の制
限があるため、モータの駆動時、消費電流の増加に伴っ
て電圧が低下し、これにより交換レンズ内の電子回路の
作動が不確実になるおそれが生じる。このような不具合
を除去するために、電源供給専用のマウントピンを設け
ることも可能であるが、このような構成は、全ての交換
レンズおよびカメラボディに関して採用できるわけでは
なく、交換レンズとカメラボディの互換性がなくなると
いう問題が生じる。

本発明は、マウントピンを増設することなく、交換レ
ンズ内の電子回路に常に十分な電源を供給することので
きる電源装置を提供することを目的とする。

〔問題を解決するための手段〕

本発明に係る電源装置は、交換レンズの消費電流の大
きさを判定する手段と、交換レンズ内の電子回路に、オ
ペアンプを含む帰還回路を介して電圧および電流を供給
する電源供給手段と、消費電流が所定値を越えた時、電
源供給手段とともに、交換レンズ内の電子回路に電流を
供給する電流供給手段とを備えたことを特徴としてい
る。

〔実施例〕

以下図示実施例により本発明を説明する。

第２図は本発明の一実施例を適用したカメラの制御回
路を示す。この制御回路は、カメラ全体の制御を行う主
制御回路10と、インターフェイス回路11と、焦点レンズ
の位置および絞り等の制御を行うレンズ制御回路12とを
備え、インターフェイス回路11を介して、主制御回路10
とレンズ制御回路12との間のデータの授受および制御が
行われる。これらの回路のうちレンズ制御回路12のみが
レンズに設けられ、他の回路10、11はカメラ本体内に設
けられる。

主制御回路10は種々のシーケンス制御、自動焦点制御
および露出演算等を行う。制御回路10は、端子W1および
W2を介して測光スイッチSWSおよびレリーズスイッチSWR
にそれぞれ接続され、端子W3を介してDC/DCコンバータ1
3に接続される。DC/DCコンバータ13は、バッテリ14とイ
ンターフェイス回路11の端子VDD0とに接続され、主制御
回路10の制御によって端子VDD0に5Vの電圧を印加する。
レギュレータ15は、バッテリ14と、スーパーキャパシタ
16と、インターフェイス回路11の端子VDD1とに接続さ
れ、端子VDD1に常時4Vの電圧を印加する。なお、レギュ
レータ15の出力電圧（4V）は、主制御回路10の端子VDD1
にも印加される。

主制御回路10の端子CLK、▲▼、SO、SIおよび
▲▼/DATAは、それぞれインターフェイス回路11
の端子CLK、▲▼、SI、SOおよび▲▼/DATA
に接続され、これらの端子を介してインターフェイス回
路11との間でシリアル通信を行う。インターフェイス回
路11の端子P3〜P9は、マウントピンCONT、Fmin3、Fmin
2、Fmin1、A/M、Fmax1、Fmax2に連結される。インター
フェイス回路11とレンズ制御回路12との間のシリアル通
信は、マウントピンFmin3、Fmin2、Fmin1を介して行わ
れる。レンズ制御回路12には、後述するように、マウン
トピンCONTを介して電力が供給される。なおマウントピ
ンA/Mは、絞りがオートあるいはマニュアルであること
を示す信号を伝達するためのものである。

スイッチ回路17は、自動焦点レンズの駆動用モータを
回転駆動させる時、レンズ制御回路12に電力を供給する
ためのものであり、バッテリ14に接続され、インターフ
ェイス回路11の端子P1から出力される信号に基づいて、
カメラボディのマウントピンVbatを介してモータに電力
を供給する。

なお主制御回路10およびインターフェイス回路11の各
端子GNDは、バッテリ14の負極およびマウントピンDGN
D、PGNDに接続される。

第３図はレンズ制御回路12の構成を示す。レンズ制御
回路12は、レンズROM21とレンズCPU22とを有し、レンズ
CPU22には、自動焦点調節（AF）モータ駆動回路23と、
パワーズーム（PZ）モータ駆動回路24と、自動露出制御
（AE）モータ駆動回路25とが接続される。AFモータ駆動
回路23、PZモータ駆動回路24、AEモータ駆動回路25は、
それぞれ端子Vbatを介して電力を供給され、AFモータ2
6、PZモータ27、AEモータ28を回転駆動する。これらの
モータの回転角位置は、それぞれAFパルサー31、PZパル
サー32、AEパルサー33により検出され、レンズCPU22に
フィードバックされる。

レンズROM21の各端子Vc、RESET、SCK、SOは、それぞ
れ端子CONT、Fmin3、Fmin1、Fmin2とレンズCPU22の各端
子Vdd、Int、SCK、SI/SOに接続される。端子DGNDとレン
ズROM21およびレンズCPU22の各端子GNDとを接続するラ
イン34は、情報設定部35、36を介して端子Fmax1、Fmax2
に接続され、またスイッチ37を介して端子A/Mに接続さ
れる。またライン34は、端子RESET、SCK、SOと端子Fmin
3、Fmin1、Fmin2を接続する各ラインに、マウントピン
情報入力のためのトランジスタ41、42、43を介してそれ
ぞれ接続される。

端子Fmin3における信号が「０」の時、レンズROM21の
内容がカメラ側の主制御回路10に読み込まれ、また端子
Fmin3における信号が「１」の時、レンズCPU22の端子In
tに割り込みがかかってレンズとカメラボディ間のシリ
アル通信が可能となる。

第１図は、レンズ制御回路12に電力を供給する電源回
路を示す。この電源回路は第２図に示すインターフェイ
ス回路11内に設けられ、端子（マウントピン）CONTを介
してレンズ制御回路12に接続される。

電源端子VDD1はＰチャンネルMOS（PchMOS）51のソー
スに接続され、PchMOS51は抵抗52を介して端子CONTに接
続される。PchMOS51のゲートはNANDゲート53の出力端子
に接続され、NANDゲート53の出力信号が「０」の時、Pc
hMOS51がオン状態となり、端子VDD1に供給される電流が
PchMOS51および抵抗52を介して端子CONTに流れる。

電源端子VDD1はオペアンプ54の反転入力端子にも接続
され、オペアンプ54の出力端子は、PchMOS55、56および
抵抗57を介して、その非反転入力端子に接続される。Pc
hMOS55は電源端子VDD0に接続される。すなわちオペアン
プ54、PchMOS55、56および抵抗57により全体としてバッ
ファ回路が構成される。オペアンプ54の電源端子は電源
端子VDD0に接続され、オペアンプ54の制御端子はレベル
シフタ58を介してNAND回路53の出力端子に接続される。
オペアンプ54は、レベルシフタ58から「０」信号を入力
された時、作動可能となり、出力電圧を帰還させて端子
CONTに4Vの電圧を出力する。このレベルシフタ58は電源
端子VDD0から端子CONTへの不意の電力供給を防止するた
めに設けられる。電源端子VDD0から供給される電流は、
PchMOS55、56および抵抗57を通って端子CONTへ流れる。
なお、端子CONTの上流側は分岐し、定電流源59を介して
接地側へ接続される。

PchMOS55、56は直列に設けられ、これらのPchMOS55、
56のソースおよびサブストレートが相互に接続される。
PchMOS55のドレインは電源端子VDD0に接続され、PchMOS
56のドレインは抵抗57に接続される。また各PchMOS55、
56のゲートはオペアンプ54の出力端子54に接続される。
したがってオペアンプ54の出力電圧が「Ｌ」レベルの
時、各PchMOS55、56はオン状態となり、電流が端子CONT
側へ供給される。

この電流が端子CONT側から電源端子VDD0側へ逆流する
のを防止するため、２つのPchMOS61、62が設けられる。
これらのPchMOS61、62は直列に設けられ、これらのソー
スおよびサブストレートどうしが相互に接続される。Pc
hMOS61のドレインはPchMOS55のゲートとオペアンプ54の
出力端子とに接続され、PchMOS62のドレインはPchMOS56
のドレインと抵抗51とに接続される。またPchMOS61、62
のゲートは電源端子VDD0に接続される。このPchMOS61、
62による逆流防止作用については後述する。

NANDゲート53の入力端子には、NANDゲート63の出力信
号と主制御回路10（第２図）を介して得られる制御信号
L1とが入力される。NANDゲート63はインバータ64を介し
て端子CONTに接続され、NANDゲート63の入力端子には、
インバータ64の出力信号と主制御回路10を介して得られ
る制御信号L2とが入力される。

電力供給の要否はレンズの種類によって異なる。本実
施例においては、第４図に示すようなプログラムを実行
することによってレンズの種類を判別し、電力の供給を
制御している。このプログラムは主制御回路10において
実行される。

第４図において、ステップ91ではマウントピン（A/
M、Fmin、CONT等）を介してレンズの情報が入力され
る。ステップ92では端子CONTから得られた情報、すなわ
ち端子CONTの電圧レベルが「１」であるか「０」である
かが判別される。この電圧レベルが「１」である場合、
レンズは端子CONTに接続されるべき電力供給経路を有さ
ず、電力供給の必要はない。すなわちこの場合、レンズ
は第３図に示すような回路を有するものではなく、AFレ
ンズではない。ステップ93では後の処理のために、レン
ズが取り付けられているか否か、また取り付けられてい
る場合にはそのレンズの種類が判別される。

ステップ94では、レンズとカメラボディ間においてデ
ータの通信が可能か否か判別される。これは、端子Fmin
1およびFmin3から得られる情報によって判別される。通
信が不可能な場合、このルーチンは直ちに終了するが、
通信が可能な場合、ステップ95以下が実行されて電力の
供給が行われる。ステップ95では電力供給が開始される
とともに、この電力供給の状態が正常が否かチェックさ
れる。この処理については後に詳述する。ステップ96で
はレンズROM21（第３図）のデータが読み込まれ、レン
ズに関する種々の情報が入力される。ステップ97では後
の処理にために、レンズの種類、例えばパワーズームレ
ンズであるか否か等の判別が行われる。

さてレンズ側への電力供給が必要である場合、ステッ
プ95において電力供給の制御が行われる。レンズ側への
電力供給の開始時、制御信号L1は「１」に、また制御信
号L2は「０」に定められる。この時、端子CONTの電圧は
まだ0Vすなわち「Ｌ」レベルであり、インバータ64は
「Ｈ」レベルの信号すなわち「１」を出力する。したが
って、NANDゲート63の出力信号は「１」であり、NANDゲ
ート53は信号「０」を出力する。この結果、PchMOS51が
オン状態となり、電流が電源端子VDD1、PchMOS51および
抵抗52を通り、端子CONTへ流れる。なお電力供給の開始
時、オペアンプ54は作動可能状態となるが、測光スイッ
チSWSがオン状態ではないため、電源端子VDD0に電圧が
印加されておらず、オペアンプ54による電力供給は行わ
れない。

またこの電力供給の開始から一定時間経過後、電力供
給状態のチェックが行われる。まず制御信号L2が「０」
から「１」に変更せしめられる。電力供給状態が正常で
あり、端子CONTに4Vの電圧すなわち「Ｈ」レベルの信号
が発生していると、インバータ64は信号「０」を出力す
る。この結果、NANDゲート63は信号「１」を出力し続
け、またNANDゲート53は信号「０」を出力し続ける。し
たがって、PchMOS51はオン状態を維持し、電流は端子CO
NTへ供給され続ける。これに対し、例えば端子CONTにお
いて短絡が発生して端子CONTの電圧が4Vに達していない
と、インバータ64は信号「１」を出力する。したがって
NANDゲート63に対する入力信号はともに「１」であるか
ら、このNANDゲート63は信号「０」を出力し、NANDゲー
ト53は信号「１」を出力することとなる。この結果、Pc
hMOS51はオフ状態となり、端子CONTへの電力供給が停止
する。

レンズ制御回路12への電力供給開始後、測光スイッチ
SWSがオン状態となると、主制御回路10の端子W3からの
出力信号によりDC/DCコンバータ13が作動し（第２図参
照）、インターフェイス回路11の端子VDD0に5Vの電圧が
印加される。この時、上述したようにNANDゲート53から
の出力信号は「０」であり、オペアンプ54は作動可能状
態である。したがって、端子VDD1、PchMOS51および抵抗
52から成る第１の電力供給経路と、端子VDD0、PchMOS5
5、56および抵抗57から成る第２の電力供給経路との両
者からの電力供給が可能となる。

第５図は本電源回路における電力供給時の電流を示
す。第１の電力供給経路における抵抗値（PchMOS51と抵
抗52の抵抗値の和）をR₁、第２の電力供給経路における
抵抗値（PchMOS55、56と抵抗57の抵抗値の和）をR₂、第
１の電力供給経路を流れる電流をI₁、第２の電力供給経
路を流れる電流をI₂、端子CONTにおける電圧をV_CONT、
端子CONTを流れる電流をI_Lとすると、 I₁＋I₂＝I_L ・・・（１）（5V−V_CONT）＝I₂×R₂ ・・・（２）（4V−V_CONT）＝I₁×R₁ ・・・（３）が成立する。ここで、R₁＝R₂とすると、 V_CONT＝4.5−（R₁/2）×I_L ・・（４）が得られる。一方、第１の電力供給経路のみによる電力
供給の場合、上記（３）式から V_CONT＝４−R₁×I_L ・・・（５）が得られる。

（４）式と（５）式の対比から理解されるように、第
１および第２の経路から電力を供給する構成によると、
第１の経路のみから電力を供給する構成に比べて、電圧
降下が半分になる。

第６図は、R₁＝R₂＝100Ωの場合の端子CONTにおける
電流I_Lと電圧V_CONTとの関係を示す。実線Ｋは第１およ
び第２の経路から電力を供給する場合、実線Ｌは第１の
経路のみから電力を供給する場合を示す。オペアンプ54
が作動している場合、第２の経路によって電流が供給さ
れ、この電流値が10mAを越えるまでは、端子CONTの電圧
は4Vに保たれ、端子VDD0と端子CONT間の電圧は1Vに保た
れる（10mA×100Ω＝1V）。一方端子VDD1の電圧は4Vで
あり、この端子VDD1と端子CONT間に電位差は生じない。
したがって、第１の経路には電流は流れない。ここで、
レンズ制御回路の消費電流が10mAを越え、第２の経路の
電流が増加して電圧降下が1Vを越えると、第１の経路に
も電流が流れはじめる。このように第１および第２の経
路を介して電力供給が行われる時、上記（４）式により
説明したように、電圧は比較的緩やかに降下する（実線
Ｋおよび実線Ｌを参照）。

第７図はインターフェイス回路11（第２図）の中にお
ける電源回路50の周辺の構成を示し、第８図は主制御回
路10とインターフェイス回路11間のシリアル通信におけ
る各信号を示す。

インターフェイス回路11の端子CLK、SCK、SIおよび▲
▼/DATAには、主制御回路10から信号を入力され
る。すなわち、端子CLKには常時クロック信号が入力さ
れ、このクロック信号はカウンタ回路71内のフリップフ
ロップFF1、FF2に入力される。端子▲▼から入力
されるシリアルクロックは、カウンタ回路71によってカ
ウントされ、このカウント数が８になった時、カウンタ
回路の端子Q3から信号「Ｈ」が出力される。この結果、
フリップフロップFF1はクロック信号の１周期分遅れて
信号「Ｈ」を出力し、またフリップフロップFF2は、さ
らにクロック信号の半周期分遅れて信号「Ｈ」を出力す
る。したがってNORゲート72の出力が「Ｌ」になり、端
子Ｒにリセット信号が入力されてカウンタ回路71がリセ
ットされる。

第７図の例では、最初、端子SIからの入力信号がアド
レスであることを示す信号「Ｌ」が端子▲▼/DAT
Aから入力されている。したがって、カウンタ回路のリ
セットと同時に、NORゲートALEを介してラッチ回路73が
制御され、シリアルパラレル変換部74から出力されるア
ドレス信号がデコーダ75に転送され、端子＃D3のアドレ
スが指定される。次いで、端子SIからの入力信号がデー
タであることを示す信号「Ｈ」が端子▲▼/DATA
から入力されるとともに、NORゲートDLEを介してデコー
ダ75がラッチされ、シリアルパラレル変換部74から出力
されるデータ信号が所定のアドレスに転送される。な
お、このアドレスは端子＃D3を介して指定されている
が、他の端子は本実施例におけるレンズROMの通信とは
関係ないので、その説明を省略する。

このようにして信号L1およびL2がNANDゲート53、63に
入力され、電源回路50の制御すなわち電力供給の開始お
よび電力供給状態のチェックが行われる。なお信号L1お
よびL2はソフトウェアにより制御される。

以上の実施例において、オペアンプ54を中心とする帰
還回路にはPchMOS55、56が設けられていた。もし、PchM
OS55、56の代わりに第９図に示すようにNchMOS81を用い
ると、電流の流れる経路はPchMOSの場合と同じである
が、NchMOS81がオン状態の時に、ゲートＧに端子VDD0の
電圧Ｖ（5V）が印加されたとしても、ソースＳ側の電位
は、ゲートおよびソース間の電位差をV_GSとすると（Ｖ
−V_GS）となり、V_GSだけ降下してしまう。通常、NchMOS
におけるゲートおよびソース間の電位差は1V位あり、さ
らに抵抗57による電圧降下があるため、端子CONTに4Vの
電圧を出力することは不可能となる。したがってNchMOS
を用いる場合電源回路の使用目的が制限される。

また第10図に示すように、通常のオペアンプ82を用い
てバッファ回路を構成し、端子VCONTに電源供給を行う
ことも考えられる。しかし、上述したように、PchMOSを
設けて電圧降下分を抑えることが好ましい。

一方、出力段のPchMOS56をPNPトランジスタに置き換
えても、電流供給が可能である。しかし、PNPトランジ
スタの飽和電圧は0.3〜4V位あり、端子CONTに4Vを安定
して出力することができず、電源回路の使用目的が制限
される。

第１図の実施例においてPchMOS55、56が２つ設けられ
ているのは、もし、PchMOSが１つだけ設けられている
と、端子CONTに4Vの電圧が出力され、かつ端子VDD0に5V
の電圧が印加されていない時、第11図に示すように寄生
ダイオード83を介して端子VDD0側へ電流が流れてしまう
からである。ここで、サブストレートをドレイン側に接
続させると、寄生ダイドード83を通る電流の漏れはなく
なるが、端子VDD0における電圧が0Vであるためにゲート
の電圧がLowレベルになっており、PchMOSがオン状態と
なって電流が端子VDD0側へ逆流してしまう。

次に、第１図の実施例において、２つのPchMOS61、62
がPchMOS55、56に並列に接続される理由を述べる。

第12図に示すように、２つのPchMOS55、56が直列に設
けられ、PchMOS61、62が設けられない構成を考える。こ
の構成において、第11図に示すような寄生ダイオード83
を流れる電流は、PchMOS55により阻止され、したがって
寄生ダイオードによる電流の漏れはない。しかし、各Pc
hMOS55、56のゲートの電圧がLowレベルであるため、こ
れらのPchMOS55、56がオン状態となり、これにより電流
が端子CONT側から端子VDD0側へ逆流してしまう。

そこで、上記実施例においては、端子VDD0に5Vの電圧
が印加されない時にPchMOS55、56の各ゲートの電圧がLo
wレベルになることを防止するため、第13図に示すよう
に、２つのPchMOS61、62がPchMOS55、56に並列に接続さ
れている。この構成によれば、端子VDD0に5Vの電圧が印
加されない時、PchMOS62、61の各ゲートの電圧がLowレ
ベルにあるので、これらのPchMOS62、61はオン状態にあ
る。したがってこの時、端子CONTがPchMOS62、61を介し
てPchMOS56のゲートに短絡されることとなり、このPchM
OS55、56のゲートの電圧がHighレベルとなる。すなわ
ち、PchMOS55、56はオフ状態を維持し、端子CONTから端
子VDD0への電流の逆流が防止される。一方、端子VDD0に
5Vの電圧が印加される時は、PchMOS62、61の各ゲートの
電圧がHighレベルにあるので、これらのPchMOS62、61は
オフ状態にあり、PchMOS62、61を介してPchMOS55、56の
ゲートを端子CONTに短絡させることはない。

以上のように本実施例は、レンズ制御回路12の消費電
流が大きい時、オペアンプ54とPchMOS55、56、61、62と
抵抗57を有する帰還回路から成る第１の電力供給経路
と、PchMOS51と抵抗52から成る第２の電力供給経路とか
ら、レンズ制御回路12に電力を供給できるように構成さ
れている。したがってレンズ制御回路12には、常に十分
な電力が供給されることとなり、正確な動作が確保され
る。また、本実施例によれば、特別に電源供給用のマウ
ントピンを設ける必要がなく、交換レンズとカメラボデ
ィとの互換性が保たれる。

〔発明の効果〕

以上のように本発明によれば、レンズ側の電子回路内
の消費電流が増加した時にも十分な電力を供給すること
ができ、しかも電力供給専用のマウントピンを増設する
必要がなく、交換レンズとカメラボディとの互換性を確
保した電源装置が得られるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例における電源回路を示す図、第２図はカメラの制御回路を示す図、第３図はレンズ制御回路を示す図、第４図はレンズ判別ルーチンのフローチャート、第５図は電源回路における電流の状態を示す図、第６図はレンズ制御回路に供給される電流と電圧の関係
を示す図、第７図はインターフェイス回路を示す図、第８図はインターフェイス回路における信号を示す図、第９図はPchMOSが１つだけ設けられた電源供給回路を示
す図、第10図はオペアンプのみによる電源供給回路を示す図、第11図はPchMOSが１つだけ設けられた構成における電流
の逆流を示す図、第12図はPchMOSが２つ設けられた構成における電流の逆
流を示す図、第13図は逆流防止用のPchMOSが設けられた電力供給回路
を示す図である。 10……主制御回路 11……インターフェイス回路 12……レンズ制御回路 13……DC/DCコンバータ 15……レギュレータ

Claims

(57)【特許請求の範囲】

【請求項１】カメラボディ内に設けられ、交換レンズに
電源を供給するための装置であって、交換レンズの消費
電流の大きさを判定する手段と、上記交換レンズ内の電
子回路に、オペアンプを含む帰還回路を介して電圧およ
び電流を供給する電源供給手段と、上記消費電流が所定
値を越えた時、上記電源供給手段とともに、上記交換レ
ンズ内の電子回路に電流を供給する電流供給手段とを備
えたことを特徴とする電源装置。