JP2828335B2 - 駆動部品 - Google Patents

駆動部品

Info

Publication number
JP2828335B2
JP2828335B2 JP2299076A JP29907690A JP2828335B2 JP 2828335 B2 JP2828335 B2 JP 2828335B2 JP 2299076 A JP2299076 A JP 2299076A JP 29907690 A JP29907690 A JP 29907690A JP 2828335 B2 JP2828335 B2 JP 2828335B2
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor chip
metal
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2299076A
Other languages
English (en)
Other versions
JPH04171994A (ja
Inventor
二郎 田沼
直司 阿久津
智裕 小森
英昭 石水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2299076A priority Critical patent/JP2828335B2/ja
Priority to US07/788,537 priority patent/US5311403A/en
Publication of JPH04171994A publication Critical patent/JPH04171994A/ja
Priority to US08/120,520 priority patent/US5450288A/en
Application granted granted Critical
Publication of JP2828335B2 publication Critical patent/JP2828335B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、大電力半導体チップを搭載したプリント基
板を備えた駆動部品に関するものである。
（従来の技術） 従来、プリントヘッドに代表される駆動部品を駆動す
るための大電力半導体チップの印刷配線基板への搭載
は、小型化できることからチップオンボード基板が多用
されてきた。
第２図はこの一例を示す断面図である。チップオンボ
ードの印刷配線基板20は、絶縁基板上21と、この表面に
設けられた印刷配線22とから構成されており、大電力半
導体チップを搭載する工夫として熱伝導性の良い金属板
から構成されたヒートスプレッダ23を絶縁基板21上に設
けている。この印刷配線基板20上への半導体チップ24の
搭載は、半導体チップ24をヒートスプレッダ23上に接着
し、ワイヤ25により配線し、これらを封止樹脂26により
包囲することにより行なう。
半導体チップ24の搭載部分にヒートスプレッダ23を設
けたのは、半導体チップ24が発生する熱を、半導体チッ
プ24表面からの放出させるだけでなく、より表面積の大
きいヒートスプレッダから放出させるほうが効率的だか
らである。
（発明が解決しようとする課題） しかしながら、以上のような印刷配線基板での放熱は
比較的小電力の半導体チップでは有効であるが、近年使
用要求が増している数ワットを超える半導体チップを搭
載するには十分でなかった。例えば、ワイヤドットプリ
ントヘッドドライバでは、近年印字品質が重要視される
結果、用いるワイヤドットピン数が増加し、これにつれ
て半導体チップが扱うワット数が増大し、発熱量もます
ます増加しているのである。
（課題を解決するための手段） 本願発明は、絶縁基板の少なくとも一主面上に配線層
が形成されるとともに所定の位置に開口部が設けられた
印刷配線基板と、該基板の他の主面上に貼り付けられ該
開口部を覆うとともに少なくとも該金属板単体で搭載し
た半導体チップを支持できる剛性が得られる厚さの金属
板と、該金属板上に搭載された大電力半導体チップとか
ら構成されたプリント基板と、 金属から構成された筐体を有し、前記大電力半導体チ
ップにより駆動される駆動体とから構成され、 前記印刷配線基板の金属板における前記半導体チップ
搭載面の反対側は露出して露出面を形成しており、 該金属板の露出面は前記駆動体の前記金属から構成さ
れる筐体外面に密着していることを特徴とする駆動部品
である。
（作用） 本発明にかかる駆動部品は、上記プリント基板の金属
板を駆動体の金属筐体に密着させたので、搭載された半
導体チップが発生した熱を効果的に上記金属筐体に伝導
させて放出することができるのである。
（実施例） 以下本発明の一実施例を説明する。
第１図（ａ）は、本発明の一実施例に用いるプリント
基板の斜視図であり、（ｂ）はそのA1−A2断面図であ
る。
図において、ブリント基板10は、表面に印刷配線層22
が形成された絶縁基板21から構成される印刷配線機板20
と、この裏面に貼り付けられた金属板11とから構成され
る。
印刷配線基板20の半導体チップ搭載領域には、搭載さ
れる半導体チップ24を収納するに十分な大きさの開口部
12をする。開講部12の底部は金属板11の表面が露出して
いる。印刷配線基板20は、必要により裏面に配線層が設
けられた両面配線基板あるいは多層線基板を用いてもよ
い。このときは裏面の配線層と金属板11が短絡しないよ
うに、絶縁層により被覆する必要がある。
金属板11は、熱伝導率の高い金属を用いる。例えば銅
が好ましい。銅板は、なるべく厚いほうが好ましいが、
この表面に半導体チップ24が搭載したときに、これを十
分支持できる剛性が得られる厚さがあれば良い。金属板
11の大きさは少なくともこの開口部12を覆う大きさに形
成する。又、金属板11の表面には半田層を設けておくの
が好ましい。これにより、半導体チップ24を半田付けに
より接着するのが容易となる。又、金属板11の表面の酸
化も防止できる。金属板11と印刷配線板20との接着は、
エポキシ接着剤などの樹脂接着剤を用いると良い。
プリント基板10への半導体チップ24の接着は半田付け
により行なう。樹脂による接着に比べ熱伝導率が良いの
と、温度サイクルによる接着力の低下が少ないからであ
る。この時、金属板11は半導体チップ24のグランドとし
て用いても、これと接続することなくフローティングで
用いてもどちらでもよい。尚、半導体チップ24と印刷配
線層22との電気的接続は、ワイヤ25等を用いてワイヤボ
ンディングすることができるのはいうまでもない。更
に、この上には（ｂ）に示すように封止樹脂26により包
囲することにより、半導体チップ24及びワイヤ25を保護
するのは従来と同様である。
プリント基板10をこのような構成とすることにより、
以下のような効果が得られる。
金属板11が裏面で露出しているので半導体チップ24を
被覆する封止樹脂に妨害されず効果的に放熱ができる。
半導体チップ24と金属板11は絶縁層を介することなく半
田により接着することにより、半導体チップ24で発生し
た熱が効果的に金属板11に伝導される。このとき、半導
体チップ24と金属板11の間に絶縁層を介在させることな
く半田接着を行なうことにより、効果的な熱の伝導が可
能である。金属板11を比較的大面積に形成すると共に、
半導体チップ24のグランドに接続することにより、金属
板11の電気容量により、ノイズの減少が得られる。
次にこのようなプリント基板を用いた駆動部品を説明
する。
第３図は本発明にかかる駆動部品を説明するための図
で、例として用いたワイヤドットプリントヘッドの分解
斜視図である。
第１の実施例で説明したプリント基板10はワイヤドッ
トプリントヘッド31の背面の外形に合わせた大きさで円
形状に形成されている。プリント基板10は、電源あるい
はワイヤドットプリントヘッド31を駆動するための制御
信号を入力するための端子32と、ワイヤドットプリント
ヘッド31とを電気的に接続するための出力端子を有する ワイヤドットプリントヘッド31は金属性の筐体を有
し、背面に設けられたヘッドコイルボビン33によりプリ
ント基板32の出力端子を接続する。
プリント基板10とヘッドコイルボビン33は、プリント
基板10と出力端子と、ヘッドコイルボビン33が嵌め合わ
されることにより電気的に接続されると共に、位置合わ
せされた固定がなされる。尚、これらの隙間全域にはシ
リコングリス、サーコンあるいはマイラフィルム（雲母
板）を嵌め込むのが好ましい。この状態で、裏カバー34
に設けられたクランプ35と、結合クランプ36により圧力
をかけて固定される。
プリント基板10とワイヤドットプリントヘッド31がこ
のように結合されているので本実施例では以下のような
効果が得られる。
プリント基板10に搭載された半導体チップが発生した
熱が金属板11を経由して金属性であるワイヤドットプリ
ントヘッド31の金属筐体に効果的に伝導される。これ
は、プリントヘッド31が激しい動作のため発熱した場合
であっても、プリントヘッドの温度はせいぜい百℃以下
であるので、そのままでは百℃を大きく越えるまで発熱
する半導体チップ24の熱はやはり効果的にプリントヘッ
ド31に伝導される。
この熱伝導を効果的に行なうために金属板11とワイヤ
ドットプリント31の背面はぴったり密着させるのが好ま
しいが、ワイヤドットプリントヘッド31の背面を鏡面に
磨き上げるのはコスト的にみて必ずしも得策ではない。
更に、ワイヤドットプリントヘッド31の表面には防錆あ
るいは、これを収納するプリント内の配線との不用意な
ショートを避けるためにも絶縁層をコーティングする必
要があるため、例え鏡面に磨き上げても密着は困難であ
る。上記実施例では金属板11とワイヤドットプリントヘ
ッド31の背面の密着性を向上するためにシリコングリス
等を介在させている。これらは絶縁体のため熱伝導率は
余り良くないが、密着性が悪く隙間に空気が介在するよ
りは熱伝導性は向上するのである。
以上の実施例ではブリントヘッドを例に上げて説明し
たが、モータ等同電力半導体チップにより制御される装
置で、筐体が金属でできているものであれば広く実施で
きる。
（発明の効果） 以上詳細に説明したように本発明にかかる駆動部品
は、この駆動部品を駆動するための大電力半導体チップ
を直接金属板上に搭載したプリント基板を用い、この金
属板を金属からなる筐体に密着させているので、この駆
動部品を駆動するために動作する半導体チップが発生す
る熱をその駆動部品自体の筐体に放熱することができる
ので、この半導体チップの加熱を防止することができ
る。これにより、駆動部品の信頼性を向上させることが
できる。
【図面の簡単な説明】
第１図は本発明の第１の実施例であるプリント基板を説
明するための図であ、（ａ）は斜視図、（ｂ）はそのA1
−A2断面図、第２図は従来のプリント基板を説明するた
めの断面図、第３図は本発明の第２の実施例である大電
力半導体チップ搭載用プリント基板を用いたプリントヘ
ッドの分解斜視図である。 10……プリント基板、11……金属板、12……開口部、20
……印刷配線基板、31……ワイヤドットプリントヘッ
ド、34……カバー、35,36……クランプ。
フロントページの続き (72)発明者 石水 英昭 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭64−24446（ＪＰ，Ａ) 特開 昭57−27765（ＪＰ，Ａ) 実開 昭63−27327（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 - 23/14 H05K 1/18 B41J 3/20

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁基板の少なくとも一主面上に配線層が
    形成されるとともに所定の位置に開口部が設けられた印
    刷配線基板と、該基板の他の主面上に貼り付けられ該開
    口部を覆うとともに少なくとも該金属板単体で搭載した
    半導体チップを支持できる剛性が得られる厚さの金属板
    と、該金属板上に搭載された大電力半導体チップとから
    構成されたプリント基板と、 金属から構成された筐体を有し、前記大電力半導体チッ
    プにより駆動される駆動体とから構成され、 前記印刷配線基板の金属板における前記半導体チップ搭
    載面の反対側は露出して露出面を形成しており、 該金属板の露出面は前記駆動体の前記金属から構成され
    る筐体外面に密着していることを特徴とする駆動部品。
  2. 【請求項２】請求項１記載の駆動部品において、前記金
    属板の露出面と前記金属から構成される筐体外面間には
    隙間を埋めるための密着補助剤を有するとともに該金属
    板と該筐体は圧力を加えた状態で密着することを特徴と
    する駆動部品。
  3. 【請求項３】請求項１記載の駆動部品において、前記駆
    動体はプリントヘッドであることを特徴とする駆動部
    品。
JP2299076A 1990-11-06 1990-11-06 駆動部品 Expired - Fee Related JP2828335B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2299076A JP2828335B2 (ja) 1990-11-06 1990-11-06 駆動部品
US07/788,537 US5311403A (en) 1990-11-06 1991-11-06 Printed substrate for mounting high-power semiconductor chip thereon and driver component making use of the printed substrate
US08/120,520 US5450288A (en) 1990-11-06 1993-09-14 Printed substrate for mounting high-power semiconductor chip thereon and driver component making use of the printed substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2299076A JP2828335B2 (ja) 1990-11-06 1990-11-06 駆動部品

Publications (2)

Publication Number Publication Date
JPH04171994A JPH04171994A (ja) 1992-06-19
JP2828335B2 true JP2828335B2 (ja) 1998-11-25

Family

ID=17867880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2299076A Expired - Fee Related JP2828335B2 (ja) 1990-11-06 1990-11-06 駆動部品

Country Status (2)

Country Link
US (2) US5311403A (ja)
JP (1) JP2828335B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475379A (en) * 1990-10-19 1995-12-12 Motorola, Inc. Solid phase conformal coating suitable for use with electronic devices
JPH0798620A (ja) * 1992-11-13 1995-04-11 Seiko Epson Corp 電子装置およびこれを用いたコンピュータ
US5873751A (en) * 1995-12-07 1999-02-23 Methode Electronics, Inc. Circuitized insulator
US5889654A (en) * 1997-04-09 1999-03-30 International Business Machines Corporation Advanced chip packaging structure for memory card applications
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
US6147869A (en) * 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module
US5933327A (en) * 1998-04-03 1999-08-03 Ericsson, Inc. Wire bond attachment of a integrated circuit package to a heat sink
EP1269223A4 (en) * 2000-01-26 2003-03-26 Sola Int Holdings ANTISTATIC ANTIREFLEX COATING
DE102004047358B3 (de) * 2004-09-29 2005-11-03 Infineon Technologies Ag In zwei Halbleiterkörpern integrierte Schaltungsanordnung mit einem Leistungsbauelement und einer Ansteuerschaltung
US20080258167A1 (en) * 2007-04-23 2008-10-23 Liu Ming-Dah Package structure for light-emitting elements
US8253241B2 (en) 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module
TWI446495B (zh) * 2011-01-19 2014-07-21 Subtron Technology Co Ltd 封裝載板及其製作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
US4486945A (en) * 1981-04-21 1984-12-11 Seiichiro Aigoo Method of manufacturing semiconductor device with plated bump
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board

Also Published As

Publication number Publication date
US5450288A (en) 1995-09-12
US5311403A (en) 1994-05-10
JPH04171994A (ja) 1992-06-19

Similar Documents

Publication Publication Date Title
JP2828335B2 (ja) 駆動部品
JPH03187295A (ja) ヘッド支持アーム
JPH0779053A (ja) 電気装置
JPH06177295A (ja) 混成集積回路装置
JP2000305469A (ja) 表示装置
JP2003220722A (ja) サーマルヘッド
JP3506547B2 (ja) 半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JP2841945B2 (ja) 半導体装置
JPH0650397U (ja) 電気部品実装装置
JP3062102B2 (ja) 放熱板付きプリント基板
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3296626B2 (ja) 混成集積回路装置
JPH08125092A (ja) 半導体装置およびその製造方法
JPH104167A (ja) 半導体装置
JPS63284831A (ja) 混成集積回路の製造方法
JP3013612B2 (ja) 半導体装置
JP3462591B2 (ja) 混成集積回路装置
JP2800605B2 (ja) 半導体装置
JPH05144985A (ja) 混成集積回路装置
JP2798464B2 (ja) 電力増幅モジュール構造
JPH08116000A (ja) 半導体装置
JP2513416B2 (ja) 半導体装置
JPH05235567A (ja) 混成集積回路装置
JPH04273465A (ja) 回路基板における放熱装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070918

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees