JP2827695B2 - 画像補正回路 - Google Patents
画像補正回路Info
- Publication number
- JP2827695B2 JP2827695B2 JP4118642A JP11864292A JP2827695B2 JP 2827695 B2 JP2827695 B2 JP 2827695B2 JP 4118642 A JP4118642 A JP 4118642A JP 11864292 A JP11864292 A JP 11864292A JP 2827695 B2 JP2827695 B2 JP 2827695B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image signal
- reference image
- pixels
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は画像補正回路に関し、特
にファクシミリ装置等に用いられる画像補正回路に関す
る。
にファクシミリ装置等に用いられる画像補正回路に関す
る。
【０００２】
【従来の技術】従来、ファクシミリ装置には画像補正回
路が用いられており、この回路は入力画像情報を補正す
る機能を有している。
路が用いられており、この回路は入力画像情報を補正す
る機能を有している。
【０００３】図５は従来の一例を示す画像補正回路のブ
ロック図である。図５に示すように、ファクシミリ装置
に用いられる画像補正回路１０はファクシミリ装置中の
センサ部９から入力されるアナログ信号をアナログ補正
するアナログ処理部１１と、そのアナログ補正した信号
をデジタル変換するＡ／Ｄ変換器１と、デジタル補正及
びその他の画像処理を行うデジタル処理回路２ａとを備
えている。かかる画像補正回路において、センサ部９に
よって画像情報を読み取る際、入力画像信号には光源の
配光特性とレンズの集光特性により生ずるセンサ上の光
量の不均一性（シェーディング歪）及びセンサ自体の各
検出素子ごとの特性のばらつきによる歪（画素歪）を含
んでいる。それ故、画像補正回路１０はこの２つの歪を
除去することが要求される。
ロック図である。図５に示すように、ファクシミリ装置
に用いられる画像補正回路１０はファクシミリ装置中の
センサ部９から入力されるアナログ信号をアナログ補正
するアナログ処理部１１と、そのアナログ補正した信号
をデジタル変換するＡ／Ｄ変換器１と、デジタル補正及
びその他の画像処理を行うデジタル処理回路２ａとを備
えている。かかる画像補正回路において、センサ部９に
よって画像情報を読み取る際、入力画像信号には光源の
配光特性とレンズの集光特性により生ずるセンサ上の光
量の不均一性（シェーディング歪）及びセンサ自体の各
検出素子ごとの特性のばらつきによる歪（画素歪）を含
んでいる。それ故、画像補正回路１０はこの２つの歪を
除去することが要求される。
【０００４】このような歪除去を実現するためには、画
面のバックグランドとして基準とする白い画面について
その画像情報（以下、基準画像信号）を読みとり、これ
を記憶回路にあらかじめ記憶しておき、実際に伝送の対
象とする画像を読みとる際に基準画像信号をリファレン
スとして規格化するという操作、つまり補正を必要とす
る。従来の画像補正回路１０においては、この基準画像
信号を全画素について記憶回路に記憶し、それをリファ
レンスとして補正を行うので、その記憶回路は画面の明
るさの分解能をｎビット（つまり２のｎ乗階調）（以
下、単に階調数ｎという）とし、画素数をｍ個とすれ
ば、ｎ×ｍビットの容量を必要とする。そして、画像信
号の読みとりの精度、すなわち階調数ｎ，画素数ｍが増
加すれば、記憶容量は増加する。
面のバックグランドとして基準とする白い画面について
その画像情報（以下、基準画像信号）を読みとり、これ
を記憶回路にあらかじめ記憶しておき、実際に伝送の対
象とする画像を読みとる際に基準画像信号をリファレン
スとして規格化するという操作、つまり補正を必要とす
る。従来の画像補正回路１０においては、この基準画像
信号を全画素について記憶回路に記憶し、それをリファ
レンスとして補正を行うので、その記憶回路は画面の明
るさの分解能をｎビット（つまり２のｎ乗階調）（以
下、単に階調数ｎという）とし、画素数をｍ個とすれ
ば、ｎ×ｍビットの容量を必要とする。そして、画像信
号の読みとりの精度、すなわち階調数ｎ，画素数ｍが増
加すれば、記憶容量は増加する。
【０００５】図６は図５に示すデジタル処理回路の構成
図である。図６に示すように、かかるデジタル処理回路
は、Ａ／Ｄ変換器１からのデジタル基準画像信号Ｓ３の
逆数演算を行う逆数演算回路４と、この逆数演算の結果
を記憶する記憶回路５ａと、この記憶回路５ａからの記
憶基準画像信号Ｓ５およびＡ／Ｄ変換器１からのデジタ
ル画像信号Ｓ４を乗算する乗算回路６とを有し、この乗
算結果を補正画像信号Ｓ６として出力する。かかる補正
処理をデジタル処理回路２ａで行う場合、デジタル基準
画像信号Ｓ３の逆数と、伝送すべきデジタル画像信号Ｓ
４の積により画像信号を規格化して補正処理を行う。
図である。図６に示すように、かかるデジタル処理回路
は、Ａ／Ｄ変換器１からのデジタル基準画像信号Ｓ３の
逆数演算を行う逆数演算回路４と、この逆数演算の結果
を記憶する記憶回路５ａと、この記憶回路５ａからの記
憶基準画像信号Ｓ５およびＡ／Ｄ変換器１からのデジタ
ル画像信号Ｓ４を乗算する乗算回路６とを有し、この乗
算結果を補正画像信号Ｓ６として出力する。かかる補正
処理をデジタル処理回路２ａで行う場合、デジタル基準
画像信号Ｓ３の逆数と、伝送すべきデジタル画像信号Ｓ
４の積により画像信号を規格化して補正処理を行う。
【０００６】図７は図５における画像補正動作を説明す
るための画像信号の流れとセンサ走査方向を対応ずけた
模式図である。図７に示すように、Ａ／Ｄ変換器１にア
ナログ基準画像信号Ｓ１が入力されると、その出力にデ
ジタル基準画像信号Ｓ３が出力され、逆数演算回路４に
よって基準画像信号Ｓ３の逆数がもとめられる。この逆
数は記憶回路５ａに記憶される。このとき、基準画像信
号Ｓ３の逆数を全画素について記憶することになる。次
に、伝送されるべく入力されたアナログ画像信号Ｓ２を
Ａ／Ｄ変換したデジタル画像信号Ｓ４は、乗算回路６に
より、記憶回路５ａからの記憶基準画像信号Ｓ５をリフ
ァレンスとして規格化され、補正画像信号Ｓ６として出
力される。これにより、アナログ画像信号Ｓ２に対する
補正の処理を行ったことになる。
るための画像信号の流れとセンサ走査方向を対応ずけた
模式図である。図７に示すように、Ａ／Ｄ変換器１にア
ナログ基準画像信号Ｓ１が入力されると、その出力にデ
ジタル基準画像信号Ｓ３が出力され、逆数演算回路４に
よって基準画像信号Ｓ３の逆数がもとめられる。この逆
数は記憶回路５ａに記憶される。このとき、基準画像信
号Ｓ３の逆数を全画素について記憶することになる。次
に、伝送されるべく入力されたアナログ画像信号Ｓ２を
Ａ／Ｄ変換したデジタル画像信号Ｓ４は、乗算回路６に
より、記憶回路５ａからの記憶基準画像信号Ｓ５をリフ
ァレンスとして規格化され、補正画像信号Ｓ６として出
力される。これにより、アナログ画像信号Ｓ２に対する
補正の処理を行ったことになる。
【０００７】
【発明が解決しようとする課題】上述した従来の画像補
正回路は、センサより送られてくる基準画像信号を全画
素に対して記憶するので、基準画像信号の記憶回路が全
画素に対して必要である。従って、その画像補正回路を
含む半導体チップの面積が増加するか、あるいはその半
導体チップを含む半導体集積回路装置以外の半導体記憶
装置が必要になるという欠点がある。また、階調数や画
素数が増加すれば、この傾向はさらに顕著になり、ファ
クシミリ装置コンパクト化を妨げ、コストの上昇を引き
起こすという欠点がある。
正回路は、センサより送られてくる基準画像信号を全画
素に対して記憶するので、基準画像信号の記憶回路が全
画素に対して必要である。従って、その画像補正回路を
含む半導体チップの面積が増加するか、あるいはその半
導体チップを含む半導体集積回路装置以外の半導体記憶
装置が必要になるという欠点がある。また、階調数や画
素数が増加すれば、この傾向はさらに顕著になり、ファ
クシミリ装置コンパクト化を妨げ、コストの上昇を引き
起こすという欠点がある。
【０００８】本発明の目的は、かかる記憶容量の増大に
基ずく半導体チップ面積の増大を抑制し、外付けの記憶
装置を不要にするとともに、ファクシミリ装置のコンパ
クト化およびコストの低減を実現することのできる画像
補正回路を提供することにある。
基ずく半導体チップ面積の増大を抑制し、外付けの記憶
装置を不要にするとともに、ファクシミリ装置のコンパ
クト化およびコストの低減を実現することのできる画像
補正回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明の画像補正回路
は、基準画像信号のうち複数の画素からの信号を元に平
均化あるいはメジアンなど統計的処理を施す統計処理回
路と、統計処理した結果の逆数をとる逆数演算回路と、
画面のバックグランドの基準とする画像信号を全面素数
より少ない画素についてのみ記憶する記憶回路と、デジ
タル画像信号および前記記憶回路からの記憶基準画像信
号を乗算し補正画像信号を出力する乗算回路とでデジタ
ル処理回路を構成される。
は、基準画像信号のうち複数の画素からの信号を元に平
均化あるいはメジアンなど統計的処理を施す統計処理回
路と、統計処理した結果の逆数をとる逆数演算回路と、
画面のバックグランドの基準とする画像信号を全面素数
より少ない画素についてのみ記憶する記憶回路と、デジ
タル画像信号および前記記憶回路からの記憶基準画像信
号を乗算し補正画像信号を出力する乗算回路とでデジタ
ル処理回路を構成される。
【００１０】また、本発明の画像補正回路は、基準画像
信号を複数画素毎に選択的に通過させる選択回路と、前
記選択回路の出力に対して逆数をとる逆数演算回路と、
前記逆数演算回路の出力を記憶する記憶回路と、前記記
憶回路に記憶されている記憶基準画像信号から複数のも
のを取り出し基準となる画像信号の補間操作を行い且つ
新たに入力される全画素にたいして基準とする画像信号
を作成する補間回路と、デジタル画像信号および前記補
間回路からの基準画像信号の乗算を行い補正画像信号を
出力する乗算回路とでデジタル処理回路を構成される。
信号を複数画素毎に選択的に通過させる選択回路と、前
記選択回路の出力に対して逆数をとる逆数演算回路と、
前記逆数演算回路の出力を記憶する記憶回路と、前記記
憶回路に記憶されている記憶基準画像信号から複数のも
のを取り出し基準となる画像信号の補間操作を行い且つ
新たに入力される全画素にたいして基準とする画像信号
を作成する補間回路と、デジタル画像信号および前記補
間回路からの基準画像信号の乗算を行い補正画像信号を
出力する乗算回路とでデジタル処理回路を構成される。
【００１１】
【実施例】次に、本発明の実施例について図面を用いて
説明する。図１は本発明の第１の実施例を説明するため
の画像補正回路におけるデジタル処理回路の構成図であ
る。図１に示すように、本実施例はセンサ（図示省略）
からの複数の画素の基準画像信号を平均化したり、ある
いはメジアン等の統計的処理を施し、記憶すべき基準画
像信号を作成する場合である。本実施例を前述した従来
例と比較すると、デジタル処理回路２にデジタル基準画
像信号Ｓ３を統計処理する統計処理回路３を設けたこと
が異っている。
説明する。図１は本発明の第１の実施例を説明するため
の画像補正回路におけるデジタル処理回路の構成図であ
る。図１に示すように、本実施例はセンサ（図示省略）
からの複数の画素の基準画像信号を平均化したり、ある
いはメジアン等の統計的処理を施し、記憶すべき基準画
像信号を作成する場合である。本実施例を前述した従来
例と比較すると、デジタル処理回路２にデジタル基準画
像信号Ｓ３を統計処理する統計処理回路３を設けたこと
が異っている。
【００１２】図２は図１における画像補正動作を説明す
るための画像信号の流れとセンサ走査方向を対応ずけた
模式図である。図２に示すように、Ａ／Ｄ変換器１にア
ナログ基準画像信号Ｓ１が入力されると、その出力にデ
ジタル基準画像信号Ｓ３が出力され、この信号Ｓ３は統
計処理回路３で幾つかをまとめるような統計処理を行
う。この統計処理された信号Ｓ３は逆数演算回路４によ
って基準画像信号Ｓ３の逆数がもとめられ、記憶回路５
に記憶される。このとき、統計処理回路３によって平均
化するか、あるいはメジアン等の処理が施されるので、
記憶データ数が減り、記憶回路５には画像信号の逆数を
全画素数より少ない画素についてのみ記憶することにな
る。しかる後、伝送されるべく入力されたアナログ画像
信号Ｓ２をＡ／Ｄ変換したデジタル画像信号Ｓ４は乗算
回路６によって記憶回路５からの記憶基準画像信号Ｓ５
をリフアレンスとして規格化され、補正画像信号Ｓ６と
して出力される。
るための画像信号の流れとセンサ走査方向を対応ずけた
模式図である。図２に示すように、Ａ／Ｄ変換器１にア
ナログ基準画像信号Ｓ１が入力されると、その出力にデ
ジタル基準画像信号Ｓ３が出力され、この信号Ｓ３は統
計処理回路３で幾つかをまとめるような統計処理を行
う。この統計処理された信号Ｓ３は逆数演算回路４によ
って基準画像信号Ｓ３の逆数がもとめられ、記憶回路５
に記憶される。このとき、統計処理回路３によって平均
化するか、あるいはメジアン等の処理が施されるので、
記憶データ数が減り、記憶回路５には画像信号の逆数を
全画素数より少ない画素についてのみ記憶することにな
る。しかる後、伝送されるべく入力されたアナログ画像
信号Ｓ２をＡ／Ｄ変換したデジタル画像信号Ｓ４は乗算
回路６によって記憶回路５からの記憶基準画像信号Ｓ５
をリフアレンスとして規格化され、補正画像信号Ｓ６と
して出力される。
【００１３】図３は本発明の第２の実施例を説明するた
めの画像補正回路におけるデジタル処理回路の構成図で
ある。図３に示すように、本実施例は記憶回路に記憶さ
れている基準画像信号から複数のものを取り出して基準
画像信号の補間操作を行い、伝送されるべく新たに入力
された画像信号に対する基準信号を作成する場合であ
る。すなわち、本実施例はデジタル処理回路２を構成す
るのに、図１の統計処理回路３の代りに選択回路７およ
び補間回路８を用いている。
めの画像補正回路におけるデジタル処理回路の構成図で
ある。図３に示すように、本実施例は記憶回路に記憶さ
れている基準画像信号から複数のものを取り出して基準
画像信号の補間操作を行い、伝送されるべく新たに入力
された画像信号に対する基準信号を作成する場合であ
る。すなわち、本実施例はデジタル処理回路２を構成す
るのに、図１の統計処理回路３の代りに選択回路７およ
び補間回路８を用いている。
【００１４】図４は図３における画像補正動作を説明す
るための画像信号の流れとセンサ操作方向を対応ずけた
模式図である。図４に示すように、ここでは、Ａ／Ｄ変
換器１に基準画像信号Ｓ１が入力されると、Ａ／Ｄ変換
によりデジタル基準画像信号Ｓ３を出力する。この信号
Ｓ３は選択回路７により幾つかが選択される。これら選
択された信号は逆数演算回路４によって基準画像信号Ｓ
３の逆数がもとめられ、記憶回路５に記憶される。この
ため、選択回路７によって記憶データ数が減り、記憶回
路５には画像信号を全画素数より少ない画素についての
み記憶することになる。しかも、記憶回路５に記憶され
ている基準画像信号Ｓ３の逆数から補間回路８で補正の
処理が行われる。すなわち、複数の画素に対応する信号
から基準画像信号Ｓ３の補間処理を行い、伝送されるべ
く入力されたアナログ画像信号Ｓ２をＡ／Ｄ変換したデ
ジタル画像信号Ｓ４は乗算回路６により、補間処理を行
った基準画像信号Ｓ５をリファレンスとして規格化さ
れ、補正画像信号Ｓ６として出力される。
るための画像信号の流れとセンサ操作方向を対応ずけた
模式図である。図４に示すように、ここでは、Ａ／Ｄ変
換器１に基準画像信号Ｓ１が入力されると、Ａ／Ｄ変換
によりデジタル基準画像信号Ｓ３を出力する。この信号
Ｓ３は選択回路７により幾つかが選択される。これら選
択された信号は逆数演算回路４によって基準画像信号Ｓ
３の逆数がもとめられ、記憶回路５に記憶される。この
ため、選択回路７によって記憶データ数が減り、記憶回
路５には画像信号を全画素数より少ない画素についての
み記憶することになる。しかも、記憶回路５に記憶され
ている基準画像信号Ｓ３の逆数から補間回路８で補正の
処理が行われる。すなわち、複数の画素に対応する信号
から基準画像信号Ｓ３の補間処理を行い、伝送されるべ
く入力されたアナログ画像信号Ｓ２をＡ／Ｄ変換したデ
ジタル画像信号Ｓ４は乗算回路６により、補間処理を行
った基準画像信号Ｓ５をリファレンスとして規格化さ
れ、補正画像信号Ｓ６として出力される。
【００１５】
【発明の効果】以上説明したように、本発明の画像補正
回路は、センサより入力された基準画像信号をｎ画素ご
とに選択的に通過させる選択回路、または入力された基
準画像信号に対し平均化あるいはメジアン等の統計的処
理を施す回路を有することにより、記憶された基準画像
信号に対し補間処理を行うので、記憶データ数を減少さ
せることができ、記憶回路が全画素数より少ない数につ
いてのみ必要であり、その画像補正回路を含む半導体チ
ップの面積の増加を抑制できるという効果がある。ま
た、本発明はその半導体チップを含む半導体集積回路装
置以外の半導体記憶装置も必要とせず、ファクシミリ装
置のコンパクト化を推進し、コストの上昇を抑えること
が出来るという効果がある。
回路は、センサより入力された基準画像信号をｎ画素ご
とに選択的に通過させる選択回路、または入力された基
準画像信号に対し平均化あるいはメジアン等の統計的処
理を施す回路を有することにより、記憶された基準画像
信号に対し補間処理を行うので、記憶データ数を減少さ
せることができ、記憶回路が全画素数より少ない数につ
いてのみ必要であり、その画像補正回路を含む半導体チ
ップの面積の増加を抑制できるという効果がある。ま
た、本発明はその半導体チップを含む半導体集積回路装
置以外の半導体記憶装置も必要とせず、ファクシミリ装
置のコンパクト化を推進し、コストの上昇を抑えること
が出来るという効果がある。
【図１】本発明の第１の実施例を説明するための画像補
正回路におけるデジタル処理回路の構成図である。
正回路におけるデジタル処理回路の構成図である。
【図２】図１における画像補正動作を説明するための画
像信号の流れとセンサ走査方向を対応ずけた模式図であ
る。
像信号の流れとセンサ走査方向を対応ずけた模式図であ
る。
【図３】本発明の第２の実施例を説明するための画像補
正回路におけるデジタル処理回路の構成図である。
正回路におけるデジタル処理回路の構成図である。
【図４】図３における画像補正動作を説明するための画
像信号の流れとセンサ走査方向を対応ずけた模式図であ
る。
像信号の流れとセンサ走査方向を対応ずけた模式図であ
る。
【図５】従来の一例を示す画像補正回路のブロック図で
ある。
ある。
【図６】図５に示すデジタル処理回路の構成図である。
【図７】図５における画像補正動作を説明するための画
像信号の流れとセンサ走査方向を対応ずけた模式図であ
る。
像信号の流れとセンサ走査方向を対応ずけた模式図であ
る。
１ Ａ／Ｄ変換器 ２ デジタル処理回路 ３ 統計処理回路 ４ 逆数演算回路 ５ 記憶回路 ６ 乗算回路 ７ 選択回路 ８ 補間回路 Ｓ１ アナログ基準画像信号 Ｓ２ アナログ画像信号 Ｓ３ デジタル基準画像信号 Ｓ４ デジタル画像信号 Ｓ５ 記憶基準画像信号 Ｓ６ 補正画像信号
Claims (2)
- 【請求項１】 基準画像信号のうち複数の画素からの信
号を元に平均化あるいはメジアンなど統計的処理を施す
統計処理回路と、統計処理した結果の逆数をとる逆数演
算回路と、画面のバックグランドの基準とする画像信号
を全面素数より少ない画素についてのみ記憶する記憶回
路と、デジタル画像信号および前記記憶回路からの記憶
基準画像信号を乗算し補正画像信号を出力する乗算回路
とでデジタル処理回路を構成することを特徴とする画像
補正回路。 - 【請求項２】 基準画像信号を複数画素毎に選択的に通
過させる選択回路と、前記選択回路の出力に対して逆数
をとる逆数演算回路と、前記逆数演算回路の出力を記憶
する記憶回路と、前記記憶回路に記憶されている記憶基
準画像信号から複数のものを取り出し基準となる画像信
号の補間操作を行い且つ新たに入力される全画素にたい
して基準とする画像信号を作成する補間回路と、デジタ
ル画像信号および前記補間回路からの基準画像信号の乗
算を行い補正画像信号を出力する乗算回路とでデジタル
処理回路を構成することを特徴とする画像補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118642A JP2827695B2 (ja) | 1992-05-12 | 1992-05-12 | 画像補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118642A JP2827695B2 (ja) | 1992-05-12 | 1992-05-12 | 画像補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05316339A JPH05316339A (ja) | 1993-11-26 |
| JP2827695B2 true JP2827695B2 (ja) | 1998-11-25 |
Family
ID=14741604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4118642A Expired - Lifetime JP2827695B2 (ja) | 1992-05-12 | 1992-05-12 | 画像補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827695B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356062A (ja) * | 1986-08-27 | 1988-03-10 | Ricoh Co Ltd | 画像読取装置 |
| JPH02224467A (ja) * | 1989-02-25 | 1990-09-06 | Minolta Camera Co Ltd | 画像読み取り装置 |
-
1992
- 1992-05-12 JP JP4118642A patent/JP2827695B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356062A (ja) * | 1986-08-27 | 1988-03-10 | Ricoh Co Ltd | 画像読取装置 |
| JPH02224467A (ja) * | 1989-02-25 | 1990-09-06 | Minolta Camera Co Ltd | 画像読み取り装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05316339A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04185074A (ja) | 画像の解像度変換方法 | |
| TW563350B (en) | Color image processing apparatus executing moving-average processing for noise reduction in color image signals | |
| JPH06261238A (ja) | 撮像装置 | |
| JP3552996B2 (ja) | ガンマ補正装置 | |
| JPH0422069B2 (ja) | ||
| US7352397B2 (en) | Circuit and method for contour enhancement | |
| JP2827695B2 (ja) | 画像補正回路 | |
| JP3495922B2 (ja) | 映像データの伝送方法 | |
| KR960014313B1 (ko) | 화상신호처리장치 | |
| JP2856940B2 (ja) | 画像読取り装置 | |
| JP3539552B2 (ja) | 画像処理装置 | |
| JP2000138867A (ja) | 固体撮像素子 | |
| JPH10164363A (ja) | 画像読取装置 | |
| JP2004193970A (ja) | 画像データ処理装置 | |
| JP3580951B2 (ja) | 画像読取装置 | |
| US7342681B2 (en) | High-speed calibration method and system for an image-capture apparatus | |
| JPH10233900A (ja) | 画像読取装置 | |
| JPH0614188A (ja) | 画像処理装置 | |
| JP2004289846A (ja) | 取込画像のノイズを補償するシステムおよび方法 | |
| JP3057802B2 (ja) | 読み取り装置 | |
| KR100264336B1 (ko) | 화소단위 컬러 독취 방식과 라인단위 컬러독취 방식 모두를적용 가능한 독취장치 | |
| JPH0575859A (ja) | Ｍｔｆ補正装置 | |
| JPH0311881A (ja) | 画素密度変換装置 | |
| JPS58212257A (ja) | 固体走査素子の感度ばらつき補正方式 | |
| JPH07307877A (ja) | 赤外線撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980818 |